JP2004087939A - 電気光学装置、電子機器及び電気光学装置の製造方法 - Google Patents
電気光学装置、電子機器及び電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2004087939A JP2004087939A JP2002248872A JP2002248872A JP2004087939A JP 2004087939 A JP2004087939 A JP 2004087939A JP 2002248872 A JP2002248872 A JP 2002248872A JP 2002248872 A JP2002248872 A JP 2002248872A JP 2004087939 A JP2004087939 A JP 2004087939A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electro
- mounting
- liquid crystal
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
【課題】熱圧着処理及びリフロー半田付け処理の両方によって、高品質かつ低コストで半導体素子又は電子部品が実装された基板を備える電気光学装置を提供する。
【解決手段】半田が載せられた基板上に電子部品をマウントした後に、半田を加熱して電子部品を基板に半田付けするリフロー半田付け工程（ＳＭＴ実装方式）により、粗ピッチ配線パターン上に電子部品が実装される基板と、ＡＣＦを利用して細ピッチ配線パターン上に電子部品を加熱及び加圧して電子部品を実装（ＣＯＦ実装方式）する基板とを別個の基板として構成する。それぞれの基板上に電子部品を実装した後、両基板を接合するので、ＣＯＦ実装領域上に半導体素子などを搭載する狭ピッチ端子部分が、ＳＭＴ実装時の半田材料により汚染されることもなく、また、リフロー半田付け処理の高温加熱により、ＣＯＦ実装領域の基板が、歪んでしまうこともない。さらに、比較的高コストとなる狭ピッチ配線パターンの基板を必要最小限の大きさにすることができる。したがって、本発明は、低いコストで高品質な電気光学装置を提供することができる。
【選択図】 図１
【解決手段】半田が載せられた基板上に電子部品をマウントした後に、半田を加熱して電子部品を基板に半田付けするリフロー半田付け工程（ＳＭＴ実装方式）により、粗ピッチ配線パターン上に電子部品が実装される基板と、ＡＣＦを利用して細ピッチ配線パターン上に電子部品を加熱及び加圧して電子部品を実装（ＣＯＦ実装方式）する基板とを別個の基板として構成する。それぞれの基板上に電子部品を実装した後、両基板を接合するので、ＣＯＦ実装領域上に半導体素子などを搭載する狭ピッチ端子部分が、ＳＭＴ実装時の半田材料により汚染されることもなく、また、リフロー半田付け処理の高温加熱により、ＣＯＦ実装領域の基板が、歪んでしまうこともない。さらに、比較的高コストとなる狭ピッチ配線パターンの基板を必要最小限の大きさにすることができる。したがって、本発明は、低いコストで高品質な電気光学装置を提供することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）およびＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：表面実装技術）に基づく電子部品の実装方法及び実装基板に関する。また、本発明は、その実装部品を用いて構成される電気光学装置および電子機器に関する。
【０００２】
【背景技術】
一般に、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）装置等といった電気光学装置は、液晶、ＥＬ等といった電気光学物質を基板上に配置してパネル構造を形成し、さらに、適宜の電子回路を搭載した回路基板を、そのパネル構造に接続することによって形成される。また、その回路基板上には、電解コンデンサ等といったチップ部品やＩＣチップ等が実装されることが多い（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−３２０３０号公報
回路基板上に電子部品、特にチップ部品を実装する方法として、ＳＭＴに基づく実装方法があることは広く知られている。このＳＭＴに基づく実装は、基本的には、リフロー半田付け処理を利用した実装方法であって、例えば、半田が載せられた基板上に電子部品をマウントし、その後に上記半田を加熱して電子部品を基板に半田付けするという工程を有する実装工程である。
【０００４】
近年、このＳＭＴに基づく実装方法において、リフロー半田付け処理によって実装する電子部品、例えば、電解コンデンサ等といったチップ部品に加えて、基板上にＩＣチップを実装する、要するに、ＣＯＦに基づく実装方法の必要性も高まっている。
【０００５】
上述した実装方法の基板形態は、例えば、チップ部品実装領域にリフロー半田付け処理によってチップ部品を実装したＳＭＴ部分と、ＩＣチップ実装領域に熱圧着処理によってＩＣチップを実装するＣＯＦ部分を兼ね備えたタイプ等である。
【０００６】
このように、リフロー半田付けに適したチップ部品以外にＩＣチップも実装する場合、ＩＣチップをＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）等といった接着要素を用いて熱圧着、すなわち加圧および加熱、によって基板上に実装した後、チップ部品を実装するためのリフロー半田付け処理を実施するか、あるいはリフロー半田付け処理後にＩＣチップを熱圧着するという二通りの方法がある。
【０００７】
【発明が解決しようとする課題】
上述した電子部品の実装基板は、チップ部品実装領域にリフロー半田付け処理によってチップ部品を実装したＳＭＴ部と、ＩＣチップ実装領域に熱圧着処理によってＩＣチップを実装する細密ＣＯＦ部とを兼ね備えた基板のため、種々の問題点が挙げられている。
【０００８】
まず、ＳＭＴ部と細密ＣＯＦ部を兼ね備えた実装基板は、１つの基板にチップ部品およびＩＣチップを実装するため、実装基板のサイズが大きくなる。そのため、基板のコストが高くなるという問題点がある。
【０００９】
また、近年、携帯電話、携帯型パーソナルコンピュータなどの電子機器に液晶表示装置などの電気光学装置が搭載されており、特に薄型化、軽量化を達成するため、上述した電子部品の実装基板のサイズの小型化も期待されている。よって、この点からも、実装基板のサイズが大きくなることは好ましくない。
【００１０】
一般的に、ＣＯＦとは、ドライバＩＣチップをフレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に実装したものである。このフレキシブルプリント基板は、可撓性を有する基板であり、例えばポリイミド樹脂が、主に使用される。このポリイミド樹脂は、熱可塑性プラスチックの一種である。ポリイミド樹脂の性質は、いろいろな物体に対する接着性や耐薬品性が良好であり、電気絶縁性も良いのが特徴である。
【００１１】
上記ＣＯＦ部とＳＭＴ部を兼ね備えた実装基板の一般的な工程では、細密ＣＯＦ部のＩＣチップ実装終了後、ＳＭＴ部のチップ部品実装を行うかあるいは、ＳＭＴ部のチップ部品実装後、細密ＣＯＦ部のＩＣチップ実装を行う。細密ＣＯＦ部のＩＣチップ実装後にＳＭＴ部のチップ部品の実装を行う場合は、ＳＭＴ部のチップ部品実装を行う半田付けリフロー工程は、半田を溶融させるために２００℃〜３００℃の温度を必要とするが、この熱が基板を変形させる原因となる。近年ではＣＯＦ部の細密化が進んでいるため、この加熱工程の熱による基板の歪みの影響は大きく、ＩＣチップと基板との接合部の品質に悪影響を与える。また、細密ＣＯＦ部上に配置されたＩＣチップ部分に対して上記のような高温加熱が行われることは好ましくない。
【００１２】
さらに、ＩＣチップを熱圧着した後にリフロー半田付けの処理を行う場合には、ＩＣチップ実装領域に熱圧着によってＩＣチップを実装した後に、スキージ処理が行われるため、既に実装されているＩＣチップがスキージ処理を行う際に邪魔になり、それ故に、スキージ処理方向に沿ったＩＣチップの熱圧着領域の延長線上の領域には、リフロー半田付け処理によってチップ部品の実装が困難になるという問題点もある。
【００１３】
また、ＳＭＴ部のチップ部品実装後、細密ＣＯＦ部のＩＣチップ実装を行う場合は、ＩＣチップを搭載する端子部分が、半田印刷やリフロー処理中に汚染されたり、リフロー処理の熱により、基板の寸法変化を起こし、その後のＣＯＦ部のＩＣチップ実装が困難になるという問題がある。
【００１４】
【課題を解決するための手段】
本発明の１つの観点では、電気光学装置に対して、電気光学パネルと、電気光学パネルに取り付けられた第１の基板と、上記第１の基板に取り付けられた第２の基板とを備えている。上記第１の基板上には、半導体素子が取り付けられている。また、上記第２の基板上には、電子部品が実装されている。この電子部品は、例えば、電解コンデンサなどといったチップ部品などである。従来、第１の基板と第２の基板は、一体型方式が採用されていたが、本発明は、第１の基板と第２の基板に分離することにより、各々基板サイズが小型化される。そのため、携帯電話や、携帯型パーソナルコンピュータなどの電子機器に搭載された場合、薄型化・小型化を達成することが可能である。また、基板サイズの小型化により、基板コストの削減にも、つながる。
【００１５】
上記電気光学装置の一態様では、上記第１の基板には、上記半導体素子に電気的に接続される第１の導電パターン（配線）が複数配列され、上記第２の基板には、上記電子部品に電気的に接続される第２の導電パターン（配線）が複数配列され、上記第１の導電パターンの上記半導体素子との接続部分におけるピッチは、上記第２の導電パターンの上記電子部品との接続部分におけるピッチよりも小さい設計ルールを有することができる。
【００１６】
上記電気光学装置の他の一態様では、上記第１の基板及び上記第２の基板のうち、少なくとも上記第１の基板は可撓性を有することが好ましい。
【００１７】
上記電気光学装置の他の一態様では、上記電気光学パネルは、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ ＴｒａｎｓｉｓｔｏｒＬｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）およびＴＦＤ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｙｎｏｄｅ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などの液晶パネルとしてもよく、その場合、上記半導体素子は、液晶パネルの駆動用ＩＣ（ドライバＩＣ）としてもよい。
【００１８】
さらに、本発明は、上記電気光学装置を表示部として備えることにより、電子機器を製作することができる。
【００１９】
本発明の他の観点では、電気光学装置の製造方法は、上記電気光学パネルに上記第１の実装基板を取り付ける第１の基板取付工程と、上記第１の実装基板に、上記第２の基板を取り付ける第２の基板取付工程と、を有する。ここで、各々の基板取付工程の前に、上記第１の基板上には半導体素子が実装されており、第２の基板上には電子部品が実装されていることが好ましい。本発明により、上記第１の基板上の半導体素子を搭載する端子部分は、半田印刷や半田リフロー処理中に汚染されたり、また、リフロー処理の熱により、上記第１の基板の寸法変化が発生することもなく、好ましい。
【００２０】
上記の電気光学装置の製造方法の一態様では、第２の基板取付工程は、上記第１の基板が、電気光学パネルとの間に、ＡＣＦなど接着要素を挟んで電気的に接続される取付工程の後に行ってもよい。
【００２１】
上記の電気光学装置の製造方法の一態様では、さらに２つの実装工程を有している。１つは、上記の半導体素子を、熱圧着により上記の第１の基板に実装する工程、もう１つは、上記電子部品を、半田リフロー処理により上記第２の基板に実装する工程、をさらに有する。例えば、上記の第１の基板は細密電極パターンが形成されたＣＯＦ実装基板とし、上記の第２の基板をＳＭＴ実装基板としてもよい。
【００２２】
上記の電気光学装置の製造方法の一態様では、上記第１の基板取付工程は、接着要素を挟んで上記電気光学パネル及び前記第１の基板の熱圧着領域を加熱及び加圧する熱圧着工程により行われ、上記第２の基板取付工程は、接着要素を挟んで上記第１の基板及び上記第２の基板の熱圧着領域を加熱及び加圧する熱圧着工程を有している。上記接着要素は、ＡＣＦなどを用いて、電気的接続を行うことができる。
【００２３】
上記の電気光学装置の製造方法の他の一態様では、上記電気光学装置において、上記電気光学パネルは、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ ＴｒａｎｓｉｓｔｏｒＬｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、またはＴＦＤ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｙｎｏｄｅ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などの液晶パネルとすることができ、その場合、上記半導体素子は上記液晶パネルの駆動用ＩＣとすることができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施の形態について説明する。
【００２５】
［第１実施形態］
本実施形態は、リフロー半田付け工程を有するＳＭＴ部分と熱圧着工程を有するＣＯＦ部分とが、各々の基板にて構成されていることを特徴とする。
【００２６】
（構成）
図１に、本発明に係る実装基板であるＳＭＴ実装基板と細密ＣＯＦ実装基板とを実装した液晶表示装置の例を示す。図２に、図１に示した液晶表示装置１００のＡ−Ａ’の断面図を示す。また、図３（ａ）に、細密ＣＯＦ部１０３の拡大図、図３（ｂ）に、ＳＭＴ部１０４の拡大図を示す。細密ＣＯＦ部１０３に設けられている端子７の配線ピッチは、ＳＭＴ部１０４にも設けられている端子１０の配線ピッチと比較して、狭ピッチ化が施されている。
【００２７】
液晶パネル１０２においては、ガラスやプラスチックなどの絶縁基板である第１基板１ａと第２基板１ｂの表面に透明電極膜２ａ、２ｂがそれぞれ形成されると共に、液晶分子を一定の方向に配向させる図示しない配向膜がさらに設けられている。第１基板１ａと第２基板１ｂは、図示しないスペーサにより一定の間隔を保持しながら、上述の透明電極２ａ、２ｂが対向するように、その周囲をシール材により貼り合わせされる。第１基板１ａと第２基板１ｂの隙間に液晶材料が封入されることにより、液晶層４が第１基板１ａと第２基板１ｂにより挟持される。さらに、第１基板１ａと第２基板１ｂの外側には、それぞれ偏光板３ａ、３ｂが設けられ、これらにより、液晶パネル１０２が形成されている。対向する透明電極膜２ａ、２ｂに電圧が印加されることにより、その間に挟持されている液晶分子の配列が変化し、偏光板３ａ、３ｂの吸収軸の方向と共に図示していないバックライトユニットからの光の透過および不透過が制御され、所望の表示を得ることができる。
【００２８】
この液晶パネル１０２の電極端子部分は、細密ＣＯＦ部１０３を熱圧着する熱圧着部１０５を有している。ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）５ａは、導電粒子を含んだ接着剤を用いており、これを液晶パネル１０２と細密ＣＯＦ部１０３の電極間に挟み、熱圧着部１０５の領域にて、加熱・加圧して熱圧着する。これにより、ＡＣＦ５ａ内の導電粒子がそれぞれの電極間を電気的に接続する。上述した細密ＣＯＦ部１０３には、ＩＣチップ部品６を、ＡＣＦ５ｂを用いて、熱圧着によって配置している。この細密ＣＯＦ部１０３には、ＩＣチップ部品６のバンプに導電接続される端子７が形成されている。上記細密ＣＯＦ部１０３上の端子７の配線ピッチは、ＳＭＴ部１０４の配線１０のピッチと比較すると、狭ピッチ化が施されているため、熱による細密ＣＯＦ部１０３の歪みが発生する場合、その影響は大きい。要するに、高温加熱工程後に、ＩＣチップ部品６が実装されるならば、上述した基板の歪みは大きくなり、ＩＣチップ６と細密ＣＯＦ部１０３の端子７の電気的接合が困難となり、品質に悪影響を与えてしまうことになる。
【００２９】
また、ＡＣＦ５ｃを、細密ＣＯＦ部１０３とＳＭＴ部１０４の電極間にはさみ、熱圧着部１０６の領域にて、加熱・加圧する。これにより、ＡＣＦ５ｃ内の導電粒子が、それぞれの基板上の電極間を電気的に接続している。ＳＭＴ部１０４には、電子部品であるチップ部品８を半田９によって配置している。このＳＭＴ部１０４には、チップ部品８の端子が半田付けされる端子１０が形成されている。
【００３０】
（製造方法例）
図４は、本実施形態による液晶表示装置の製造方法のフローチャートを示す。図５は、図４におけるＳＭＴ作製工程の主要プロセスである半田印刷の詳細を示す。
【００３１】
図４に示すように、細密ＣＯＦ部作製工程Ｐａでは、工程Ｐａ１において、ＡＣＦ接着処理が実施され、ＡＣＦ５ｂが細密ＣＯＦ部１０３に装着される。このＡＣＦ５ｂは、接着剤中に多数の導電粒子を分散させることによって構成される。このＡＣＦ５ｂは、樹脂によって物体間の接着を行うと共に、対向しない端子間を絶縁しつつ、対向する端子間を導電粒子によって導電接続する、という機能を持つ。
【００３２】
ＡＣＦ５ｂを細密ＣＯＦ部１０３へ装着した後、工程Ｐａ２においてＩＣチップ部品６のマウント処理が実施される。具体的には、ＩＣチップ部品６の個々の出力、すなわちバンプが、細密ＣＯＦ部１０３に設けられている端子７に対応するように、ＩＣチップ部品６をＡＣＦ５ｂ上に配置する。上記端子７の配線ピッチは、ＳＭＴ部１０４上に設けられた配線１０のピッチと比較して、狭ピッチ化が施されている。
【００３３】
次に、工程Ｐａ３では、加熱されたヘッドによってＩＣチップ部品６を細密ＣＯＦ部１０３へ押し付ける。これにより、ＩＣチップ部品６は加圧されると共に加熱され、ＡＣＦ５ｂによって、ＩＣチップ部品６の全体がＣＯＦ部１０３に接着される。そして、ＩＣチップ部品６のバンプが、位置的に対応する端子７に、導電粒子によって導電接続される。以上の工程により、細密ＣＯＦ部１０３が作製される。
【００３４】
上記工程Ｐａを用いることにより、細密ＣＯＦ部１０３上に実装されるＩＣチップ部品６の端子７は、半田印刷及び半田リフロー処理により汚染されることがない。また、半田リフロー処理の熱による細密ＣＯＦ部１０３の基板の寸法変化が発生することにより、狭ピッチ化が施されているＩＣチップ部品６の実装が困難になることもない。そのため、ＩＣチップ部品６の実装された細密ＣＯＦ部１０３は、信頼性の高い基板を提供することができる。
【００３５】
次に、工程Ｐｂは、細密ＣＯＦ部１０３と液晶パネル１０２の接合工程である。液晶パネル１０２の電極端子部分は、細密ＣＯＦ部１０３を熱圧着する熱圧着部１０５を有している。したがって、この工程Ｐｂ１では、液晶パネル１０２と細密ＣＯＦ部１０３の電極間にＡＣＦ５ａを装着する。次に、工程Ｐｂ２では、加熱されたヘッドを、熱圧着部１０５に押し付ける。これにより、熱圧着部１０５は加圧されると共に加熱され、ＡＣＦ５ａによって、細密ＣＯＦ部１０３と液晶パネル１０２が接合される。このとき、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。
【００３６】
また、ＳＭＴ部作製工程Ｐｃでは、工程Ｐｃ１において、半田印刷が行われる。この半田印刷の詳細工程を図５で示している。図５（ａ）に示すように、ＳＭＴ部１０４の表面にメタルマスク１１を載せ、ペースト状の半田９をそのメタルマスク１１の上に載せる。
【００３７】
その後、図５（ｂ）および図５（ｃ）に示すように、スキージ１２を矢印の方向に平行移動させることによって半田９を延ばし、メタルマスク１１が有するマスクパターンの半田９をＳＭＴ部１０４の端子１０の上に載せる。
【００３８】
その後、図５（ｄ）に示すように、メタルマスク１１をＳＭＴ部１０４から分離することにより、端子１０の上に半田９が印刷される。以上により、ＳＭＴ部１０４の端子１０の上に半田９が載せられる。
【００３９】
次に、工程Ｐｃ２において、チップ部品８のマウント処理が実施され、ＳＭＴ部１０４には、例えば、電解コンデンサなどといったチップ部品８が載せられる。
【００４０】
次に工程Ｐｃ３において、リフロー処理が実施される。これは、チップ部品が載せられたＳＭＴ部１０４をリフロー炉の中に搬送し、そのリフロー炉の中でＳＭＴ部１０４のチップ部品８が載せられた側に熱風を供給するという処理である。これにより、半田９が溶融して複数のチップ部品８が複数の端子１０に一括して半田付けされる。
【００４１】
次に、工程Ｐｄでは、液晶パネル１０２と接合された細密ＣＯＦ部１０３と、ＳＭＴ部１０４の接合工程が実施される。工程Ｐｄ１では、細密ＣＯＦ部１０３とＳＭＴ部１０４の電極間にＡＣＦ５ｃを装着する。次に、工程Ｐｄ２では、加熱されたヘッドを熱圧着領域１０６に押し付ける。これにより、熱圧着部１０６は加圧されると共に加熱され、ＡＣＦ５ｃによって、細密ＣＯＦ部１０３とＳＭＴ部１０４が接合され、ＡＣＦ５ｃ内の導電粒子が、それぞれの電極間を電気的に接続する。
【００４２】
上述した工程によれば、ＳＭＴ部１０４以外は半田リフロー処理の対象とならないので、細密ＣＯＦ部１０３上のＩＣチップ６を搭載する端子７には、半田印刷による汚染もなく、またリフロー処理による高温加熱の影響はない。要するに、本実施形態は、高品質な細密ＣＯＦ部を提供することができる。
【００４３】
したがって、本実施形態は、チップ部品８を配置するＳＭＴ部１０４とＩＣチップ６を配置する細密ＣＯＦ部１０３を各々異なる基板にすることにより、各々基板サイズの小型化を可能とする。そのため、携帯電話や、携帯型パーソナルコンピュータなどの電子機器に搭載された場合、薄型化・小型化を達成することができる。また、基板サイズの小型化により、基板コストの削減にも、つながる。また、液晶パネルとＩＣチップを配置する細密ＣＯＦ部１０３の接合後、検査工程を導入することにより、液晶パネルと接合された細密ＣＯＦ部１０３の良好な組み合わせにのみ、ＳＭＴ部１０４を接合するため、必要な数量のみＳＭＴ部品を使用することが可能であり、ＳＭＴ部品が無駄になることがない。
【００４４】
さらに、本実施形態は、チップ部品を配置するＳＭＴ部１０４とＩＣチップを配置する細密ＣＯＦ部１０３を各々異なる基板にすることにより、基板上の電子部品、例えば、細密ＣＯＦ部ならば、ＩＣチップ、ＳＭＴ実装基板ならば、電解コンデンサなどのチップ部品を別々に実装することができる。そのため、細密ＣＯＦ部１０３上のＩＣチップ６を搭載する端子７が、半田印刷中や半田リフロー処理中に汚染されることもなく、また、半田リフロー処理の熱により、基板の寸法変化が発生することもない。さらに、本実施形態は、ＣＯＦ基板上に設けられた半導体素子自身に、高温加熱の影響を与えることなく、実装することができるため、好適な半導体素子特性を有したＣＯＦ実装基板を接続することができる。そのため、本実施形態は、低コストで高品質な液晶表示装置を提供することができる。
【００４５】
［その他の実施形態］
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものではなく、請求項の範囲に記載した発明の範囲内で種々に改変できる。
【００４６】
例えば、基板に関する外見形状は、図１に示した形状に限られず、必要に応じた種々の形状に形成されても良い。また、ＡＣＦによる各々の基板の接続の重ね合わせの位置関係についても、特に図２に示した形状に限られない。例えば、細密ＣＯＦ部１０３の基板上に、ＳＭＴ部１０４の基板が設けられていても良い。また、ＩＣチップ部品６やチップ部品８の設置向きが、逆になっていても良い。
【００４７】
さらに、細密ＣＯＦ部１０３の基板とＳＭＴ部１０４の基板の接合工程に関しては、接着要素として、ＡＣＦ処理だけでなく、半田付け処理によって実施しても良い。
【００４８】
また、第１実施形態のＣＯＦ部とＳＭＴ部は、それぞれ一枚ずつの形態になっているが、複数の実装基板によって構成されていても良い。
【００４９】
［液晶表示装置の製造方法］
次に、図１および図２に示した液晶表示装置１００の製造方法の例について、図６を参照して説明する。
【００５０】
まず、図６の工程Ａ１において、ガラスやプラスチックなどの絶縁基板である大判の第１基板１ａに対して、透明電極２ａである第１電極を形成する。具体的には、ＩＴＯを材料として周知のパターン形成法、例えばフォトリソグラフィー法によって、図示していない端子などを形成する。
【００５１】
次に、工程Ａ２において、透明電極膜２ａ上に図示しないポリイミド樹脂などからなる配向膜を形成し、工程Ａ３において、ラビング処理などを施す。
【００５２】
一方、工程Ｂ１において、大判の第２基板１ｂ上に、同様の方法で透明電極膜２ｂを形成する。さらに、工程Ｂ２において、透明電極膜２ｂ上に図示しない配向膜を形成し、工程Ｂ３において、ラビング処理などを施す。
【００５３】
さらに、工程Ａ４において、基板１ａ上に、例えばエポキシ樹脂等を材料としてシール材を第１基板に形成し、工程Ａ５において、スペーサを分散する。
【００５４】
以上により、形成された第１基板１ａと第２基板１ｂが製作された後、工程Ｃ１において、第１基板１ａと第２基板１ｂとをシール材３を挟んで互いに重ね合わせ、さらに圧着すること、すなわち加熱下で加圧することにより、両基板をたがいに貼り合せる。この貼り合わせにより、図１の液晶セル１０１を複数個含む大きさの大判構造（即ち、母基板）が形成される。
【００５５】
以上のようにして、母基板が製作された後、工程Ｃ２において、第１ブレイク工程を実施する。これにより、図示していない液晶注入口が、外部へ露出した状態の液晶パネル部分が複数個含まれる中判のパネル構造、いわゆる短冊状の中判パネル構造が複数個切り出される。
【００５６】
そして、工程Ｃ３は、図示していない液晶注入口を通して、液晶パネル部分の内側に液晶を注入し、注入完了後に、その液晶注入口を樹脂によって封止し、液晶層４を形成する。
【００５７】
さらに、工程Ｃ４は、中判パネル構造に対して、第２ブレイク工程を実施している。具体的には、中判パネル構造を構成している基板１ａと基板１ｂを切断し、これにより、図１の液晶セル１０１が、１つずつ分断される。
【００５８】
その後、工程Ｃ５において、ＣＯＦ部１０３が、液晶セル１０１の電極端子上の熱圧着部１０５の表面に、ＡＣＦ５ａを介して実装される。更に、液晶セルに接続されたＣＯＦ部１０３の熱圧着部１０６の表面に、ＳＭＴ部１０４が、ＡＣＦ５ｃを介して、実装される。
【００５９】
次に、工程Ｃ６および工程Ｃ７において、ＣＯＦ部１０３およびＳＭＴ部１０４を実装した液晶セル１０１の第１基板１ａと第２基板１ｂの外側上に、位相差板や偏光板などを必要に応じて、取り付けることによって、図１および図２に示す液晶表示装置１００が完成する。
【００６０】
［電子機器］
図７は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段１１０を有する。ここでは、液晶表示装置１００を、パネル構造体１００Ａと、半導体ＩＣなどで構成される駆動回路１００Ｂとに概念的に分けて描いてある。また、制御手段１１０は、表示情報出力源１１１と、表示情報処理回路１１２と、電源回路１１３と、タイミングジェネレータ１１４と、を有する。
【００６１】
表示情報出力源１１１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路１１２に供給するように構成されている。
【００６２】
表示情報処理回路１１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路１００Ｂへ供給する。駆動回路１００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路１１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００６３】
次に、本発明に係る液晶表示装置を適用可能な電子機器の具体例について図８を参照して説明する。
【００６４】
まず、本発明に係る液晶表示装置を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図８（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ２１０は、キーボード２１１を備えた本体部２１２と、本発明に係る液晶表示装置を適用した表示部２１３とを備えている。
【００６５】
続いて、本発明に係る液晶表示装置を、携帯電話機の表示部に適用した例について説明する。図８（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機２２０は、複数の操作ボタン２２１のほか、受話口２２２、送話口２２３とともに、本発明に係る液晶表示装置を適用した表示部２２４を備える。
【００６６】
なお、本発明に係る液晶表示パネルを適用可能な電子機器としては、図８（ａ）に示したパーソナルコンピュータや図８（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【００６７】
［変形例］
また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけではなく、アクティブマトリクス型の液晶表示パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、フィールド・エミッション・ディスプレイ（電界放出表示装置）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【図１】本発明の実施形態による実装基板を利用した液晶表示装置の平面図である。
【図２】本発明の実施形態による実装基板を利用した液晶表示装置の断面図である。
【図３】（ａ）本発明の実施形態による実装基板の拡大図である。
（ｂ）本発明の実施形態による実装基板の拡大図である。
【図４】本発明の実施形態による実装基板の製造方法を示すフローチャートである。
【図５】図４に示す工程の主要プロセスを模式的に示す図である。
【図６】図１および図２に示す液晶表示装置の製造方法を示すフローチャートである。
【図７】本発明を適用した液晶表示装置を利用する電子機器の構成を示す。
【図８】本発明を適用した液晶表示装置を備えた電子機器の例を示す。
【符号の説明】
１ａ 第１基板
１ｂ 第２基板
２ａ、２ｂ 透明電極膜
３、３ａ、３ｂ 偏光板
４ 液晶層
５ａ、５ｂ、５ｃ ＡＣＦ
６ ＩＣチップ部品
７、１０ 端子
８ チップ部品
９ 半田
１１ メタルマスク
１２ スキージ
１００ 液晶表示装置
１０１ 液晶セル
１０２ 液晶パネル
１０３ 細密ＣＯＦ部
１０４ ＳＭＴ部
【発明の属する技術分野】
本発明は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）およびＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：表面実装技術）に基づく電子部品の実装方法及び実装基板に関する。また、本発明は、その実装部品を用いて構成される電気光学装置および電子機器に関する。
【０００２】
【背景技術】
一般に、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）装置等といった電気光学装置は、液晶、ＥＬ等といった電気光学物質を基板上に配置してパネル構造を形成し、さらに、適宜の電子回路を搭載した回路基板を、そのパネル構造に接続することによって形成される。また、その回路基板上には、電解コンデンサ等といったチップ部品やＩＣチップ等が実装されることが多い（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−３２０３０号公報
回路基板上に電子部品、特にチップ部品を実装する方法として、ＳＭＴに基づく実装方法があることは広く知られている。このＳＭＴに基づく実装は、基本的には、リフロー半田付け処理を利用した実装方法であって、例えば、半田が載せられた基板上に電子部品をマウントし、その後に上記半田を加熱して電子部品を基板に半田付けするという工程を有する実装工程である。
【０００４】
近年、このＳＭＴに基づく実装方法において、リフロー半田付け処理によって実装する電子部品、例えば、電解コンデンサ等といったチップ部品に加えて、基板上にＩＣチップを実装する、要するに、ＣＯＦに基づく実装方法の必要性も高まっている。
【０００５】
上述した実装方法の基板形態は、例えば、チップ部品実装領域にリフロー半田付け処理によってチップ部品を実装したＳＭＴ部分と、ＩＣチップ実装領域に熱圧着処理によってＩＣチップを実装するＣＯＦ部分を兼ね備えたタイプ等である。
【０００６】
このように、リフロー半田付けに適したチップ部品以外にＩＣチップも実装する場合、ＩＣチップをＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）等といった接着要素を用いて熱圧着、すなわち加圧および加熱、によって基板上に実装した後、チップ部品を実装するためのリフロー半田付け処理を実施するか、あるいはリフロー半田付け処理後にＩＣチップを熱圧着するという二通りの方法がある。
【０００７】
【発明が解決しようとする課題】
上述した電子部品の実装基板は、チップ部品実装領域にリフロー半田付け処理によってチップ部品を実装したＳＭＴ部と、ＩＣチップ実装領域に熱圧着処理によってＩＣチップを実装する細密ＣＯＦ部とを兼ね備えた基板のため、種々の問題点が挙げられている。
【０００８】
まず、ＳＭＴ部と細密ＣＯＦ部を兼ね備えた実装基板は、１つの基板にチップ部品およびＩＣチップを実装するため、実装基板のサイズが大きくなる。そのため、基板のコストが高くなるという問題点がある。
【０００９】
また、近年、携帯電話、携帯型パーソナルコンピュータなどの電子機器に液晶表示装置などの電気光学装置が搭載されており、特に薄型化、軽量化を達成するため、上述した電子部品の実装基板のサイズの小型化も期待されている。よって、この点からも、実装基板のサイズが大きくなることは好ましくない。
【００１０】
一般的に、ＣＯＦとは、ドライバＩＣチップをフレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に実装したものである。このフレキシブルプリント基板は、可撓性を有する基板であり、例えばポリイミド樹脂が、主に使用される。このポリイミド樹脂は、熱可塑性プラスチックの一種である。ポリイミド樹脂の性質は、いろいろな物体に対する接着性や耐薬品性が良好であり、電気絶縁性も良いのが特徴である。
【００１１】
上記ＣＯＦ部とＳＭＴ部を兼ね備えた実装基板の一般的な工程では、細密ＣＯＦ部のＩＣチップ実装終了後、ＳＭＴ部のチップ部品実装を行うかあるいは、ＳＭＴ部のチップ部品実装後、細密ＣＯＦ部のＩＣチップ実装を行う。細密ＣＯＦ部のＩＣチップ実装後にＳＭＴ部のチップ部品の実装を行う場合は、ＳＭＴ部のチップ部品実装を行う半田付けリフロー工程は、半田を溶融させるために２００℃〜３００℃の温度を必要とするが、この熱が基板を変形させる原因となる。近年ではＣＯＦ部の細密化が進んでいるため、この加熱工程の熱による基板の歪みの影響は大きく、ＩＣチップと基板との接合部の品質に悪影響を与える。また、細密ＣＯＦ部上に配置されたＩＣチップ部分に対して上記のような高温加熱が行われることは好ましくない。
【００１２】
さらに、ＩＣチップを熱圧着した後にリフロー半田付けの処理を行う場合には、ＩＣチップ実装領域に熱圧着によってＩＣチップを実装した後に、スキージ処理が行われるため、既に実装されているＩＣチップがスキージ処理を行う際に邪魔になり、それ故に、スキージ処理方向に沿ったＩＣチップの熱圧着領域の延長線上の領域には、リフロー半田付け処理によってチップ部品の実装が困難になるという問題点もある。
【００１３】
また、ＳＭＴ部のチップ部品実装後、細密ＣＯＦ部のＩＣチップ実装を行う場合は、ＩＣチップを搭載する端子部分が、半田印刷やリフロー処理中に汚染されたり、リフロー処理の熱により、基板の寸法変化を起こし、その後のＣＯＦ部のＩＣチップ実装が困難になるという問題がある。
【００１４】
【課題を解決するための手段】
本発明の１つの観点では、電気光学装置に対して、電気光学パネルと、電気光学パネルに取り付けられた第１の基板と、上記第１の基板に取り付けられた第２の基板とを備えている。上記第１の基板上には、半導体素子が取り付けられている。また、上記第２の基板上には、電子部品が実装されている。この電子部品は、例えば、電解コンデンサなどといったチップ部品などである。従来、第１の基板と第２の基板は、一体型方式が採用されていたが、本発明は、第１の基板と第２の基板に分離することにより、各々基板サイズが小型化される。そのため、携帯電話や、携帯型パーソナルコンピュータなどの電子機器に搭載された場合、薄型化・小型化を達成することが可能である。また、基板サイズの小型化により、基板コストの削減にも、つながる。
【００１５】
上記電気光学装置の一態様では、上記第１の基板には、上記半導体素子に電気的に接続される第１の導電パターン（配線）が複数配列され、上記第２の基板には、上記電子部品に電気的に接続される第２の導電パターン（配線）が複数配列され、上記第１の導電パターンの上記半導体素子との接続部分におけるピッチは、上記第２の導電パターンの上記電子部品との接続部分におけるピッチよりも小さい設計ルールを有することができる。
【００１６】
上記電気光学装置の他の一態様では、上記第１の基板及び上記第２の基板のうち、少なくとも上記第１の基板は可撓性を有することが好ましい。
【００１７】
上記電気光学装置の他の一態様では、上記電気光学パネルは、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ ＴｒａｎｓｉｓｔｏｒＬｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）およびＴＦＤ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｙｎｏｄｅ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などの液晶パネルとしてもよく、その場合、上記半導体素子は、液晶パネルの駆動用ＩＣ（ドライバＩＣ）としてもよい。
【００１８】
さらに、本発明は、上記電気光学装置を表示部として備えることにより、電子機器を製作することができる。
【００１９】
本発明の他の観点では、電気光学装置の製造方法は、上記電気光学パネルに上記第１の実装基板を取り付ける第１の基板取付工程と、上記第１の実装基板に、上記第２の基板を取り付ける第２の基板取付工程と、を有する。ここで、各々の基板取付工程の前に、上記第１の基板上には半導体素子が実装されており、第２の基板上には電子部品が実装されていることが好ましい。本発明により、上記第１の基板上の半導体素子を搭載する端子部分は、半田印刷や半田リフロー処理中に汚染されたり、また、リフロー処理の熱により、上記第１の基板の寸法変化が発生することもなく、好ましい。
【００２０】
上記の電気光学装置の製造方法の一態様では、第２の基板取付工程は、上記第１の基板が、電気光学パネルとの間に、ＡＣＦなど接着要素を挟んで電気的に接続される取付工程の後に行ってもよい。
【００２１】
上記の電気光学装置の製造方法の一態様では、さらに２つの実装工程を有している。１つは、上記の半導体素子を、熱圧着により上記の第１の基板に実装する工程、もう１つは、上記電子部品を、半田リフロー処理により上記第２の基板に実装する工程、をさらに有する。例えば、上記の第１の基板は細密電極パターンが形成されたＣＯＦ実装基板とし、上記の第２の基板をＳＭＴ実装基板としてもよい。
【００２２】
上記の電気光学装置の製造方法の一態様では、上記第１の基板取付工程は、接着要素を挟んで上記電気光学パネル及び前記第１の基板の熱圧着領域を加熱及び加圧する熱圧着工程により行われ、上記第２の基板取付工程は、接着要素を挟んで上記第１の基板及び上記第２の基板の熱圧着領域を加熱及び加圧する熱圧着工程を有している。上記接着要素は、ＡＣＦなどを用いて、電気的接続を行うことができる。
【００２３】
上記の電気光学装置の製造方法の他の一態様では、上記電気光学装置において、上記電気光学パネルは、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ ＴｒａｎｓｉｓｔｏｒＬｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、またはＴＦＤ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｙｎｏｄｅ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などの液晶パネルとすることができ、その場合、上記半導体素子は上記液晶パネルの駆動用ＩＣとすることができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施の形態について説明する。
【００２５】
［第１実施形態］
本実施形態は、リフロー半田付け工程を有するＳＭＴ部分と熱圧着工程を有するＣＯＦ部分とが、各々の基板にて構成されていることを特徴とする。
【００２６】
（構成）
図１に、本発明に係る実装基板であるＳＭＴ実装基板と細密ＣＯＦ実装基板とを実装した液晶表示装置の例を示す。図２に、図１に示した液晶表示装置１００のＡ−Ａ’の断面図を示す。また、図３（ａ）に、細密ＣＯＦ部１０３の拡大図、図３（ｂ）に、ＳＭＴ部１０４の拡大図を示す。細密ＣＯＦ部１０３に設けられている端子７の配線ピッチは、ＳＭＴ部１０４にも設けられている端子１０の配線ピッチと比較して、狭ピッチ化が施されている。
【００２７】
液晶パネル１０２においては、ガラスやプラスチックなどの絶縁基板である第１基板１ａと第２基板１ｂの表面に透明電極膜２ａ、２ｂがそれぞれ形成されると共に、液晶分子を一定の方向に配向させる図示しない配向膜がさらに設けられている。第１基板１ａと第２基板１ｂは、図示しないスペーサにより一定の間隔を保持しながら、上述の透明電極２ａ、２ｂが対向するように、その周囲をシール材により貼り合わせされる。第１基板１ａと第２基板１ｂの隙間に液晶材料が封入されることにより、液晶層４が第１基板１ａと第２基板１ｂにより挟持される。さらに、第１基板１ａと第２基板１ｂの外側には、それぞれ偏光板３ａ、３ｂが設けられ、これらにより、液晶パネル１０２が形成されている。対向する透明電極膜２ａ、２ｂに電圧が印加されることにより、その間に挟持されている液晶分子の配列が変化し、偏光板３ａ、３ｂの吸収軸の方向と共に図示していないバックライトユニットからの光の透過および不透過が制御され、所望の表示を得ることができる。
【００２８】
この液晶パネル１０２の電極端子部分は、細密ＣＯＦ部１０３を熱圧着する熱圧着部１０５を有している。ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）５ａは、導電粒子を含んだ接着剤を用いており、これを液晶パネル１０２と細密ＣＯＦ部１０３の電極間に挟み、熱圧着部１０５の領域にて、加熱・加圧して熱圧着する。これにより、ＡＣＦ５ａ内の導電粒子がそれぞれの電極間を電気的に接続する。上述した細密ＣＯＦ部１０３には、ＩＣチップ部品６を、ＡＣＦ５ｂを用いて、熱圧着によって配置している。この細密ＣＯＦ部１０３には、ＩＣチップ部品６のバンプに導電接続される端子７が形成されている。上記細密ＣＯＦ部１０３上の端子７の配線ピッチは、ＳＭＴ部１０４の配線１０のピッチと比較すると、狭ピッチ化が施されているため、熱による細密ＣＯＦ部１０３の歪みが発生する場合、その影響は大きい。要するに、高温加熱工程後に、ＩＣチップ部品６が実装されるならば、上述した基板の歪みは大きくなり、ＩＣチップ６と細密ＣＯＦ部１０３の端子７の電気的接合が困難となり、品質に悪影響を与えてしまうことになる。
【００２９】
また、ＡＣＦ５ｃを、細密ＣＯＦ部１０３とＳＭＴ部１０４の電極間にはさみ、熱圧着部１０６の領域にて、加熱・加圧する。これにより、ＡＣＦ５ｃ内の導電粒子が、それぞれの基板上の電極間を電気的に接続している。ＳＭＴ部１０４には、電子部品であるチップ部品８を半田９によって配置している。このＳＭＴ部１０４には、チップ部品８の端子が半田付けされる端子１０が形成されている。
【００３０】
（製造方法例）
図４は、本実施形態による液晶表示装置の製造方法のフローチャートを示す。図５は、図４におけるＳＭＴ作製工程の主要プロセスである半田印刷の詳細を示す。
【００３１】
図４に示すように、細密ＣＯＦ部作製工程Ｐａでは、工程Ｐａ１において、ＡＣＦ接着処理が実施され、ＡＣＦ５ｂが細密ＣＯＦ部１０３に装着される。このＡＣＦ５ｂは、接着剤中に多数の導電粒子を分散させることによって構成される。このＡＣＦ５ｂは、樹脂によって物体間の接着を行うと共に、対向しない端子間を絶縁しつつ、対向する端子間を導電粒子によって導電接続する、という機能を持つ。
【００３２】
ＡＣＦ５ｂを細密ＣＯＦ部１０３へ装着した後、工程Ｐａ２においてＩＣチップ部品６のマウント処理が実施される。具体的には、ＩＣチップ部品６の個々の出力、すなわちバンプが、細密ＣＯＦ部１０３に設けられている端子７に対応するように、ＩＣチップ部品６をＡＣＦ５ｂ上に配置する。上記端子７の配線ピッチは、ＳＭＴ部１０４上に設けられた配線１０のピッチと比較して、狭ピッチ化が施されている。
【００３３】
次に、工程Ｐａ３では、加熱されたヘッドによってＩＣチップ部品６を細密ＣＯＦ部１０３へ押し付ける。これにより、ＩＣチップ部品６は加圧されると共に加熱され、ＡＣＦ５ｂによって、ＩＣチップ部品６の全体がＣＯＦ部１０３に接着される。そして、ＩＣチップ部品６のバンプが、位置的に対応する端子７に、導電粒子によって導電接続される。以上の工程により、細密ＣＯＦ部１０３が作製される。
【００３４】
上記工程Ｐａを用いることにより、細密ＣＯＦ部１０３上に実装されるＩＣチップ部品６の端子７は、半田印刷及び半田リフロー処理により汚染されることがない。また、半田リフロー処理の熱による細密ＣＯＦ部１０３の基板の寸法変化が発生することにより、狭ピッチ化が施されているＩＣチップ部品６の実装が困難になることもない。そのため、ＩＣチップ部品６の実装された細密ＣＯＦ部１０３は、信頼性の高い基板を提供することができる。
【００３５】
次に、工程Ｐｂは、細密ＣＯＦ部１０３と液晶パネル１０２の接合工程である。液晶パネル１０２の電極端子部分は、細密ＣＯＦ部１０３を熱圧着する熱圧着部１０５を有している。したがって、この工程Ｐｂ１では、液晶パネル１０２と細密ＣＯＦ部１０３の電極間にＡＣＦ５ａを装着する。次に、工程Ｐｂ２では、加熱されたヘッドを、熱圧着部１０５に押し付ける。これにより、熱圧着部１０５は加圧されると共に加熱され、ＡＣＦ５ａによって、細密ＣＯＦ部１０３と液晶パネル１０２が接合される。このとき、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。
【００３６】
また、ＳＭＴ部作製工程Ｐｃでは、工程Ｐｃ１において、半田印刷が行われる。この半田印刷の詳細工程を図５で示している。図５（ａ）に示すように、ＳＭＴ部１０４の表面にメタルマスク１１を載せ、ペースト状の半田９をそのメタルマスク１１の上に載せる。
【００３７】
その後、図５（ｂ）および図５（ｃ）に示すように、スキージ１２を矢印の方向に平行移動させることによって半田９を延ばし、メタルマスク１１が有するマスクパターンの半田９をＳＭＴ部１０４の端子１０の上に載せる。
【００３８】
その後、図５（ｄ）に示すように、メタルマスク１１をＳＭＴ部１０４から分離することにより、端子１０の上に半田９が印刷される。以上により、ＳＭＴ部１０４の端子１０の上に半田９が載せられる。
【００３９】
次に、工程Ｐｃ２において、チップ部品８のマウント処理が実施され、ＳＭＴ部１０４には、例えば、電解コンデンサなどといったチップ部品８が載せられる。
【００４０】
次に工程Ｐｃ３において、リフロー処理が実施される。これは、チップ部品が載せられたＳＭＴ部１０４をリフロー炉の中に搬送し、そのリフロー炉の中でＳＭＴ部１０４のチップ部品８が載せられた側に熱風を供給するという処理である。これにより、半田９が溶融して複数のチップ部品８が複数の端子１０に一括して半田付けされる。
【００４１】
次に、工程Ｐｄでは、液晶パネル１０２と接合された細密ＣＯＦ部１０３と、ＳＭＴ部１０４の接合工程が実施される。工程Ｐｄ１では、細密ＣＯＦ部１０３とＳＭＴ部１０４の電極間にＡＣＦ５ｃを装着する。次に、工程Ｐｄ２では、加熱されたヘッドを熱圧着領域１０６に押し付ける。これにより、熱圧着部１０６は加圧されると共に加熱され、ＡＣＦ５ｃによって、細密ＣＯＦ部１０３とＳＭＴ部１０４が接合され、ＡＣＦ５ｃ内の導電粒子が、それぞれの電極間を電気的に接続する。
【００４２】
上述した工程によれば、ＳＭＴ部１０４以外は半田リフロー処理の対象とならないので、細密ＣＯＦ部１０３上のＩＣチップ６を搭載する端子７には、半田印刷による汚染もなく、またリフロー処理による高温加熱の影響はない。要するに、本実施形態は、高品質な細密ＣＯＦ部を提供することができる。
【００４３】
したがって、本実施形態は、チップ部品８を配置するＳＭＴ部１０４とＩＣチップ６を配置する細密ＣＯＦ部１０３を各々異なる基板にすることにより、各々基板サイズの小型化を可能とする。そのため、携帯電話や、携帯型パーソナルコンピュータなどの電子機器に搭載された場合、薄型化・小型化を達成することができる。また、基板サイズの小型化により、基板コストの削減にも、つながる。また、液晶パネルとＩＣチップを配置する細密ＣＯＦ部１０３の接合後、検査工程を導入することにより、液晶パネルと接合された細密ＣＯＦ部１０３の良好な組み合わせにのみ、ＳＭＴ部１０４を接合するため、必要な数量のみＳＭＴ部品を使用することが可能であり、ＳＭＴ部品が無駄になることがない。
【００４４】
さらに、本実施形態は、チップ部品を配置するＳＭＴ部１０４とＩＣチップを配置する細密ＣＯＦ部１０３を各々異なる基板にすることにより、基板上の電子部品、例えば、細密ＣＯＦ部ならば、ＩＣチップ、ＳＭＴ実装基板ならば、電解コンデンサなどのチップ部品を別々に実装することができる。そのため、細密ＣＯＦ部１０３上のＩＣチップ６を搭載する端子７が、半田印刷中や半田リフロー処理中に汚染されることもなく、また、半田リフロー処理の熱により、基板の寸法変化が発生することもない。さらに、本実施形態は、ＣＯＦ基板上に設けられた半導体素子自身に、高温加熱の影響を与えることなく、実装することができるため、好適な半導体素子特性を有したＣＯＦ実装基板を接続することができる。そのため、本実施形態は、低コストで高品質な液晶表示装置を提供することができる。
【００４５】
［その他の実施形態］
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものではなく、請求項の範囲に記載した発明の範囲内で種々に改変できる。
【００４６】
例えば、基板に関する外見形状は、図１に示した形状に限られず、必要に応じた種々の形状に形成されても良い。また、ＡＣＦによる各々の基板の接続の重ね合わせの位置関係についても、特に図２に示した形状に限られない。例えば、細密ＣＯＦ部１０３の基板上に、ＳＭＴ部１０４の基板が設けられていても良い。また、ＩＣチップ部品６やチップ部品８の設置向きが、逆になっていても良い。
【００４７】
さらに、細密ＣＯＦ部１０３の基板とＳＭＴ部１０４の基板の接合工程に関しては、接着要素として、ＡＣＦ処理だけでなく、半田付け処理によって実施しても良い。
【００４８】
また、第１実施形態のＣＯＦ部とＳＭＴ部は、それぞれ一枚ずつの形態になっているが、複数の実装基板によって構成されていても良い。
【００４９】
［液晶表示装置の製造方法］
次に、図１および図２に示した液晶表示装置１００の製造方法の例について、図６を参照して説明する。
【００５０】
まず、図６の工程Ａ１において、ガラスやプラスチックなどの絶縁基板である大判の第１基板１ａに対して、透明電極２ａである第１電極を形成する。具体的には、ＩＴＯを材料として周知のパターン形成法、例えばフォトリソグラフィー法によって、図示していない端子などを形成する。
【００５１】
次に、工程Ａ２において、透明電極膜２ａ上に図示しないポリイミド樹脂などからなる配向膜を形成し、工程Ａ３において、ラビング処理などを施す。
【００５２】
一方、工程Ｂ１において、大判の第２基板１ｂ上に、同様の方法で透明電極膜２ｂを形成する。さらに、工程Ｂ２において、透明電極膜２ｂ上に図示しない配向膜を形成し、工程Ｂ３において、ラビング処理などを施す。
【００５３】
さらに、工程Ａ４において、基板１ａ上に、例えばエポキシ樹脂等を材料としてシール材を第１基板に形成し、工程Ａ５において、スペーサを分散する。
【００５４】
以上により、形成された第１基板１ａと第２基板１ｂが製作された後、工程Ｃ１において、第１基板１ａと第２基板１ｂとをシール材３を挟んで互いに重ね合わせ、さらに圧着すること、すなわち加熱下で加圧することにより、両基板をたがいに貼り合せる。この貼り合わせにより、図１の液晶セル１０１を複数個含む大きさの大判構造（即ち、母基板）が形成される。
【００５５】
以上のようにして、母基板が製作された後、工程Ｃ２において、第１ブレイク工程を実施する。これにより、図示していない液晶注入口が、外部へ露出した状態の液晶パネル部分が複数個含まれる中判のパネル構造、いわゆる短冊状の中判パネル構造が複数個切り出される。
【００５６】
そして、工程Ｃ３は、図示していない液晶注入口を通して、液晶パネル部分の内側に液晶を注入し、注入完了後に、その液晶注入口を樹脂によって封止し、液晶層４を形成する。
【００５７】
さらに、工程Ｃ４は、中判パネル構造に対して、第２ブレイク工程を実施している。具体的には、中判パネル構造を構成している基板１ａと基板１ｂを切断し、これにより、図１の液晶セル１０１が、１つずつ分断される。
【００５８】
その後、工程Ｃ５において、ＣＯＦ部１０３が、液晶セル１０１の電極端子上の熱圧着部１０５の表面に、ＡＣＦ５ａを介して実装される。更に、液晶セルに接続されたＣＯＦ部１０３の熱圧着部１０６の表面に、ＳＭＴ部１０４が、ＡＣＦ５ｃを介して、実装される。
【００５９】
次に、工程Ｃ６および工程Ｃ７において、ＣＯＦ部１０３およびＳＭＴ部１０４を実装した液晶セル１０１の第１基板１ａと第２基板１ｂの外側上に、位相差板や偏光板などを必要に応じて、取り付けることによって、図１および図２に示す液晶表示装置１００が完成する。
【００６０】
［電子機器］
図７は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段１１０を有する。ここでは、液晶表示装置１００を、パネル構造体１００Ａと、半導体ＩＣなどで構成される駆動回路１００Ｂとに概念的に分けて描いてある。また、制御手段１１０は、表示情報出力源１１１と、表示情報処理回路１１２と、電源回路１１３と、タイミングジェネレータ１１４と、を有する。
【００６１】
表示情報出力源１１１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路１１２に供給するように構成されている。
【００６２】
表示情報処理回路１１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路１００Ｂへ供給する。駆動回路１００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路１１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００６３】
次に、本発明に係る液晶表示装置を適用可能な電子機器の具体例について図８を参照して説明する。
【００６４】
まず、本発明に係る液晶表示装置を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図８（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ２１０は、キーボード２１１を備えた本体部２１２と、本発明に係る液晶表示装置を適用した表示部２１３とを備えている。
【００６５】
続いて、本発明に係る液晶表示装置を、携帯電話機の表示部に適用した例について説明する。図８（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機２２０は、複数の操作ボタン２２１のほか、受話口２２２、送話口２２３とともに、本発明に係る液晶表示装置を適用した表示部２２４を備える。
【００６６】
なお、本発明に係る液晶表示パネルを適用可能な電子機器としては、図８（ａ）に示したパーソナルコンピュータや図８（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【００６７】
［変形例］
また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけではなく、アクティブマトリクス型の液晶表示パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、フィールド・エミッション・ディスプレイ（電界放出表示装置）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【図１】本発明の実施形態による実装基板を利用した液晶表示装置の平面図である。
【図２】本発明の実施形態による実装基板を利用した液晶表示装置の断面図である。
【図３】（ａ）本発明の実施形態による実装基板の拡大図である。
（ｂ）本発明の実施形態による実装基板の拡大図である。
【図４】本発明の実施形態による実装基板の製造方法を示すフローチャートである。
【図５】図４に示す工程の主要プロセスを模式的に示す図である。
【図６】図１および図２に示す液晶表示装置の製造方法を示すフローチャートである。
【図７】本発明を適用した液晶表示装置を利用する電子機器の構成を示す。
【図８】本発明を適用した液晶表示装置を備えた電子機器の例を示す。
【符号の説明】
１ａ 第１基板
１ｂ 第２基板
２ａ、２ｂ 透明電極膜
３、３ａ、３ｂ 偏光板
４ 液晶層
５ａ、５ｂ、５ｃ ＡＣＦ
６ ＩＣチップ部品
７、１０ 端子
８ チップ部品
９ 半田
１１ メタルマスク
１２ スキージ
１００ 液晶表示装置
１０１ 液晶セル
１０２ 液晶パネル
１０３ 細密ＣＯＦ部
１０４ ＳＭＴ部
Claims (10)
- 電気光学パネルと、
前記電気光学パネルに取り付けられた第１の基板と、
前記第１の基板に取り付けられた第２の基板と、を備え、
前記第１の基板上には半導体素子が実装されており、前記第２の基板上には電子部品が実装されていることを特徴とする電気光学装置。 - 前記第１の基板には、前記半導体素子に電気的に接続される第１の導電パターンが複数配列され、前記第２の基板には、前記電子部品に電気的に接続される第２の導電パターンが複数配列され、前記第１の導電パターンの前記半導体素子との接続部分におけるピッチは、前記第２の導電パターンの前記電子部品との接続部分におけるピッチよりも小さいことを特徴とする請求項１に記載の電気光学装置。
- 前記第１の基板及び前記第２の基板のうち、少なくとも前記第１の基板は可撓性を有することを特徴とする請求項１又は２に記載の電気光学装置。
- 前記電気光学パネルは液晶パネルであり、前記半導体素子は前記液晶パネルの駆動用ＩＣであることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
- 請求項１乃至４のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
- 電気光学パネルに第１の基板を取り付ける第１の基板取付工程と、
前記第１の基板に、第２の基板を取り付ける第２の基板取付工程と、を有し、
前記第１の基板上には半導体素子が実装され、前記第２の基板上には電子部品が実装されることを特徴とする電気光学装置の製造方法。 - 前記第２の基板取付工程は、前記第１の基板取付工程の後に行われることを特徴とする請求項６に記載の電気光学装置の製造方法。
- 前記半導体素子を熱圧着により前記第１の基板に実装する工程、及び前記電子部品を半田リフロー処理により前記第２の基板に実装する工程、をさらに有することを特徴とする請求項６又は７に記載の電気光学装置の製造方法。
- 前記第１の基板取付工程は、接着要素を挟んで前記電気光学パネル及び前記第１の基板の熱圧着領域を加熱及び加圧する熱圧着工程により行われ、
前記第２の基板取付工程は、接着要素を挟んで前記第１の基板及び前記第２の基板の熱圧着領域を加熱及び加圧する熱圧着工程により行われることを特徴とする請求項６乃至８のいずれか一項に記載の電気光学装置の製造方法。 - 前記電気光学パネルは液晶パネルであり、前記半導体素子は前記液晶パネルの駆動用ＩＣであることを特徴とする請求項６乃至９のいずれか一項に記載の電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248872A JP2004087939A (ja) | 2002-08-28 | 2002-08-28 | 電気光学装置、電子機器及び電気光学装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248872A JP2004087939A (ja) | 2002-08-28 | 2002-08-28 | 電気光学装置、電子機器及び電気光学装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004087939A true JP2004087939A (ja) | 2004-03-18 |
Family
ID=32056136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002248872A Pending JP2004087939A (ja) | 2002-08-28 | 2002-08-28 | 電気光学装置、電子機器及び電気光学装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004087939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072765B2 (en) | 2003-09-19 | 2011-12-06 | Seiko Epson Corporation | Electro-optical apparatus, flexible printed circuit board, manufacturing method for electro-optical apparatus, and electronic equipment |
| JP2015179675A (ja) * | 2004-04-16 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 発光装置および電子機器 |
| JP2019079074A (ja) * | 2009-05-02 | 2019-05-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2002
- 2002-08-28 JP JP2002248872A patent/JP2004087939A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072765B2 (en) | 2003-09-19 | 2011-12-06 | Seiko Epson Corporation | Electro-optical apparatus, flexible printed circuit board, manufacturing method for electro-optical apparatus, and electronic equipment |
| US8144473B2 (en) | 2003-09-19 | 2012-03-27 | Seiko Epson Corporation | Electro-optical apparatus, flexible printed circuit board, manufacturing method for electro-optical apparatus, and electronic equipment |
| JP2015179675A (ja) * | 2004-04-16 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 発光装置および電子機器 |
| JP2019079074A (ja) * | 2009-05-02 | 2019-05-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10580796B2 (en) | 2009-05-02 | 2020-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11215858B2 (en) | 2009-05-02 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11598982B2 (en) | 2009-05-02 | 2023-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11809030B2 (en) | 2009-05-02 | 2023-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456353B1 (en) | Display driver integrated circuit module | |
| US8101869B2 (en) | Mounting structure, electro-optical device, and electronic apparatus | |
| JP2001230511A (ja) | 接続構造、電気光学装置および電子機器 | |
| JP2000133904A (ja) | 回路基板の接続構造、電気光学装置およびそれらを備えた電子機器並びに電気光学装置の製造方法 | |
| WO2007039959A1 (ja) | 配線基板及びそれを備えた表示装置 | |
| WO2007039960A1 (ja) | 配線基板及びそれを備えた表示装置 | |
| US7554643B2 (en) | Electro-optical device, electronic apparatus, and interface board | |
| JP2003273476A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| JP2002244577A (ja) | フレキシブル基板、電気光学装置および電子機器 | |
| JP4193453B2 (ja) | 電子部品の実装基板、電気光学装置、電子部品の実装基板の製造方法、電気光学装置の製造方法及び電子機器 | |
| JP3815149B2 (ja) | 部品実装方法および電気光学装置の製造方法 | |
| JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3543676B2 (ja) | マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器 | |
| JP3985634B2 (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4122807B2 (ja) | 電気光学装置および半導体素子、並びに電子機器 | |
| KR20040025869A (ko) | 땜납 인쇄용 마스크, 배선 기판 및 그 제조 방법, 전기광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법 | |
| JP2003273486A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| JP2001230001A (ja) | 接続構造、電気光学装置および電子機器 | |
| JP2004087939A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
| JP4907144B2 (ja) | 表示モジュールおよび電子機器 | |
| JP2004095995A (ja) | 電子部品の実装基板、電子部品の実装基板の製造方法、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JPH11135909A (ja) | 電子機器及びフレキシブル配線板 | |
| JPH09101533A (ja) | 液晶表示装置 | |
| JP2002344097A (ja) | 実装用基板及びこの基板を有する表示装置 | |
| JPS60225120A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |