JPH0318826A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH0318826A JPH0318826A JP15335789A JP15335789A JPH0318826A JP H0318826 A JPH0318826 A JP H0318826A JP 15335789 A JP15335789 A JP 15335789A JP 15335789 A JP15335789 A JP 15335789A JP H0318826 A JPH0318826 A JP H0318826A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- ito electrode
- display element
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000853 adhesive Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000002378 acidificating effect Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011521 glass Substances 0.000 claims description 30
- 230000001070 adhesive effect Effects 0.000 claims description 17
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 4
- 238000007788 roughening Methods 0.000 abstract description 3
- 230000035882 stress Effects 0.000 abstract 1
- 230000008646 thermal stress Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示素子の構成に係わり、特に、液晶表
示パネルのガラス基板上に液晶駆動用半導体チップを導
電性接着剤を用いてフェイスダウンボンディングにより
実装する液晶表示素子に関するものである。
示パネルのガラス基板上に液晶駆動用半導体チップを導
電性接着剤を用いてフェイスダウンボンディングにより
実装する液晶表示素子に関するものである。
従来の技術
従来の液晶表示素子においては、個別に作られた液晶表
示パネルの端子と液晶駆動回路モジュール基板の端子と
を導電性を備えたヒートシールやフレキシブル基板によ
って電気的な接続がなされていた。
示パネルの端子と液晶駆動回路モジュール基板の端子と
を導電性を備えたヒートシールやフレキシブル基板によ
って電気的な接続がなされていた。
しかし、近年のＯＡ用や映像用の液晶表示素子において
は、液晶表示パネルの高精細度化に伴い表示画素数の増
加やパターンの微細化が顕著である。これに対応するた
めに最近では、液晶表示パネルのガラス基板上に液晶駆
動用半導体チップを直接実装して接続端子の合理化を図
ろうとする方法が提案されている。
は、液晶表示パネルの高精細度化に伴い表示画素数の増
加やパターンの微細化が顕著である。これに対応するた
めに最近では、液晶表示パネルのガラス基板上に液晶駆
動用半導体チップを直接実装して接続端子の合理化を図
ろうとする方法が提案されている。
なかでも、液晶表示パネルのガラス基板上に液晶駆動用
半導体チップを導電性接着剤を用いてフェイスダウンボ
ンディングにより実装する方法が特開昭５２−３５５４
８号公報により明らかにされている。
半導体チップを導電性接着剤を用いてフェイスダウンボ
ンディングにより実装する方法が特開昭５２−３５５４
８号公報により明らかにされている。
以下図面を参照しながら、従来の液晶表示パネルのガラ
ス基板上に液晶駆動用半導体チップを導電性接着剤を用
いて実装する液晶表示素子の一例について説明する。
ス基板上に液晶駆動用半導体チップを導電性接着剤を用
いて実装する液晶表示素子の一例について説明する。
第２図は従来の液晶表示素子の概略説明図である。第２
図において、９は上側ガラス基板であり、１０は上側Ｉ
ＴＯ電極である。１１は下側ガラス基板であり、１２は
下側ｔ’ｒｏ電掻である。１３は液晶材＄≦１であり、
１４はそれを封止するための封止樹脂である。１５は液
晶駆動用半導体チップであり、１６は導電性接着剤であ
る。
図において、９は上側ガラス基板であり、１０は上側Ｉ
ＴＯ電極である。１１は下側ガラス基板であり、１２は
下側ｔ’ｒｏ電掻である。１３は液晶材＄≦１であり、
１４はそれを封止するための封止樹脂である。１５は液
晶駆動用半導体チップであり、１６は導電性接着剤であ
る。
以上のように構成された従来の液晶表示素子について、
以下その概略を説明する。
以下その概略を説明する。
まず、上側ガラス基板９の上側ＩＴＯ電極１０と下側ガ
ラス基板１１の下側ＩＴＯ電極１２を、エツチング等に
よって所定のパターンに形成する。
ラス基板１１の下側ＩＴＯ電極１２を、エツチング等に
よって所定のパターンに形成する。
次に、上側ガラス基板９と下側ガラス基板１１とを位置
合せして所定のギャップを保ちながら貼り合せた後、該
ギャップ内に液晶材料１３を封入して封止樹脂１４によ
り封止することにより、液晶表示パネルを得る。
合せして所定のギャップを保ちながら貼り合せた後、該
ギャップ内に液晶材料１３を封入して封止樹脂１４によ
り封止することにより、液晶表示パネルを得る。
上記で得た液晶表示パネルの周囲の下側ＩＴＯ電極１２
上に、液晶を駆動させるのに必要な液晶駆動用半導体チ
ップ１５を導電性接着剤１６を用いてフェイスダウンボ
ンディングにより実装して、液晶表示素子を得るもので
ある。
上に、液晶を駆動させるのに必要な液晶駆動用半導体チ
ップ１５を導電性接着剤１６を用いてフェイスダウンボ
ンディングにより実装して、液晶表示素子を得るもので
ある。
発明が解決しようとする課題
しかしながら上記のような構成による液晶表示素子にお
いては、液晶駆動用半導体チップ１５を実装する導電性
接着剤１６と液晶表示パネルの下側ＩＴＯ電極１２の接
続が、熱的および機械的応力に対して非常に脆くて不安
定であり、機械的強度に問題を有するものであった。
いては、液晶駆動用半導体チップ１５を実装する導電性
接着剤１６と液晶表示パネルの下側ＩＴＯ電極１２の接
続が、熱的および機械的応力に対して非常に脆くて不安
定であり、機械的強度に問題を有するものであった。
また、接着強度を向上させるために下側ＩＴＯ電極１２
にカップリング剤などのプライマー処理を行なって機械
的な強度を向上させた場合には、電気的な接続の信頼性
に欠ける、などといった課題を有していた。
にカップリング剤などのプライマー処理を行なって機械
的な強度を向上させた場合には、電気的な接続の信頼性
に欠ける、などといった課題を有していた。
本発明は上記の課題に鑑みてなされたものであり、その
目的とする所は、液晶表示パネルのガラス基板上に信頼
性良く液晶駆動用半導体チップを導電性接着剤を用いて
実装する液晶表示素子を提供するものである。
目的とする所は、液晶表示パネルのガラス基板上に信頼
性良く液晶駆動用半導体チップを導電性接着剤を用いて
実装する液晶表示素子を提供するものである。
課題を解決するための手段
本発明は上記の課題を解決するため、液晶表示パネルの
ガラス基板のＩＴＯ電極上に、液晶駆動用半導体チップ
を導電性接着剤を用いてフェイスダウンボンディングに
より実装してなる液晶表示素子において、該ＩＴＯ電掻
が形成されたガラス基板を、酸性のエツチング液に所定
の時間浸漬することにより、該ＩＴＯ電極の表面を粗面
化させることを特徴とするものであり、液晶表示パネル
のガラス基板上に信頼性良く液晶駆動用半導体チップを
実装した液晶表示素子を提供することができる。
ガラス基板のＩＴＯ電極上に、液晶駆動用半導体チップ
を導電性接着剤を用いてフェイスダウンボンディングに
より実装してなる液晶表示素子において、該ＩＴＯ電掻
が形成されたガラス基板を、酸性のエツチング液に所定
の時間浸漬することにより、該ＩＴＯ電極の表面を粗面
化させることを特徴とするものであり、液晶表示パネル
のガラス基板上に信頼性良く液晶駆動用半導体チップを
実装した液晶表示素子を提供することができる。
作用
本発明は上記した方法によって、液晶表示パネルのＩＴ
Ｏ電極の表面を粗面化することにより、該ＩＴＯ電極に
導電性接着剤を用いて液晶駆動用半導体チップを実装し
た場合に、極めて安定な接続が可能となり、熱的および
機械的な応力に対して安定で、かつ、信頼性の高い液晶
表示素子が実現できる。
Ｏ電極の表面を粗面化することにより、該ＩＴＯ電極に
導電性接着剤を用いて液晶駆動用半導体チップを実装し
た場合に、極めて安定な接続が可能となり、熱的および
機械的な応力に対して安定で、かつ、信頼性の高い液晶
表示素子が実現できる。
実施例
以下、本発明の一実施例の液晶表示素子について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の一実施例における液晶表示素子の概略
説明図である。
説明図である。
第１図において、ｌは上側ガラス基板であり、２は上側
ＩＴＯ電極である。３は下側ガラス基板であり、４は表
面が粗面化された下側ＩＴＯ電極である。５は液晶材料
であり、６はそれを封止するための封止樹脂である。７
は液晶駆動用半導体チップであり、８は導電性接着剤で
ある。
ＩＴＯ電極である。３は下側ガラス基板であり、４は表
面が粗面化された下側ＩＴＯ電極である。５は液晶材料
であり、６はそれを封止するための封止樹脂である。７
は液晶駆動用半導体チップであり、８は導電性接着剤で
ある。
以上のように構成された液晶表示素子について、以下図
面を用いて説明する。
面を用いて説明する。
まず、上側ガラス基板１および下側ガラス基板３の表面
に透明導電！（通常ＩＴＯ膜が用いられる）を公知の方
法により成膜した後、上側ガラス基板ｌの上側ＩＴＯ電
極２と下側ガラス基Ｆｉ３の下側ＩＴＯ電極４を、エツ
チング等によって所定のパターンに形成する０次に、上
側ガラス基板ｌと下側ガラス基板２とを位置合せして所
定のギャップを保ちながら貼り合せた後、該ギャップ内
に液晶材料５を封入して封止樹脂６により封止すること
により、液晶表示パネルを得る。
に透明導電！（通常ＩＴＯ膜が用いられる）を公知の方
法により成膜した後、上側ガラス基板ｌの上側ＩＴＯ電
極２と下側ガラス基Ｆｉ３の下側ＩＴＯ電極４を、エツ
チング等によって所定のパターンに形成する０次に、上
側ガラス基板ｌと下側ガラス基板２とを位置合せして所
定のギャップを保ちながら貼り合せた後、該ギャップ内
に液晶材料５を封入して封止樹脂６により封止すること
により、液晶表示パネルを得る。
上記で得た液晶表示パネルの周囲に形成された液晶駆動
用半導体チップ７を実装する下側ＩＴＯ電極４の表面を
、塩酸等の酸性のエツチング液に所定の時間浸漬するこ
とにより粗面化させる。
用半導体チップ７を実装する下側ＩＴＯ電極４の表面を
、塩酸等の酸性のエツチング液に所定の時間浸漬するこ
とにより粗面化させる。
その後、上記で得た液晶表示パネルの周囲の表面が粗面
化された下側ＩＴＯ電極４上に、液晶を駆動させるのに
必要な液晶駆動用半導体チップ７を導電性接着剤８を用
いてフェイスダウンボンディングにより実装して、液晶
表示素子を得る。
化された下側ＩＴＯ電極４上に、液晶を駆動させるのに
必要な液晶駆動用半導体チップ７を導電性接着剤８を用
いてフェイスダウンボンディングにより実装して、液晶
表示素子を得る。
上記した方法による液晶表示素子は、表面が粗面化され
た下側ＩＴＯ電極４と導電性接着剤８が確実に接続でき
るため、液晶駆動用半導体チップ７を実装した場合に、
熱的および機械的な応力に対して安定で、かつ、信鯨性
の高いものが実現できる。
た下側ＩＴＯ電極４と導電性接着剤８が確実に接続でき
るため、液晶駆動用半導体チップ７を実装した場合に、
熱的および機械的な応力に対して安定で、かつ、信鯨性
の高いものが実現できる。
なお、本実施例においてＩＴＯ電極の表面を粗面化する
のに、上側ガラス基板と下側ガラス基板を貼り合せた液
晶表示パネルの状態で行なったが、貼り合せる前に必要
な部分のＩＴＯ電極の表面のみを粗面化してもよい。
のに、上側ガラス基板と下側ガラス基板を貼り合せた液
晶表示パネルの状態で行なったが、貼り合せる前に必要
な部分のＩＴＯ電極の表面のみを粗面化してもよい。
また、液晶駆動用半導体チップは下側ガラス基板側に実
装するのに限られたものでなく、上側ガラス基板側に同
様の方法により実装することが可能である。
装するのに限られたものでなく、上側ガラス基板側に同
様の方法により実装することが可能である。
発明の効果
以上に説明したように、本発明の液晶表示素子によれば
、液晶表示パネルのＩ ＴＯ？ｉ極の表面を酸性のエツ
チング液によって粗面化することにより、該ＩＴＯ電極
に導電性接着剤を用いて液晶駆動用半導体チップを実装
した場合に、ＩＴＯ電極と導電性接着剤が確実に接続で
きるため、熱的および機械的な応力に対して安定で、か
つ、信頼性の高いものが実現でき、極めて実用上価値の
高いものである。
、液晶表示パネルのＩ ＴＯ？ｉ極の表面を酸性のエツ
チング液によって粗面化することにより、該ＩＴＯ電極
に導電性接着剤を用いて液晶駆動用半導体チップを実装
した場合に、ＩＴＯ電極と導電性接着剤が確実に接続で
きるため、熱的および機械的な応力に対して安定で、か
つ、信頼性の高いものが実現でき、極めて実用上価値の
高いものである。
第１図は本発明の一実施例における液晶表示素子の概念
説明図、第２図は従来の液晶表示素子の概略説明図であ
る。 １、 ９・・・・・・上側ガラス基板、２．１０・・・
・・・上側ＩＴＯ電極、３．１１・・・・・・下側ガラ
ス基板、４・・・・・・表面が粗面化された下側ＩＴＯ
電極、５．１３・・・・・・液晶材料、６．１４・・・
・・・封止樹脂、７．１５・・・・・・液晶駆動用半導
体チップ、８，１６・・・・・・導電性接着剤、１２・
・・・・・下側ＩＴＯ電極。
説明図、第２図は従来の液晶表示素子の概略説明図であ
る。 １、 ９・・・・・・上側ガラス基板、２．１０・・・
・・・上側ＩＴＯ電極、３．１１・・・・・・下側ガラ
ス基板、４・・・・・・表面が粗面化された下側ＩＴＯ
電極、５．１３・・・・・・液晶材料、６．１４・・・
・・・封止樹脂、７．１５・・・・・・液晶駆動用半導
体チップ、８，１６・・・・・・導電性接着剤、１２・
・・・・・下側ＩＴＯ電極。
Claims (2)
- （１）液晶表示パネルのガラス基板のＩＴＯ電極上に、
液晶駆動用半導体チップを導電性接着剤を用いてフェイ
スダウンボンディングにより実装してなる液晶表示素子
において、前記ＩＴＯ電極が形成されたガラス基板を、
酸性のエッチング液に所定の時間浸漬することにより、
前記ＩＴＯ電極の表面を粗面化させることを特徴とする
液晶表示素子。 - （２）液晶駆動用半導体チップを実装する部分のＩＴＯ
電極のみを選択的に粗面化することを特徴とする請求項
（１）記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15335789A JPH0318826A (ja) | 1989-06-15 | 1989-06-15 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15335789A JPH0318826A (ja) | 1989-06-15 | 1989-06-15 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318826A true JPH0318826A (ja) | 1991-01-28 |
Family
ID=15560694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15335789A Pending JPH0318826A (ja) | 1989-06-15 | 1989-06-15 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318826A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0616363A1 (en) * | 1993-01-28 | 1994-09-21 | Matsushita Electric Industrial Co., Ltd. | A method of forming a bump having a rugged side and a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
| EP0917191A3 (en) * | 1997-11-18 | 2000-05-24 | Matsushita Electric Industrial Co., Ltd | Electronic component unit, electronic assembly using the unit, and method for manufacturing the electronic component unit |
| US6720211B2 (en) | 1999-05-18 | 2004-04-13 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
| JP2012142553A (ja) * | 2010-12-28 | 2012-07-26 | Ind Technol Res Inst | デカップリングデバイス |
| CN103160784A (zh) * | 2011-12-19 | 2013-06-19 | 三菱综合材料株式会社 | 颗粒状蒸镀材及蒸镀膜的成膜方法以及蒸镀膜 |
-
1989
- 1989-06-15 JP JP15335789A patent/JPH0318826A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0616363A1 (en) * | 1993-01-28 | 1994-09-21 | Matsushita Electric Industrial Co., Ltd. | A method of forming a bump having a rugged side and a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
| US5545589A (en) * | 1993-01-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
| US6088236A (en) * | 1993-01-28 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a bump having a rugged side |
| EP0917191A3 (en) * | 1997-11-18 | 2000-05-24 | Matsushita Electric Industrial Co., Ltd | Electronic component unit, electronic assembly using the unit, and method for manufacturing the electronic component unit |
| KR100325566B1 (ko) * | 1997-11-18 | 2002-04-17 | 모리시타 요이찌 | 전자부품실장체와그것을사용한전자기기와전자실장체의제조방법 |
| US6792677B1 (en) | 1997-11-18 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronic component unit |
| US6720211B2 (en) | 1999-05-18 | 2004-04-13 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
| US6750475B1 (en) * | 1999-05-18 | 2004-06-15 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
| JP2012142553A (ja) * | 2010-12-28 | 2012-07-26 | Ind Technol Res Inst | デカップリングデバイス |
| US8773844B2 (en) | 2010-12-28 | 2014-07-08 | Industrial Technology Research Institute | Solid electrolytic capacitor |
| US9058933B2 (en) | 2010-12-28 | 2015-06-16 | Industrial Technology Research Institute | Decoupling device including a plurality of capacitor unit arrayed in a same plane |
| CN103160784A (zh) * | 2011-12-19 | 2013-06-19 | 三菱综合材料株式会社 | 颗粒状蒸镀材及蒸镀膜的成膜方法以及蒸镀膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959709A (en) | Display unit with flexible printed circuit board | |
| JP2003133677A (ja) | フレキシブル回路基板の圧着構造 | |
| US6859053B1 (en) | Probe apparatus manufacturing method thereof and substrate inspecting method using the same | |
| US4842373A (en) | Connecting structure for connecting a liquid crystal display and a flexible flat cable | |
| JPH0318826A (ja) | 液晶表示素子 | |
| KR100510439B1 (ko) | 더미돌출패드를 구비한 액정구동칩의 칩온글라스 패키지 구조 및 패키징 방법 | |
| JPH08304845A (ja) | 液晶表示装置 | |
| JP2001264794A (ja) | 液晶表示装置の製造方法 | |
| JPH10319419A (ja) | 液晶表示装置 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JPH02287434A (ja) | 液晶装置 | |
| JPH08292443A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000299555A (ja) | 回路基板の接続方法 | |
| JPH02181119A (ja) | 液晶表示素子 | |
| JPH09127536A (ja) | 液晶表示装置 | |
| JP2003204135A (ja) | マルチチップモジュール、及びディスプレイパネル | |
| JPH11109403A (ja) | 液晶表示装置 | |
| JP3213117B2 (ja) | 液晶装置 | |
| JPH095769A (ja) | 電子素子の配線接続構造 | |
| JPH0641266Y2 (ja) | 液晶パネル構造 | |
| JPH10123557A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11195866A (ja) | マルチチップモジュール、及びマルチチップモジュールの製造方法 | |
| JPH1065332A (ja) | 異方性導電薄膜および該異方性導電薄膜を使用したポリマー基板接続方法 | |
| JPH02264923A (ja) | 液晶表示素子 | |
| JPH0792478A (ja) | 液晶表示装置 |