JP2009272382A - 半導体装置、配線基板およびその製造方法 - Google Patents
半導体装置、配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2009272382A JP2009272382A JP2008119866A JP2008119866A JP2009272382A JP 2009272382 A JP2009272382 A JP 2009272382A JP 2008119866 A JP2008119866 A JP 2008119866A JP 2008119866 A JP2008119866 A JP 2008119866A JP 2009272382 A JP2009272382 A JP 2009272382A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- conductor wiring
- wiring
- conductor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】導体配線や突起電極の向きに制約を受けずに、基材からの導体配線の剥離や、突起電極の付け根部分での導体配線の断線を抑制する。
【解決手段】絶縁性基材1上に複数の導体配線2a、2bが形成され、導体配線上に複数の突起電極3a、3bが設けられた配線基板5と、複数の電極パッドを有し、配線基板上に搭載されて電極パッドと導体配線とが突起電極を介して接合された半導体素子8と、配線基板と半導体素子との間隙及び半導体素子の側面に形成された封止樹脂層とを備える。半導体素子の4辺は、配置された電極パッドの個数が他の辺に配置された電極パッドの個数よりも少ない少数配置辺Aと、他の多数配置辺Bとを含み、少数配置辺において、導体配線の長手方向に対して平行な突起電極の側端面と、半導体素子の端面が、鈍角を形成している。
【選択図】図1A
【解決手段】絶縁性基材1上に複数の導体配線2a、2bが形成され、導体配線上に複数の突起電極3a、3bが設けられた配線基板5と、複数の電極パッドを有し、配線基板上に搭載されて電極パッドと導体配線とが突起電極を介して接合された半導体素子8と、配線基板と半導体素子との間隙及び半導体素子の側面に形成された封止樹脂層とを備える。半導体素子の4辺は、配置された電極パッドの個数が他の辺に配置された電極パッドの個数よりも少ない少数配置辺Aと、他の多数配置辺Bとを含み、少数配置辺において、導体配線の長手方向に対して平行な突起電極の側端面と、半導体素子の端面が、鈍角を形成している。
【選択図】図1A
Description
本発明は、チップオンフィルム(Chip On Film)の形態を有する半導体装置(以下、COFとも称す)、それに用いられる配線基板、特にその導体配線上に形成された突起電極の構造、およびその製造方法に関する。
フィルム基材を使用したパッケージモジュールの一種として、COFが知られている。その中で特に、テープキャリア基板の導体配線上にあらかじめ突起電極が形成されたものが、例えば特許文献1に開示されている。
図7Aは、COFの一例の一部を示す断面図である。COFは、柔軟な絶縁性のテープキャリア基板6の上に半導体素子8が搭載され、封止樹脂10により保護された構造を有し、例えば、フラットパネルディスプレイの駆動用ドライバーとして使用されている。テープキャリア基板6は、主たる要素として、絶縁性フィルムからなる基材1、その面上に形成された導体配線2、および導体配線2に形成された突起電極3を含む。必要に応じて導体配線2および突起電極3上には、金属めっき被膜4の層が形成される。一般的に、基材1としてはポリイミドが、導体配線2および突起電極3としては銅が、めっき皮膜4としては金や錫が使用される。半導体素子8の電極パッド9は、テープキャリア基板6上の突起電極3を介して導体配線2と接続されている。
導体配線2上に形成された突起電極3は、導体配線2を横切って導体配線2の両側の領域に亘る平面形状を有する。また、導体配線2の幅方向における断面形状において、突起電極3は、導体配線2の上面および両側面に接合されるとともに、中央部が両側よりも高くなった中高の形状である。突起電極3は、導体配線2の両側部では基材1の表面に接しているだけであり、基材1への密着強度は導体配線2の部分のみで確保されている。
図7Bは、図7Aの断面構造を有するCOFの一部を示す平面図である。但し、半導体素子8は、搭載されるべき領域を示す線のみが描かれている。突起電極3は、長方形の半導体素子8の4辺に沿って配置されているのが一般的であるが、各辺に対して一列ではなく、複数列に配列されている場合もある。
次に、図8を参照しながら、テープキャリア基板6に半導体素子8を実装する際の接続工程について説明する。図8(a)〜(d)は、COFの製造方法における工程を示す断面図である。各断面図は、図7BにおけるF−F線に相当する位置での一部の断面を示す。
まず、図8(a)に示すように、テープキャリア基板6上に封止樹脂10を塗布する。この封止樹脂10は基材1上の、導体配線2に囲まれた中央部に供給するが、導体配線2や突起電極3を覆うところまで広がってもよい。
次に、図8(b)に示すように、半導体素子8をフェースダウンでテープキャリア基板6に対向させて、電極パッド9と突起電極3とを位置合わせし、両者が接近する方向に加圧する。それにより、テープキャリア基板6と半導体素子8との間に介在する封止樹脂10を押し出しながら、電極パッド9と突起電極3とを接触させる。このとき封止樹脂10を60〜200℃程度に加熱すると、封止樹脂10を押し出す効果が高まる。
次に、図8(c)に示すように、半導体素子8に対し、超音波振動を超音波振動方向7(図7A、7Bも参照)に振動するように印加して、電極パッド9と突起電極3上のめっき被膜4とを接続させる。このときの接続条件としては、超音波振動のパワーは一電極当たり0.01〜0.08W程度、温度は80〜200℃程度、加圧力は1電極あたり0.1〜0.5N程度とする。これにより、電極パッド9とめっき被膜4との接触部分で固相拡散が生じることで接続される。
最後に、図8(d)に示すように、半導体素子8を搭載したフィルムキャリア基板5をオーブン等に入れて加熱することにより、封止樹脂10を硬化させ半導体素子8とテープキャリア基板6とを固定する。ただし、封止樹脂10は、上述したようにテープキャリア基板6上に予め塗布するのでなく、突起電極3と電極パッド9とを接続した後にテープキャリア基板6と半導体素子8との間隙に注入してもよい。
ここで、図8(c)の工程においては、超音波振動方向7に平行な導体配線2においては、導体配線2の長手方向に超音波振動が加わるが、超音波振動方向7に直交する導体配線2(図7BのF−F断面)においては、導体配線2の幅方向に超音波振動が加わる。超音波振動方向7に直交する導体配線2において、もし突起電極3が導体配線2の上面のみに形成されていた場合、導体配線2上面の微小な面積の接合のみにより保持されている。そのため、横方向の力が加わると、突起電極3が導体配線2の上面から剥離し易い。さらに、半導体素子8上の電極パッド9と接続された状態で、半導体素子8とテープキャリア基板6との間に横方向の力が加わると、突起電極3が導体配線2から剥離する惧れがあり、半導体素子の実装後の接続状態の安定性に問題がある。
これに対し、突起電極3が、導体配線2を横切って導体配線2の両側の領域に亘る平面形状を有し、導体配線2の幅方向における断面形状が導体配線2の上面および両側面に接合され、中央部が両側よりも高くなった中高であることで、導体配線2上に形成された突起電極3が、横方向に加わる力に対して実用的に十分な強さで保持される。それにより、半導体素子実装工程中、および半導体素子実装後に十分な接続の安定性が得られる。
次に、図9を参照しながらテープキャリア基板について説明する。図9は、図7A、7Bに示したものと同様のテープキャリア基板6の一例の一部を示す平面図である。絶縁性フィルムの基材1上に導体配線2が形成され、さらに導体配線2上に形成された突起電極3が、搭載対象の半導体素子の電極パッドに対応して、長方形の基材1の4辺に沿って配置されている。
図10Aは、図9のG部の詳細を示す平面図、図10Bは、図10AのH−H線に沿った断面図である。導体配線2上に形成された突起電極3は、導体配線2を横切って導体配線2の両側の領域に亘る平面形状を有する。また、導体配線2の幅方向における断面形状が、導体配線2の上面および両側面に接合されるとともに、中央部が両側よりも高くなった中高の形状である。この構成によれば、突起電極3の上面が平坦ではなく中高であることにより、半導体素子8の電極パッド9との接続に好適である。
次に、図11および図12を参照して、テープキャリア基板の製造方法について説明する。図11(a)〜(f)は、テープキャリア基板における突起電極を形成する製造工程を示し、半導体素子搭載部の平面図である。図12(a)〜(f)は各々、図11(a)〜(f)の一部を拡大して示す断面図である。各断面図は、図11(f)におけるI−I線に相当する位置での断面を示す。
まず、図11(a)に示すように、複数の導体配線2が表面に整列して形成された基材1を用意する。この基材1の全面に、図11(b)に示すように、フォトレジスト11を塗布する。次に図11(c)に示すように、基材1に形成されたフォトレジスト11の上部に、突起電極形成用の露光マスク12を対向させる。露光マスク12の光透過領域12aは、複数の導体配線2の整列方向に、複数の導体配線2を横切るように連続した長孔形状を有する。
露光マスク12の光透過領域12aを通して露光し、現像することにより、図11(d)に示すように、フォトレジスト11に、導体配線2を横切る長孔状パターン11aが開口される。それにより長孔状パターン11a中に、導体配線2の一部が露出する。次に、フォトレジスト11の長孔状パターン11aを通して、導体配線2の露出した部分に金属めっきを施して、図11(e)に示すように突起電極3を形成する。次に、フォトレジスト11を除去すれば、図11(f)に示すように、導体配線2に突起電極3が形成されたテープキャリア基板6が得られる。
以上のように、フォトレジスト11に形成された長孔状パターン11aを通して導体配線2の露出した部分に金属めっきを施すことにより、図10Bに示したような形状の突起電極3を、容易に形成することができる。これは、図11(e)の工程で、導体配線2の上面のみでなく側面も露出しており、導体配線2の露出面全体に亘ってめっきが形成されるからである。
また、フォトレジスト11に長孔状パターン11aを形成して金属めっきを施すことにより、導体配線2に対する突起電極3の位置精度を、容易に確保することができる。すなわち、導体配線2に対する長孔状パターン11aの位置ずれが許容範囲内であれば、導体配線2と長孔状パターン11aが必ず交わり、導体配線2が露出するからである。金属めっきは導体配線2の上面および側面に成長するので、長孔状パターン11aの位置ずれにかかわらず、一定の形状・寸法に形成され、設計された条件を満足することができる。したがって、露光マスク12の位置合わせに厳密な精度を必要とせず、調整が容易である。
さらに、図12(a)、(b)に示すように、複数の導体配線2が表面に整列して形成された基材1の表面に塗布するフォトレジスト11は、シート状のドライフィルムとして供給され、基材1とともに基材長手方向18に動かしながら、ローラー13によりフォトレジスト11を押圧して基材1に貼り合わせ(ラミネート)する。これにより、導体配線2に突起電極3をめっき形成するために必要な厚膜のフォトレジスト11を塗布することができる。
ここで各部の寸法は、たとえば、導体電極2のピッチが、40〜100μm、導体電極2の幅が15〜50μm、導体電極2の厚さが8〜12μm、突起電極3の高さが7〜15μmである。この時、必要となるフォトレジスト11の厚さは、25〜50μmであり、液状のフォトレジストの塗布方式では実現し得ない厚さとなる。このように、上述のようなシート状のドライフィルムとしてフォトレジスト11を供給することにより、導体配線2上に十分な厚さで突起電極3を形成することができる。この構成によれば、導体配線2の幅方向における断面形状が、導体配線2の上面および両側面に接合されるとともに、中央部が両側よりも高くなった中高の形状であることにより、半導体素子8の電極パッド9との接続に好適なテープキャリア基板を供給することができる。
特開2004−327936号公報
しかしながら、図8に示した構成の半導体装置の製造方法においては、以下の問題点が生ずる。図8(c)において、超音波振動方向7に平行な導体配線2においては、導体配線2の長手方向に超音波振動が加わるが、超音波振動方向7に直交する導体配線2(図7BのF−F断面)においては、導体配線2の幅方向に超音波振動が加わる。
ここで、図13に示すように、突起電極3は、導体配線2の両側部で基材1の表面に接してだけであり、基材1への密着強度は導体配線2部分のみで保持されている。導体配線2の狭ピッチ化が進むと、さらに導体配線2の幅が小さくなり密着強度が低下して、超音波振動方向7に直交する導体配線2においては、超音波振動により導体配線2が基材1から剥離したり、導体配線2が突起電極3の付け根部分で断線したりすることで接続信頼性を大きく損ねる問題があった。
さらに、図12に示した構成のテープキャリア基板の製造方法においては、(b)の工程で以下の問題点が生ずる。これについて、図14A、14Bを参照して説明する。図14Aに示すように、基材長手方向18に直交する導体配線2では、フォトレジスト11をローラー13にてラミネートするときに、導体配線2に接して気泡14が発生するという問題が発生する。ここで図14Aは、図11(f)におけるI−I線に沿った位置での断面である。導体配線2が狭ピッチとなっていくと、導体配線2の間隔が狭くなり、気泡14の発生はより顕著になっていく。
図14Aに示すように気泡14が発生した場合、その後、電解金属めっき法により突起電極3を形成する時に、図11(a)に示した長孔状パターン11a以外に、気泡14部分にも電解金属めっきが行われ、図14Bに示すように、コブ15が形成されてしまう。このコブ15は、半導体素子8のチップ端付近に形成された場合はエッジが接触する状態となり、半導体素子8のシリコン基板と導体配線2が電気的にショートして、動作不良をおこしてしまう問題があった。
本発明は、導体配線や突起電極の向きに制約を受けずに、基材からの導体配線の剥離や、突起電極の付け根部分での導体配線の断線が抑制され、接続信頼性を確保できる半導体装置を提供することを目的とする。
また、導体配線におけるコブの発生を防ぎ、半導体素子の電気特性を確保できる配線基板、その製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、絶縁性基材上に複数の導体配線が形成され、搭載対象の半導体素子の複数の電極パッドに対応して前記導体配線上に複数の突起電極が設けられた配線基板と、前記複数の電極パッドを有し、前記配線基板上に搭載されて前記電極パッドと前記導体配線とが前記突起電極を介して接合された前記半導体素子と、前記配線基板と前記半導体素子との間隙及び前記半導体素子の側面に形成された封止樹脂層とを備え、前記半導体素子の4辺は、配置された前記電極パッドの個数が他の辺に配置された前記電極パッドの個数よりも少ない少数配置辺と、他の多数配置辺とを含み、前記少数配置辺において、前記導体配線の長手方向に対して平行な前記突起電極の側端面と、前記半導体素子の端面が、鈍角を形成している。
本発明の配線基板は、絶縁性フィルム基材上に複数の導体配線が形成され、搭載対象の半導体素子の複数の電極パッドに対応して前記導体配線上に複数の突起電極が設けられ、前記突起電極は前記導体配線を横切って前記導体配線の両側の領域に亘り、導体配線の幅方向における断面形状が、導体配線の上面および両側面に接合された形状であり、前記配線基板の長手方向に整列した複数の前記突起電極における前記導体配線の長手方向に対して平行な側端面と、前記前記配線基板の長手方向に直交する端面が、鈍角を形成している。
本発明の半導体装置の製造方法は、配線基板に形成された複数の導体配線上に設けられた複数の突起電極と、半導体素子の複数の電極パッドとを位置合わせする工程と、位置合わせした前記突起電極と前記電極パッドとを接触させ、その接触部に超音波振動を印加して固相拡散による接合を形成させることにより、前記配線基板上に前記半導体素子を搭載する工程と、前記半導体素子の搭載前あるいは搭載後に前記配線基板上の半導体素子搭載領域に封止樹脂を充填する工程と、前記回路基材上の封止樹脂を硬化させる工程とを含み、前記超音波振動の方向に整列した複数の前記突起電極は、前記導体配線の長手方向に対して平行な側端面が、前記超音波振動の方向に対して鈍角をなしている。
本発明の配線基板の製造方法は、導体配線が形成されたフィルム基材上をフォトレジストで覆い、前記フォトレジストに開口をフォトリソグラフィー法により形成して、搭載対象の半導体素子の複数の電極パッドに対応する前記導体配線の一部を露出させる工程と、前記開口から露出した前記導体配線上に電解めっき法により突起電極を形成する工程と、前記フォトレジストを除去する工程と、前記複数の突起電極と前記導体配線の表面を被覆するめっき被膜を形成する工程とを含み、前記配線基板の長手方向に整列した複数の前記突起電極を、前記導体配線の長手方向に対して平行な側端面が、前記配線基板の長手方向に直交する端面との間で鈍角を成すように形成する。
上記構成の半導体装置、その製造方法、及び配線基板によれば、導体配線や突起電極の向きに制約を受けずに、基材からの導体配線の剥離や、突起電極の付け根部分での導体配線の断線を防ぎ、接続信頼性を確保できる。
上記構成の配線基板の製造方法によれば、導体配線にコブの発生を防ぎ、半導体素子の電気特性を確保できる配線基板を製造することができる。
本発明は、上記構成を基本として、以下のような態様を取ることができる。
すなわち、上記構成の半導体装置は、前記少数配置辺において、前記突起電極の前記導体配線を横切る方向であって、かつ前記半導体素子の端面に平行な断面の幅が、前記多数配置辺の前記突起電極の前記半導体素子の端面に平行な断面の幅よりも大きい構成にすることができる。
また、前記少数配置辺において、前記導体配線の長手方向の側面と前記半導体素子の端面が、鈍角を形成している構成にすることができる。
また、前記突起電極は、前記導体配線を横切って前記導体配線の両側の領域に亘り、導体配線の幅方向における断面形状が、導体配線の上面および両側面に接合された形状であることが好ましい。
また、前記少数配置辺における前記電極パッドのピッチは、前記多数配置辺の前記電極パッドのピッチより大きい構成にすることができる。
また、前記少数配置辺は、前記半導体素子の短辺とすることができる。
また、前記配線基板はフィルム基板とすることができる。
上記構成の配線基板は、前記配線基板の長手方向に整列した複数の前記突起電極における、前記導体配線の長手方向に対して平行な側端面と、前記配線基板の長手方向に直交する端面がなす角度が鈍角である構成にすることができる。この構成により、コブの発生を防ぎ、半導体素子の電気特性を確保できる。
上記構成の半導体装置の製造方法は、前記半導体素子の4辺が、配置された前記電極パッドの個数が他の辺に配置された前記電極パッドの個数よりも少ない少数配置辺と、他の多数配置辺とを含み、前記少数配置辺において、前記突起電極の前記導体配線を横切る方向であって、かつ前記半導体素子の端面に平行な断面の幅が、前記多数配置辺の前記突起電極の前記半導体素子の端面に平行な断面の幅よりも大きい構成にすることができる。
また、上記構成の配線基板の製造方法は、前記配線基板の長手方向に整列した複数の前記突起電極において、前記導体配線の長手方向の側面と、前記配線基板の長手方向に直交する端面がなす角度が鈍角である構成にすることができる。
以下、本発明の半導体装置の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
本発明の実施の形態1における半導体装置の構成について説明する。図1Aは、本実施の形態におけるCOF構成の半導体装置の一部を示す平面図、図1Bは、その一部を示す断面図である。
本発明の実施の形態1における半導体装置の構成について説明する。図1Aは、本実施の形態におけるCOF構成の半導体装置の一部を示す平面図、図1Bは、その一部を示す断面図である。
この半導体装置は、柔軟な絶縁性のフィルム基板5の上に半導体素子8が搭載され、図1Bに示すように、封止樹脂10により保護された構造を有している。フィルム基板5は、主たる要素として、絶縁性フィルムの基材1と、その面上に形成された導体配線2a、2bおよび突起電極3a、3bを含む。必要に応じて、導体配線2a、2bおよび突起電極3a、3b上には、金属めっき被膜4の層が形成される。
一般的に、基材1としてはポリイミドが、導体配線2a、2bおよび突起電極3a、3bとしては銅が、めっき皮膜4としては金や錫が使用される。半導体素子8の電極パッド9a、9bは、突起電極3a、3bを介してフィルム基板5上の導体配線2a、2bと接続されている。電極パッド9a、9b突起電極3a、3b上のめっき被膜4との接触部分は、例えば熱と超音波振動を加えてられ固相拡散することで接続される。
導体配線2a、2b上に形成された突起電極3a、3bは、導体配線2a、2bを横切って導体配線2a、2bの両側の領域に亘る平面形状を有する。また、導体配線2a、2bの幅方向における断面形状が、導体配線2a、2bの上面および両側面に接合されるとともに、中央部が両側よりも高くなった中高の形状である。ここで突起電極3a、3bは、導体配線2a、2bの両側部で基材1の表面に接しているだけであり、基材1への密着強度は、導体配線2a、2bへの付着部分のみで保持されている。
図1Aに示すように、導体配線2a、2b上に形成された突起電極3a、3bは、搭載対象の半導体素子8の電極パッド9a、9bに対応して、長方形の基材1の4辺に沿って配置されている。半導体素子8の4辺のうち、図の水平方向に沿った辺に配置された電極パッド9aの個数は、垂直方向に沿った辺に配置された電極パッド9bの個数より少ない。また、電極パッド9aのピッチは、電極パッド9bのピッチより大きい。水平方向に沿った電極パッド9aが配置された辺の一部をA部、垂直方向に沿った電極パッド9bが配置れた辺の一部をB部とする。A部およびB部の詳細について、それぞれ図2A及び図2Bに示す。
図2Aに示すように、電極パッド9aの個数が他の辺より少ない少数配置辺であるA部では、突起電極3aは、導体配線2aの長手方向に対して平行な突起電極3aの側端面と、半導体素子8のチップ端面20がなす角度θAが、鈍角である。この鈍角は、95°〜120°の範囲に設定されることが望ましい。さらに、導体配線2aの長手方向の側面と、半導体素子8のチップ端面20aがなす角度θA’が鈍角である。
一方、図2Bに示すように、電極パッド9bの個数が他の辺より多い多数配置辺であるB部では、突起電極3bは、導体配線2bの長手方向に対して平行な突起電極3bの側端面と、半導体素子8のチップ端面20bがなす角度θBが直角である。さらに、導体配線2bの長手方向の側面と、半導体素子8のチップ端面20bがなす角度θB’が直角である。
図3A、3Bに、図2AのC−C線、図2BのD−Dに沿った断面図を示す。電極パッド9bの個数が多いB部における突起電極幅16bに対して、電極パッド9aの個数が少ないA部における突起電極幅16aの方が大きくなっている。同様に、B部における導体配線幅17bに対して、A部における導体配線幅17aの方が大きくなっている。
導体配線2a、2bの狭ピッチ化が進んでいくと、おのずと導体配線幅が小さくなり基材1との密着強度が低下していく。これに対して、上記のような構成にすることで、電極パッド9aの個数が他の辺より少ない辺においては、見かけ上の幅が大きくなることで、導体配線2aの幅方向の応力に対し密着強度を増すことができる。これにより、導体配線2aの幅方向に超音波振動方向7が横切る場合でも、超音波振動により導体配線2aが基材1から剥離したり、導体配線2aが突起電極3aの付け根部分で断線したりせずに、接続信頼性を確保できる。
(実施の形態2)
図4は、本発明の実施の形態2に係るテープキャリア基板6の構成を示す平面図である。本実施の形態に係るテープキャリア基板6の基本的な構成は、実施の形態1に係る半導体装置を構成しているフィルム基板5と同様である。
図4は、本発明の実施の形態2に係るテープキャリア基板6の構成を示す平面図である。本実施の形態に係るテープキャリア基板6の基本的な構成は、実施の形態1に係る半導体装置を構成しているフィルム基板5と同様である。
本実施の形態の特徴は、搭載対象の半導体素子の電極パッドに対応して、突起電極3a、3bが長方形に整列して配置され、半導体素子の4辺のうち、電極パッドの個数が他の辺より少ない辺に整列して配置された複数の突起電極3aは、基材長手方向18に平行に配置されている点である。
このような構成にすることで、基材長手方向18に平行に配置された突起電極3aは、見かけ上の幅が大きくなることで、導体配線2aの幅方向の応力に対し密着強度を増すことができる。これにより、取扱い等により導体配線2aが基材1から剥離したりせずに接続信頼性の確保が実現できる。
(実施の形態3)
実施の形態3における半導体装置の製造方法について、図5を参照しながら説明する。図5(a)〜(d)は、テープキャリア基板6と半導体素子8との接続工程を示す図である。各断面図は、図2AにおけるC−Cに相当する位置での断面を示す。すなわち、電極パッド9aの個数が他の辺より少ない小数配置辺の断面である。
実施の形態3における半導体装置の製造方法について、図5を参照しながら説明する。図5(a)〜(d)は、テープキャリア基板6と半導体素子8との接続工程を示す図である。各断面図は、図2AにおけるC−Cに相当する位置での断面を示す。すなわち、電極パッド9aの個数が他の辺より少ない小数配置辺の断面である。
まず、図5(a)に示すように、テープキャリア基板6上に封止樹脂10を塗布する。この封止樹脂10は基材1上の、導体配線2aに囲まれた中央部に供給するが、導体配線2aや突起電極3aを覆う領域まで広がってもよい。
次に、図5(b)に示すように、半導体素子8をフェースダウンでテープキャリア基板6に対向させて、電極パッド9aと突起電極3aとを位置合わせし、両者が接近する方向に加圧する。それにより、テープキャリア基板6と半導体素子8との間に介在する封止樹脂10を押し出しながら、電極パッド9aと突起電極3aとを接触させる。このとき封止樹脂10を60〜200℃程度に加熱すると、封止樹脂10を押し出す効果が高まる。
次に、図5(c)に示すように、半導体素子8に超音波振動を図示する超音波振動方向7に加えて、電極パッド9aと突起電極3a上のめっき被膜4とを接続させる。このときの接続条件としては、超音波振動のパワーは1電極当たり0.01〜0.08W程度、温度は80〜200℃程度、加圧力は1電極あたり0.1〜0.5N程度とする。これにより、電極パッド9aとめっき被膜4との接触部分で固相拡散が生じることで接続される。
最後に、図5(d)に示すように、半導体素子8を搭載したフィルムキャリア基板5をオーブン等に入れて加熱することにより、封止樹脂10を硬化させ、半導体素子8とテープキャリア基板6とを固定する。ただし、封止樹脂10は、上述したようにテープキャリア基板6上に予め塗布するのでなく、突起電極3aと電極パッド9aとを接続した後にテープキャリア基板6と半導体素子8との間隙に注入してもよい。
上記のような構成にすることで、超音波振動方向7が、導体配線2aの幅方向に対して角度を持つことになる。それにより、電極パッド9aの個数が他の辺より少ない小数配置辺においては、超音波振動に対する見かけ上の幅が大きくなるため、導体配線2aの幅方向の応力に対し密着強度を増すことができる。これにより、導体配線2aの幅方向に超音波振動方向7が横切る場合でも、超音波振動により導体配線2aが基材1から剥離したり、導体配線2aが突起電極3aの付け根部分で断線したりせずに、接続信頼性を確保できる。
(実施の形態4)
図6を参照して、実施の形態4におけるテープキャリア基板の製造方法について説明する。図6(a)〜(f)は、テープキャリア基板における突起電極を形成する製造工程を示し、半導体素子搭載部の断面図である。各断面図は、図4におけるE−E線に沿った位置での断面を示す。
図6を参照して、実施の形態4におけるテープキャリア基板の製造方法について説明する。図6(a)〜(f)は、テープキャリア基板における突起電極を形成する製造工程を示し、半導体素子搭載部の断面図である。各断面図は、図4におけるE−E線に沿った位置での断面を示す。
まず、図6(a)に示すように、複数の導体配線2aが表面に整列して形成された基材1を用意する。この基材1の全面に、図6(b)に示すように、フォトレジスト11を塗布する。次に図6(c)に示すように、基材1に形成されたフォトレジスト11の上部に、突起電極形成用の露光マスク12を対向させる。露光マスク12の光透過領域は、複数の導体配線2aの整列方向に、複数の導体配線2aを横切るように連続した長孔形状を有する。
露光マスク12の光透過領域を通して露光し、現像することにより、図6(d)に示すように、フォトレジスト11に、導体配線2aを横切る長孔状パターン11aが開口される。それにより長孔状パターン11a中に、導体配線2aの一部が露出する。次に、フォトレジスト11の長孔状パターン11aを通して、導体配線2aの露出した部分に金属めっきを施して、図6(e)に示すように突起電極3aを形成する。次に、フォトレジスト11を除去すれば、図6(f)に示すように、導体配線2aに突起電極3aが形成されたテープキャリア基板6が得られる。
図6(b)の工程においては、図示するように、基材1の表面に塗布するフォトレジスト11は、シート状のドライフィルムとして供給され、基材1とともに基材長手方向18に動かしながら、ローラー13によりフォトレジスト11を押圧して基材1に貼り合わせ(ラミネート)する。これにより、導体配線2aに突起電極3aをめっき形成するために必要な厚膜のフォトレジスト11を塗布することができる。ここで、たとえば、導体電極2aのピッチは40〜100μm、導体電極2aの幅は15〜50μm、導体電極2aの厚さは8〜12μm、突起電極3aの高さは7〜15μmである。
ここで、テープキャリア基板6の長手方向に整列した複数の突起電極3aにおいて、導体配線2aの長手方向の側面と、テープキャリア基板6の長手方向に直交する端面がなす角度が鈍角である。
さらに、テープキャリア基板6の長手方向に整列した複数の突起電極3aにおいて、導体配線2aの長手方向に対して平行な突起電極3aの端面と、テープキャリア基板6の長手方向に直交する端面がなす角度が鈍角をなしている。
この構成によれば、図6(b)において、基材1の表面にシート状のフォトレジスト11をラミネートする時に、導体配線2aが基材長手方向に対し斜め方向になっているため、基材1とフォトレジスト11の間に入った空気を効率よく排出でき、導体配線2aの近傍に気泡を形成することなく、テープキャリア基板6上にフォトレジスト11を形成できる。これにより、導体配線にコブの発生を防ぎ、半導体素子の電気特性を確保できるテープキャリア基板を供給することができる。
以上のような構成により、導体配線や突起電極の向きに制約を受けずに、基材からの導体配線の剥離や、突起電極の付け根部分での導体配線の断線を防ぎ、接続信頼性を確保できるとともに、導体配線にコブの発生を防ぎ、半導体素子の電気特性を確保できる半導体装置、配線基板およびその製造方法を提供することができる。
本発明は、配線基板上の導体配線の方向を半導体素子の端面に対し鈍角にすることで、応力の緩和により接続信頼性も向上させることができるという効果を有し、さらに、配線基板上の導体配線の方向を基材長手方向に対し鈍角にすることで、気泡の発生をおさえ電気特性を確保するという効果を有する半導体装置、配線基板およびその製造方法として利用可能である。
1 基材
2、2a、2b 導体配線
3、3a、3b 突起電極
4 めっき皮膜
5 フィルム基板
6 テープキャリア基板
7 超音波振動方向
8 半導体素子
9 電極パッド
10 封止樹脂
11 フォトレジスト
11a 長孔状パターン
12 突起電極形成用露光マスク
13 ローラー
14 気泡
15 コブ
16a、16b 突起電極幅
17a、17b 導体配線幅
18 基材長手方向
19 導材端
20 チップ端
2、2a、2b 導体配線
3、3a、3b 突起電極
4 めっき皮膜
5 フィルム基板
6 テープキャリア基板
7 超音波振動方向
8 半導体素子
9 電極パッド
10 封止樹脂
11 フォトレジスト
11a 長孔状パターン
12 突起電極形成用露光マスク
13 ローラー
14 気泡
15 コブ
16a、16b 突起電極幅
17a、17b 導体配線幅
18 基材長手方向
19 導材端
20 チップ端
Claims (13)
- 絶縁性基材上に複数の導体配線が形成され、搭載対象の半導体素子の複数の電極パッドに対応して前記導体配線上に複数の突起電極が設けられた配線基板と、
前記複数の電極パッドを有し、前記配線基板上に搭載されて前記電極パッドと前記導体配線とが前記突起電極を介して接合された前記半導体素子と、
前記配線基板と前記半導体素子との間隙及び前記半導体素子の側面に形成された封止樹脂層とを備えた半導体装置において、
前記半導体素子の4辺は、配置された前記電極パッドの個数が他の辺に配置された前記電極パッドの個数よりも少ない少数配置辺と、他の多数配置辺とを含み、
前記少数配置辺において、前記導体配線の長手方向に対して平行な前記突起電極の側端面と、前記半導体素子の端面が、鈍角を形成していることを特徴とする半導体装置。 - 前記少数配置辺において、前記突起電極の前記導体配線を横切る方向であって、かつ前記半導体素子の端面に平行な断面の幅が、前記多数配置辺の前記突起電極の前記半導体素子の端面に平行な断面の幅よりも大きい請求項1に記載の半導体装置。
- 前記少数配置辺において、前記導体配線の長手方向の側面と前記半導体素子の端面が、鈍角を形成している請求項1または2に記載の半導体装置。
- 前記突起電極は、前記導体配線を横切って前記導体配線の両側の領域に亘り、導体配線の幅方向における断面形状が、導体配線の上面および両側面に接合された形状である請求項1〜3のいずれか一項に記載の半導体装置。
- 前記少数配置辺における前記電極パッドのピッチは、前記多数配置辺の前記電極パッドのピッチより大きい請求項1〜4のいずれか一項に記載の半導体装置。
- 前記少数配置辺は、前記半導体素子の短辺である請求項1〜5のいずれか一項に記載の半導体装置。
- 前記配線基板はテープキャリア基板である請求項1〜6のいずれか一項に記載の半導体装置。
- 絶縁性フィルム基材上に複数の導体配線が形成され、搭載対象の半導体素子の複数の電極パッドに対応して前記導体配線上に複数の突起電極が設けられ、前記突起電極は前記導体配線を横切って前記導体配線の両側の領域に亘り、導体配線の幅方向における断面形状が、導体配線の上面および両側面に接合された形状である配線基板において、
前記配線基板の長手方向に整列した複数の前記突起電極における前記導体配線の長手方向に対して平行な側端面と、前記前記配線基板の長手方向に直交する端面が、鈍角を形成していることを特徴とする配線基板。 - 前記配線基板の長手方向に整列した複数の前記突起電極における、前記導体配線の長手方向に対して平行な側端面と、前記配線基板の長手方向に直交する端面がなす角度が鈍角であることを特徴とする請求項8に記載の配線基板。
- 配線基板に形成された複数の導体配線上に設けられた複数の突起電極と、半導体素子の複数の電極パッドとを位置合わせする工程と、
位置合わせした前記突起電極と前記電極パッドとを接触させ、その接触部に超音波振動を印加して固相拡散による接合を形成させることにより、前記配線基板上に前記半導体素子を搭載する工程と、
前記半導体素子の搭載前あるいは搭載後に前記配線基板上の半導体素子搭載領域に封止樹脂を充填する工程と、
前記回路基材上の封止樹脂を硬化させる工程とを含む半導体装置の製造方法において、
前記超音波振動の方向に整列した複数の前記突起電極は、前記導体配線の長手方向に対して平行な側端面が、前記超音波振動の方向に対して鈍角をなしていることを特徴とする半導体装置の製造方法。 - 前記半導体素子の4辺は、配置された前記電極パッドの個数が他の辺に配置された前記電極パッドの個数よりも少ない少数配置辺と、他の多数配置辺とを含み、
前記少数配置辺において、前記突起電極の前記導体配線を横切る方向であって、かつ前記半導体素子の端面に平行な断面の幅が、前記多数配置辺の前記突起電極の前記半導体素子の端面に平行な断面の幅よりも大きいことを特徴とする請求項10に記載の半導体装置の製造方法。 - 導体配線が形成されたフィルム基材上をフォトレジストで覆い、前記フォトレジストに開口をフォトリソグラフィー法により形成して、搭載対象の半導体素子の複数の電極パッドに対応する前記導体配線の一部を露出させる工程と、
前記開口から露出した前記導体配線上に電解めっき法により突起電極を形成する工程と、
前記フォトレジストを除去する工程と、
前記複数の突起電極と前記導体配線の表面を被覆するめっき被膜を形成する工程とを含む配線基板の製造方法において、
前記配線基板の長手方向に整列した複数の前記突起電極を、前記導体配線の長手方向に対して平行な側端面が、前記配線基板の長手方向に直交する端面との間で鈍角を成すように形成することを特徴とする配線基板の製造方法。 - 前記配線基板の長手方向に整列した複数の前記突起電極において、前記導体配線の長手方向の側面と、前記配線基板の長手方向に直交する端面がなす角度が鈍角であることを特徴とする請求項12に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119866A JP2009272382A (ja) | 2008-05-01 | 2008-05-01 | 半導体装置、配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119866A JP2009272382A (ja) | 2008-05-01 | 2008-05-01 | 半導体装置、配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009272382A true JP2009272382A (ja) | 2009-11-19 |
Family
ID=41438698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008119866A Withdrawn JP2009272382A (ja) | 2008-05-01 | 2008-05-01 | 半導体装置、配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009272382A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111599671A (zh) * | 2019-02-21 | 2020-08-28 | 东莞新科技术研究开发有限公司 | 一种长形条半导体背面开槽以消除应力的方法 |
US10872135B2 (en) * | 2016-02-16 | 2020-12-22 | Myeong Ho Lee | User authentication method and authentication system using match with junk data |
-
2008
- 2008-05-01 JP JP2008119866A patent/JP2009272382A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10872135B2 (en) * | 2016-02-16 | 2020-12-22 | Myeong Ho Lee | User authentication method and authentication system using match with junk data |
CN111599671A (zh) * | 2019-02-21 | 2020-08-28 | 东莞新科技术研究开发有限公司 | 一种长形条半导体背面开槽以消除应力的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4024773B2 (ja) | 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置 | |
US7294532B2 (en) | Method for manufacturing semiconductor device | |
US20050103516A1 (en) | Flip-chip mounting circuit board, manufacturing method thereof and integrated circuit device | |
TWI786337B (zh) | 覆晶薄膜及其製造方法 | |
JPH11307886A (ja) | フリップチップ接合ランドうねり防止パターン | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
JP4773864B2 (ja) | 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法 | |
JP5125314B2 (ja) | 電子装置 | |
JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4728828B2 (ja) | 配線基板の製造方法 | |
JP2009272382A (ja) | 半導体装置、配線基板およびその製造方法 | |
JP2008218758A (ja) | 電子回路実装構造体 | |
JP3835460B2 (ja) | 電子部品実装体の製造方法、及び電気光学装置 | |
JP2007158024A (ja) | Bga型半導体装置及びその製造方法 | |
JP4596053B2 (ja) | 半導体装置の製造方法および半導体構成体組立体 | |
JP2006269699A (ja) | 半導体装置およびその製造方法 | |
JP2009194058A (ja) | 電気接続装置 | |
JP3792227B2 (ja) | 半導体装置およびその製造方法 | |
JP2022019337A (ja) | 液体吐出ヘッドおよびその製造方法 | |
JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 | |
JP2003234371A (ja) | 半導体装置の実装構造 | |
JP2007067022A (ja) | 配線基板、半導体装置、およびその製造方法 | |
JP2005209789A (ja) | 回路基板の接合構造の製造方法 | |
JP4241324B2 (ja) | 半導体装置及びその製造方法 | |
JP2007180233A (ja) | 配線基板とその製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |