JP2521693B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2521693B2 JP2521693B2 JP62038055A JP3805587A JP2521693B2 JP 2521693 B2 JP2521693 B2 JP 2521693B2 JP 62038055 A JP62038055 A JP 62038055A JP 3805587 A JP3805587 A JP 3805587A JP 2521693 B2 JP2521693 B2 JP 2521693B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor chip
- semiconductor device
- anisotropic conductive
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、フレキシブル・フラット・パッケージ型の
半導体装置に関する。
半導体装置に関する。
（従来の技術） 近時、電子機器の小型・薄型化にともない使用される
ICは、多数のリードを有する表面実装型であるフラット
・パッケージ型ICがさらに薄くかつフィルム状態に近く
なったフレキシブル・フラット・パッケージ（以下、FF
Pとよぶ。）型のICへと変化している。このFFP型のICの
リードは、厚さが35μｍ程度かつリードピッチは0.2〜
0.6mmとなっている。
ICは、多数のリードを有する表面実装型であるフラット
・パッケージ型ICがさらに薄くかつフィルム状態に近く
なったフレキシブル・フラット・パッケージ（以下、FF
Pとよぶ。）型のICへと変化している。このFFP型のICの
リードは、厚さが35μｍ程度かつリードピッチは0.2〜
0.6mmとなっている。
ところで、上記リードの厚さ及びリードピッチは、基
板実装面積をより小さく、かつ、厚さを薄くするため
に、ますます薄くかつ狭いものに変化しつつある。しか
しながら、リードの厚さが薄く、かつ、リードピッチが
狭くなればなるほど、基板への実装中に、リードが変形
してしまう。そのため、リード間の平行度あるいは樹脂
部との直角度などの形状精度を一定レベルに維持するこ
とがすこぶる困難になりつつある。のみならず、リード
の形状精度の検出あるいはリード変形の矯正が極めて煩
雑となり、歩留や生産性向上の障害となっていた。
板実装面積をより小さく、かつ、厚さを薄くするため
に、ますます薄くかつ狭いものに変化しつつある。しか
しながら、リードの厚さが薄く、かつ、リードピッチが
狭くなればなるほど、基板への実装中に、リードが変形
してしまう。そのため、リード間の平行度あるいは樹脂
部との直角度などの形状精度を一定レベルに維持するこ
とがすこぶる困難になりつつある。のみならず、リード
の形状精度の検出あるいはリード変形の矯正が極めて煩
雑となり、歩留や生産性向上の障害となっていた。
（発明が解決しようとする問題点） 本発明は、上述したFFP型の半導体装置がもっている
問題点に着目してなされたもので、リード部のピッチ矯
正をすることなく、基板への実装を高精度かつ高能率で
行うことができる半導体装置を提供することを目的とす
る。
問題点に着目してなされたもので、リード部のピッチ矯
正をすることなく、基板への実装を高精度かつ高能率で
行うことができる半導体装置を提供することを目的とす
る。
（問題点を解決するための手段と作用） 本発明は、上述した問題点を解決するために、まず、
半導体チップと、この半導体チップを封止する樹脂部
と、上記半導体チップに電気的に接続され且つ上記樹脂
部から所定のピッチで突設された複数のリードと、上記
リードにこれらリードを横切る方向に接着された異方導
電性部材とを具備することを特徴とする半導体装置を提
供すると共に、さらに、半導体チップと、この半導体チ
ップを封止する樹脂部と、上記半導体チップに電気的に
接続され且つ上記樹脂部から所定のピッチで突設された
複数のリードと、上記リードにこれらリードを横切る方
向に接着された異方導電性部材とを具備する半導体装置
を製造する半導体装置の製造方法において、上記半導体
チップの電極と接続されるリードが形成されたキャリア
テープの上記リードに異方導電性部材を接着する接着工
程と、上記半導体チップの電極と接続されるリードが形
成されたキャリアテープに上記半導体チップをインナリ
ードボンディングするインナリードボンディング工程
と、上記半導体チップがインナリードボンディングされ
た上記キャリアテープから上記半導体チップと接着され
た上記異方導電性部材を含む所定領域を打ち抜く打ち抜
き工程とを有することを特徴とする半導体装置の製造方
法を提供し、リードの変形を防ぐとともに基板のパター
ンにリードを精度良く固着するようにしたものである。
半導体チップと、この半導体チップを封止する樹脂部
と、上記半導体チップに電気的に接続され且つ上記樹脂
部から所定のピッチで突設された複数のリードと、上記
リードにこれらリードを横切る方向に接着された異方導
電性部材とを具備することを特徴とする半導体装置を提
供すると共に、さらに、半導体チップと、この半導体チ
ップを封止する樹脂部と、上記半導体チップに電気的に
接続され且つ上記樹脂部から所定のピッチで突設された
複数のリードと、上記リードにこれらリードを横切る方
向に接着された異方導電性部材とを具備する半導体装置
を製造する半導体装置の製造方法において、上記半導体
チップの電極と接続されるリードが形成されたキャリア
テープの上記リードに異方導電性部材を接着する接着工
程と、上記半導体チップの電極と接続されるリードが形
成されたキャリアテープに上記半導体チップをインナリ
ードボンディングするインナリードボンディング工程
と、上記半導体チップがインナリードボンディングされ
た上記キャリアテープから上記半導体チップと接着され
た上記異方導電性部材を含む所定領域を打ち抜く打ち抜
き工程とを有することを特徴とする半導体装置の製造方
法を提供し、リードの変形を防ぐとともに基板のパター
ンにリードを精度良く固着するようにしたものである。
（実施例） 以下、本発明の一実施例を図面して参照して詳述す
る。
る。
第１図及び第２図は、この実施例の半導体装置（１）
を示している。この半導体装置（１）は、矩形状の本体
部（２）と、この本体部（２）の両側部から突出したリ
ード部（３）と、このリード部（３）を構成するリード
（４）…の下側（基板と接する側先端部にて各リードを
横切って接着された帯状の異方導電性シート（５）とか
らなっている。しかして、本体部（２）は、図示せぬIC
チップ（半導体チップ）と、このチップを封止する例え
ばエポキシ樹脂などの樹脂部（６）とからなっている。
一方、リード部（３）は、例えばピッチが0.2〜0.6mmで
厚さが35μｍ程度の銅箔からなるリード（４）…からな
っている。また、異方導電性シート（５）は、膜の厚み
方向には良く電気を通すが、横方向には絶縁性を示すも
ので、第３図に示すように、直径約１〜50μｍの金属粒
子（６）…と、この金属粒子（６）…が分散保持される
絶縁層（７）とからなっている。この絶縁層（７）とし
ては、例えばスチレンとブタジエンのブロック共重合体
が用いられている。
を示している。この半導体装置（１）は、矩形状の本体
部（２）と、この本体部（２）の両側部から突出したリ
ード部（３）と、このリード部（３）を構成するリード
（４）…の下側（基板と接する側先端部にて各リードを
横切って接着された帯状の異方導電性シート（５）とか
らなっている。しかして、本体部（２）は、図示せぬIC
チップ（半導体チップ）と、このチップを封止する例え
ばエポキシ樹脂などの樹脂部（６）とからなっている。
一方、リード部（３）は、例えばピッチが0.2〜0.6mmで
厚さが35μｍ程度の銅箔からなるリード（４）…からな
っている。また、異方導電性シート（５）は、膜の厚み
方向には良く電気を通すが、横方向には絶縁性を示すも
ので、第３図に示すように、直径約１〜50μｍの金属粒
子（６）…と、この金属粒子（６）…が分散保持される
絶縁層（７）とからなっている。この絶縁層（７）とし
ては、例えばスチレンとブタジエンのブロック共重合体
が用いられている。
つぎに、上記構成の半導体装置（１）の製造方法につ
いて述べる（第４図参照）。
いて述べる（第４図参照）。
この半導体装置（１）の製造方法は、キャリアテープ
（８）作成工程と、パンプの形成されたICチップを形成
する工程と、ICチップをキャリアテープ（８）にインナ
リードボンディグする工程と、ICチップが装着されたキ
ャリアテープ（８）から半導体装置（１）を打抜く工程
とからなっている。しかして、キャリアテープ（８）作
成工程は、ポリイミドからなる絶縁フィルムを所定の幅
にスリットした長尺テープとする工程と、この長尺テー
プにキャラクターホール（９）…及びスプロケットホー
ル（10）…をパンチングにより穿ける工程と、10zの銅
箔を貼り合わせホトエッチングによりリード（４）…と
なるパターンを形成したのちAlめっきを施す工程と、リ
ード（４）…となる部位の先端部にて異方導電性シート
（５），（５）をキャリアテープ（８）の長手方向に接
着する工程とからなっている。一方、ICチップ形成工程
は、Si基板上に半導体装置としてのパターンを形成する
工程と、Alパッド上にパンプを形成する工程と、パンプ
が形成されたSi基板をダイシングする工程とからなって
いる。他方、インナリードボンディング工程は、ダイシ
ングされたICチップのバンプとキャリアテープ（８）上
のリード（４）…とのアライメントをITVカメラを用い
て行う工程と、ボンディングツールを下げて加圧加熱し
て、リード（４）…とパンプを全端子同時に１秒前後の
短時間で接合する工程とからなっている。また、インナ
リードボンディングされたICチップは、合成樹脂により
樹脂封止される封止工程へ送られる。さらに、打抜き工
程は、異方導電性シート（５），（５）とリード（４）
…とを一体的に打抜く。
（８）作成工程と、パンプの形成されたICチップを形成
する工程と、ICチップをキャリアテープ（８）にインナ
リードボンディグする工程と、ICチップが装着されたキ
ャリアテープ（８）から半導体装置（１）を打抜く工程
とからなっている。しかして、キャリアテープ（８）作
成工程は、ポリイミドからなる絶縁フィルムを所定の幅
にスリットした長尺テープとする工程と、この長尺テー
プにキャラクターホール（９）…及びスプロケットホー
ル（10）…をパンチングにより穿ける工程と、10zの銅
箔を貼り合わせホトエッチングによりリード（４）…と
なるパターンを形成したのちAlめっきを施す工程と、リ
ード（４）…となる部位の先端部にて異方導電性シート
（５），（５）をキャリアテープ（８）の長手方向に接
着する工程とからなっている。一方、ICチップ形成工程
は、Si基板上に半導体装置としてのパターンを形成する
工程と、Alパッド上にパンプを形成する工程と、パンプ
が形成されたSi基板をダイシングする工程とからなって
いる。他方、インナリードボンディング工程は、ダイシ
ングされたICチップのバンプとキャリアテープ（８）上
のリード（４）…とのアライメントをITVカメラを用い
て行う工程と、ボンディングツールを下げて加圧加熱し
て、リード（４）…とパンプを全端子同時に１秒前後の
短時間で接合する工程とからなっている。また、インナ
リードボンディングされたICチップは、合成樹脂により
樹脂封止される封止工程へ送られる。さらに、打抜き工
程は、異方導電性シート（５），（５）とリード（４）
…とを一体的に打抜く。
しかして、第５図に示すように半導体装置（１）を基
板（11）上に形成されたパターン（12）に装着する場合
においては、図示せぬ吸着ヘッドにより半導体装置
（１）を吸着してパターン（12）上に位置決めする。し
かして、ツール（13）により、リード（４）…を異方導
電性シート（５），（５）を介し、パターン（12）に加
圧・加熱する。すると、異方導電性シート（５），
（５）を構成している絶縁層（７）によりリード（４）
…は、パターン（12）に固定される。この際、リード
（４）…は、異方導電性シート（５），（５）により固
定されているので、リード（４）…が変形することがな
く、リード（４）…の形状精度を常に高いレベルに維持
することができる。したがって、半導体装置（１）の実
装作業の取扱いが容易になるとともに、リード（４）…
の変形検出のための検査や変形や矯正するための作業が
容易になる結果、実装の生産性及び歩留が向上する。さ
らに、パターン（12）上に予備はんだを施す必要がなく
なり、工程簡素化にも役立つ。
板（11）上に形成されたパターン（12）に装着する場合
においては、図示せぬ吸着ヘッドにより半導体装置
（１）を吸着してパターン（12）上に位置決めする。し
かして、ツール（13）により、リード（４）…を異方導
電性シート（５），（５）を介し、パターン（12）に加
圧・加熱する。すると、異方導電性シート（５），
（５）を構成している絶縁層（７）によりリード（４）
…は、パターン（12）に固定される。この際、リード
（４）…は、異方導電性シート（５），（５）により固
定されているので、リード（４）…が変形することがな
く、リード（４）…の形状精度を常に高いレベルに維持
することができる。したがって、半導体装置（１）の実
装作業の取扱いが容易になるとともに、リード（４）…
の変形検出のための検査や変形や矯正するための作業が
容易になる結果、実装の生産性及び歩留が向上する。さ
らに、パターン（12）上に予備はんだを施す必要がなく
なり、工程簡素化にも役立つ。
なお、異方性導電膜に金属粒子でなく、カーボン繊維
を用いてもよい。さらに、この発明の半導体装置は、TA
B（Tape Automated Bonding）方式の半導体装置に限る
ことなく、他の方式で製造される半導体装置にも適用で
きる。
を用いてもよい。さらに、この発明の半導体装置は、TA
B（Tape Automated Bonding）方式の半導体装置に限る
ことなく、他の方式で製造される半導体装置にも適用で
きる。
本発明の半導体装置は、厚み方向にのみ導電性を有し
かつ接着能力をもつ異方導電性シートによりリードを一
体的に固定するとともに、基板のパターンに固着するよ
うにしているので、実装作業中のリードの変形を防止す
ことができる。その結果、実装精度及び実装能率が向上
するとともに、歩留の改善にも役立つ。
かつ接着能力をもつ異方導電性シートによりリードを一
体的に固定するとともに、基板のパターンに固着するよ
うにしているので、実装作業中のリードの変形を防止す
ことができる。その結果、実装精度及び実装能率が向上
するとともに、歩留の改善にも役立つ。
第１図及び第２図はそれぞれ本発明の一実施例の半導体
装置の平面図及び側面図、第３図は異方導電性シートの
拡大断面図、第４図はキャリアテープの平面図、第５図
は第１図の半導体装置の基板への実装を示す図である。 （１）……半導体装置，（４）……リード， （５）……異方導電性シート（異方導電性部材）。
装置の平面図及び側面図、第３図は異方導電性シートの
拡大断面図、第４図はキャリアテープの平面図、第５図
は第１図の半導体装置の基板への実装を示す図である。 （１）……半導体装置，（４）……リード， （５）……異方導電性シート（異方導電性部材）。
Claims (2)
- 【請求項１】半導体チップと、この半導体チップを封止
する樹脂部と、上記半導体チップに電気的に接続され且
つ上記樹脂部から所定のピッチで突設された複数のリー
ドと、上記リードにこれらリードを横切る方向に接着さ
れた異方導電性部材とを具備することを特徴とする半導
体装置。 - 【請求項２】半導体チップと、この半導体チップを封止
する樹脂部と、上記半導体チップに電気的に接続され且
つ上記樹脂部から所定のピッチで突設された複数のリー
ドと、上記リードにこれらリードを横切る方向に接着さ
れた異方導電性部材とを具備する半導体装置を製造する
半導体装置の製造方法において、上記半導体チップの電
極と接続されるリードが形成されたキャリアテープの上
記リードに異方導電性部材を接着する接着工程と、上記
半導体チップの電極と接続されるリードが形成されたキ
ャリアテープに上記半導体チップをインナリードボンデ
ィングするインナリードボンディング工程と、上記半導
体チップがインナリードボンディングされた上記キャリ
アテープから上記半導体チップと接着された上記異方導
電性部材を含む所定領域を打ち抜く打ち抜き工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038055A JP2521693B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038055A JP2521693B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205940A JPS63205940A (ja) | 1988-08-25 |
| JP2521693B2 true JP2521693B2 (ja) | 1996-08-07 |
Family
ID=12514823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62038055A Expired - Fee Related JP2521693B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521693B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614259U (ja) * | 1984-06-13 | 1986-01-11 | 凸版印刷株式会社 | 集積回路内蔵カ−ド |
| JPS61106978U (ja) * | 1984-12-17 | 1986-07-07 |
-
1987
- 1987-02-23 JP JP62038055A patent/JP2521693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205940A (ja) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JP2001060758A (ja) | 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3421548B2 (ja) | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW419756B (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| WO1998043290A1 (fr) | Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche | |
| JP2782870B2 (ja) | リードフレーム | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH03228339A (ja) | ボンディングツール | |
| JPH0777255B2 (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JP3759703B2 (ja) | Ｃｏｆフィルムを用いた半導体装置及びその製造方法 | |
| JPS5930535Y2 (ja) | 半導体装置 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP2519243B2 (ja) | 半導体装置 | |
| JPH06196531A (ja) | 半導体装置およびその製造方法 | |
| JP4213499B2 (ja) | 半導体装置及びその製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| KR930005495B1 (ko) | 리드프레임 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |