JPS63205940A

JPS63205940A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JPS63205940A
Application number: JP3805587A
Authority: JP
Inventors: Mineaki Iida; 飯田　峰昭
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-02-23
Filing date: 1987-02-23
Publication date: 1988-08-25
Anticipated expiration: 2011-08-07
Also published as: JP2521693B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ε発明の目的〕（産業上の利用分野）本発明は、フレキシブル・フラット・パッケージ型の半
導体装置に関する。

（従来の技術）近時、電子機器の小型番薄型化にともない使用されるＩ
Ｃは、多数のリードを有する表面実装型であるフラット
・パッケージ型ＩＣがさらに薄くかツフィルム状態ニ近
＜なりたフレキシブル・フラ、ト・パッケージ（以下、
ＦＦＰとよぶ。）型のＩＣへと変化している。このＦＦ
Ｐ型のＩＣのリードは、厚さが３５μｍ程度かつリード
ピッチは０．２〜０．６ｆｌとなっている。

ところで、上記リードの厚さ及びリードピッチは、基板
実装面積をより小さく、かつ、厚さを薄くするために、
ますます薄くかつ狭いものに変化しつつある。しかしな
がら、リードの厚さが薄く、かつ、リードピッチが狭く
なればなるほど、基板への実装中ＰＣ、リードが変形し
てしまう。そのため、リード間の平行度あるいは樹脂部
との直角度などの形状精度を一定レベルに維持すること
がすこぶる困ＪｆｌＫなりつつある。のみならず、リー
ドの形状精度の検出あるいはリード変形の矯正が極めて
煩雑となり、歩留や生産性向上の障害となっていた。

（発明が解決しようとする問題点）本発明は、上述したＦＦＰ型の半導体装置がもっている
問題点に着目してなされたもので、リ一ド部のピッチ矯
正をすることなく、基板への実装を高精度かつ高能率で
行うことができる半導体装置を提供することを目的とす
る。

〔発明の構成〕

（問題点を解決するための手段と作用）ＦＦＰ型の半導
体装置において、所定のピッチで突出しているリードの
下側先端部に導電方向が厚み方向の異方導電性フィルム
を接着し、このフィルムを利用してリードの変形を防ぐ
とともに、基板の、パターンにリードを固着するようｋ
したものである。

（実施例）以下、本発明の一実施例を図面を参照して詳述する。

第１図及び第２図は、この実施例の半導体装置（１）を
示している。この半導体装［（１）　ｄ　、矩形状の本
体部（２）と、この本体部（２）の両側部から突出した
リード部（３）と、このリード部（３）を構成するリー
ド（４）・・・の下側先端部にて各リードを横切って接
着された帯状の異方導電性シート（５）とからなってい
る。

しかして、本体部（２）は、図示せぬチップと、このチ
ップを封止する例えばエポキシ樹脂などの樹脂部（６）
とからなっている。一方、リード部（３）は、例えばピ
ッチが０．２〜０．６關で厚さが３５１ｍＱ度の銅箔か
らなるリード（４）・・・からなっている。また、異方
導電性シート（５）は、膜の厚み方向には良く電気を通
すが、横方向には絶縁性を示すもので、第３図に示すよ
うに、直径約１〜５０μｍの金属粒子（６）・・・と、
この金属粒子（６）・・・が分散保持させる絶縁層（７
）とからなっている。この絶縁層（７）としては、例え
ばスチレンとブタジェンのプ四ツク共重合体が用いられ
ている。

つぎに、上記構成の半導体装置（１）の製造方法につい
て述べる（第４図参照）。

この半導体装置（１）の製造方法は、キャリアテープ（
８）作成工程と、バンプの形成されたＩＣチップを形成
する工程と、ＩＣチップをキャリアテープ（８）にイン
ナリードボンディングする工程と、ＩＣチップが装着さ
れたキャリアテープ（８）から半導体装置（１）を打抜
く工程とからなっている。しかして、キャリアテープ（
８）作成工程は、ポリイ建ドからなる絶縁フィルムを所
定の幅にスリットし長尺テープとする工程と、この長尺
テープにキャラクタ−ホール（９）・・・及びスプロ、
ケラトホールＯＩ・・・をパンチングにより穿ける工程
と、１ｏｚの鋼箔を貼り合わせホトエツチングによりリ
ード（４）・・・となるパターンを形成したのちＡｕめ
りきを施す工程と、リート責４）・・・となる部位の先
端部にて異方導電性シー）　（５）　、　（５）をキャ
リアテープ（８）の長手方向に接着する工程とからなっ
ている。一方、ＩＣチップ形成工程は、Ｓｉ基板上に半
導体装置としてのパターンを形成する工程と、ＡＬパッ
ド上にバンプを形成する工程と、バンプが形成されたＳ
ｉ基板をダイシングする工程とからなっている。他方、
インナリードボンディング工程は、ダイシングされたＩ
Ｃチップのバンプとキャリアテープ（８）上のリード（
４）・・・とのアライメントをＩＴＶカメラを用いて行
う工程と、ボンディングツールを下げて加圧加熱して、
リード（４）・・・とバンプを全端子同時に１秒前後の
短時間で接合する工程と、接合されたＩＣチップを合成
樹脂により封止する工程とからなっている。さらに、打
抜き工程は、異方導電性シート（５）、（５）とリード
（４）・・・とを一体内に打抜く。

しかして、第５図に示すように半導体装置（１）を基板
Ｑυ上に形成されたパターンａ４に装着する場合におい
ては、図示せぬ吸着ヘッドにより半導体装置（１）を吸
着してパターンａり上に位置決めする。しかして、ツー
ルａ漕により、リート責４）・・・を異方導電性シート
（５）　、　（５）を介し、パターン（２）に加圧・加
熱する。すると、異方導電性シー）　（５）　、　（５
）を構成している絶縁層（７）によりリード（４）・・
・は、パターンｕａに固定される。この際、リード（４
）・・・は、異方導電性シー）　（５）　、　（５）に
より固定されているので、リード（４）・・・が変形す
ることがなく、リード（４）・・・の形状精度を常に高
いレベルに維持することができる。

したがって、半導体装［（１）の実装作業の取扱いが容
易になるとともに、リード（４）・・・の変形検出のた
めの検査や変形を矯正するための作業が容易になる結果
、実装の生産性及び歩貿が向上する。さらに、パターン
（Ｉ４上に予備はんだを施す必要がなくなり、工程簡素
化にも役立つ。

なお、異方性導電膜に金属粒子でなく、カーボン繊維を
用いてもよい。さらに、この発明の半導体装置は、ＴＡ
Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｆ
）に限ることなく、薄型の半導体装置であれば、どのよ
うな方式のものに対してでも適用できる。

〔発明の効果〕

本発明の半導体装置は、厚み方向にのみ導電性を有しか
つ接着能力をもつ異方導電性シートによりリードを一体
的に固定するとともに、基板のパターンに固着するよう
にしているので、実装作業中のリードの変形を防止する
ことができる。その結果、実装精度及び実装能率が向上
するとともに、歩留の改善にも役立つ。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の一実施例の半導体
装置の平面図及び側面図、８ｇ３図は異方導電性シート
の拡大断面図、第４図はキャリアテープの平面図、第５
図は第１図の半導体装置の基板への実装を示す図である
。（１）・・・半導体装置、（４）・・・リ　−　ド。（５）・・・異方導電性シート（□部材）。代理人　弁理士　　則　近　憲　佑同　　　　　竹　花　喜久男

Claims

【特許請求の範囲】

半導体チップと、この半導体チップを封止する樹脂部と
、上記半導体チップに電気的に接続され且つ上記樹脂部
から所定のピッチで突設された複数のリードと、上記リ
ードにこれらリードを横切る方向に接着され導電方向が
厚み方向の薄膜状異方導電性部材とを具備することを特
徴とする半導体装置。