JPH0671029B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0671029B2 JPH0671029B2 JP1030561A JP3056189A JPH0671029B2 JP H0671029 B2 JPH0671029 B2 JP H0671029B2 JP 1030561 A JP1030561 A JP 1030561A JP 3056189 A JP3056189 A JP 3056189A JP H0671029 B2 JPH0671029 B2 JP H0671029B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating resin
- semiconductor
- resin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子の基板上への実装方法に関する。
従来の技術 近年、半導体集積回路素子の高密度化に伴い、ボンディ
ングパッドの増加及びそのピッチの微小化に鑑み、同素
子を回路基板等に実装するに際し、信頼性が高く、素子
のリペアーが容易で、無加熱接続が可能で、プロセスも
簡便で低コストな方法として、マイクロボンディング方
式が提案された。この方法は、電極にAu等のバンプを有
したLSIチップを光硬化性絶縁樹脂で回路基板に固着し
た状態で同樹脂を硬化させ、Auバンプと回路基板の配線
を同樹脂の収縮力で圧接させ電気的に接続するものであ
る。そして同時に、チップも同樹脂にて基板に固着され
る。
ングパッドの増加及びそのピッチの微小化に鑑み、同素
子を回路基板等に実装するに際し、信頼性が高く、素子
のリペアーが容易で、無加熱接続が可能で、プロセスも
簡便で低コストな方法として、マイクロボンディング方
式が提案された。この方法は、電極にAu等のバンプを有
したLSIチップを光硬化性絶縁樹脂で回路基板に固着し
た状態で同樹脂を硬化させ、Auバンプと回路基板の配線
を同樹脂の収縮力で圧接させ電気的に接続するものであ
る。そして同時に、チップも同樹脂にて基板に固着され
る。
まず、多数の半導体チップを隣接させて実装する従来の
マイクロボンディング方法を第２図，第３図にて説明す
る。
マイクロボンディング方法を第２図，第３図にて説明す
る。
第２図ａに示す様に、ガラス，エポキシ，アクリル等よ
りなる配線基板31の導体配線32 32A,32Bを有する面の後
に半導体チップが搭載される領域に光硬化性の接続樹脂
33を塗布する。導体配線33は、ITO,Cr-Au等である。接
続樹脂33は、アクリル，エポキシ，シリコーン等であ
る。接続樹脂33の塗布の方法は、ディスペンス，印刷等
を用いる。
りなる配線基板31の導体配線32 32A,32Bを有する面の後
に半導体チップが搭載される領域に光硬化性の接続樹脂
33を塗布する。導体配線33は、ITO,Cr-Au等である。接
続樹脂33は、アクリル，エポキシ，シリコーン等であ
る。接続樹脂33の塗布の方法は、ディスペンス，印刷等
を用いる。
次に第２図ｂに示す様に、突起電極35Aを有した第１の
半導体チップ34Aを、突起電極35Aと導体配線32Aが一致
する様に配線基板31に設置し、加圧ツール36にて加圧す
る。
半導体チップ34Aを、突起電極35Aと導体配線32Aが一致
する様に配線基板31に設置し、加圧ツール36にて加圧す
る。
半導体チップ34Aの加圧時に、導体配線32A上にあった接
続樹脂33は周囲に押し出され、突起電極35Aと導体配線3
2Aは電気的に接触する。また、第１の半導体チップ34A
の周囲にはみ出した接続樹脂33Aは、後で実装される隣
接する半導体チップの搭載領域にまで達する。
続樹脂33は周囲に押し出され、突起電極35Aと導体配線3
2Aは電気的に接触する。また、第１の半導体チップ34A
の周囲にはみ出した接続樹脂33Aは、後で実装される隣
接する半導体チップの搭載領域にまで達する。
次に、配線基板31の半導体チップを設置しない面にマス
ク37を設置する。これは、第１の半導体チップ35Aの周
囲にはみ出した接続樹脂33Aに、後に照射する光があた
らない様なしゃへい部としたものである。こうしたの
ち、たとえば紫外光38を照射し、加圧ツール36で加圧し
ながら第１の半導体チップ34Aの接続樹脂33を硬化し、
第１の半導体チップ34Aを配線基板31に固着するととも
に第１の半導体チップ34Aの突起電極35Aと導体配線32A
を電気的に接続する。この時、第１の半導体チップ34A
の周囲にはみ出した接続樹脂33Aは、マスク37により光
を遮閉される為、硬化されない 次に第２図ｄに示す様に、第２の半導体チップ34Bの突
起電極35Bを、第１の半導体チップ34Aと同様な方法で、
接続樹脂33′にて配線基板31の導体配線32Bと接続す
る。このとき、さらに、隣接実装する第３の半導体チッ
プ（図示せず）の方向にはみ出した樹脂33′Ａを硬化さ
せないために遮閉マスク37′を設置し、こうした状態で
樹脂33′を紫外線38にて光硬化させる。そして、この硬
化時に、前記未硬化のはみ出した接続樹脂33Aを硬化さ
せる。以後、実装するチップの数に応じて以上の工程を
くり返す。
ク37を設置する。これは、第１の半導体チップ35Aの周
囲にはみ出した接続樹脂33Aに、後に照射する光があた
らない様なしゃへい部としたものである。こうしたの
ち、たとえば紫外光38を照射し、加圧ツール36で加圧し
ながら第１の半導体チップ34Aの接続樹脂33を硬化し、
第１の半導体チップ34Aを配線基板31に固着するととも
に第１の半導体チップ34Aの突起電極35Aと導体配線32A
を電気的に接続する。この時、第１の半導体チップ34A
の周囲にはみ出した接続樹脂33Aは、マスク37により光
を遮閉される為、硬化されない 次に第２図ｄに示す様に、第２の半導体チップ34Bの突
起電極35Bを、第１の半導体チップ34Aと同様な方法で、
接続樹脂33′にて配線基板31の導体配線32Bと接続す
る。このとき、さらに、隣接実装する第３の半導体チッ
プ（図示せず）の方向にはみ出した樹脂33′Ａを硬化さ
せないために遮閉マスク37′を設置し、こうした状態で
樹脂33′を紫外線38にて光硬化させる。そして、この硬
化時に、前記未硬化のはみ出した接続樹脂33Aを硬化さ
せる。以後、実装するチップの数に応じて以上の工程を
くり返す。
発明が解決しようとする課題 第２図の方法において、配線基板31が厚くなると、紫外
光38の一部ｌがマスク37,37′の端部をまわり込んで、
半導体チップ34A,34Bの接続時に硬化してはならないチ
ップの周囲にはみ出した樹脂33A,33A′の一部が硬化さ
れる。たとえば、第１の半導体チップ34Aの接続時に樹
脂33Aが硬化してしまうと、次の第２の半導体チップ34B
の実装時に、第３図に示すごとく、チップ34Bの端部が
硬化している樹脂33Aの上に乗ることになり、チップ34B
がもち上がり配線32Bと電極35Bの接続が不可能となる。
この状態は、完全な不良となる。
光38の一部ｌがマスク37,37′の端部をまわり込んで、
半導体チップ34A,34Bの接続時に硬化してはならないチ
ップの周囲にはみ出した樹脂33A,33A′の一部が硬化さ
れる。たとえば、第１の半導体チップ34Aの接続時に樹
脂33Aが硬化してしまうと、次の第２の半導体チップ34B
の実装時に、第３図に示すごとく、チップ34Bの端部が
硬化している樹脂33Aの上に乗ることになり、チップ34B
がもち上がり配線32Bと電極35Bの接続が不可能となる。
この状態は、完全な不良となる。
なお、紫外光のまわり込みを防ぐため、たとえば光遮閉
となるマスク37を大きくすると、半導体チップ34Aの端
部近傍直下の付近の接続樹脂33の一部が硬化せず、今度
はチップ34Aの電極35Aと配線32Aとの接続不良が発生す
る。
となるマスク37を大きくすると、半導体チップ34Aの端
部近傍直下の付近の接続樹脂33の一部が硬化せず、今度
はチップ34Aの電極35Aと配線32Aとの接続不良が発生す
る。
以上の問題は、半導体チップを間隔をつめて実装する高
密度実装になるほど顕著なものとなる。
密度実装になるほど顕著なものとなる。
本発明は、以上の問題点を解決するもので、多数の半導
体チップを、マイクロボンディング方式による実装方法
を用いて隣接実装するに際し接続不良の発生することの
ない実装を行うことを目的とする。
体チップを、マイクロボンディング方式による実装方法
を用いて隣接実装するに際し接続不良の発生することの
ない実装を行うことを目的とする。
課題を解決するための手段 本発明の方法の主要部は、透明配線基板に光硬化性の第
１の絶縁性樹脂を塗布しその上に第１の半導体素子を設
置して加圧し、第１の半導体素子の電極と配線基板の導
体配線を接触させ、この状態で、次に設置する第２の半
導体素子と隣接する第１の半導体素子側面にはみ出した
樹脂を残して、樹脂を光硬化させる。次に光硬化性の第
２の絶縁性樹脂を塗布してその上に第２の半導体素子を
設置し、第１および第２の半導体素子を同一の加圧治具
にて加圧し、この状態で第１の半導体素子の側面にはみ
出した第１の絶縁性樹脂部分及び第２の絶縁性樹脂を光
硬化させる方法である。
１の絶縁性樹脂を塗布しその上に第１の半導体素子を設
置して加圧し、第１の半導体素子の電極と配線基板の導
体配線を接触させ、この状態で、次に設置する第２の半
導体素子と隣接する第１の半導体素子側面にはみ出した
樹脂を残して、樹脂を光硬化させる。次に光硬化性の第
２の絶縁性樹脂を塗布してその上に第２の半導体素子を
設置し、第１および第２の半導体素子を同一の加圧治具
にて加圧し、この状態で第１の半導体素子の側面にはみ
出した第１の絶縁性樹脂部分及び第２の絶縁性樹脂を光
硬化させる方法である。
また、本発明は、以上の工程を半導体素子の実装する数
に対応してくり返し行う方法である。
に対応してくり返し行う方法である。
すなわち、本発明の方法は、導体配線を有した透明基板
の一方の主面の第１の半導体素子が固着される部分に光
硬化性の第１の絶縁性樹脂を塗布する工程、前記第１の
半導体素子を、前記第１の絶縁性樹脂が塗布された部分
に前記導体配線と前記第１の半導体素子の電極が一致す
るように設置する工程、前記第１の半導体素子を加圧
し、前記基板の他方の主面から前記第１の半導体素子の
一方の端部から前記他方の端部の電極を除く部分に位置
する前記第１の絶縁性樹脂の一部に選択的に光を照射し
て前記第１の絶縁性樹脂の一部を硬化させる工程、前記
第１の半導体素子の他方の端部に隣接して前記基板の一
方の主面上に光硬化性の第２の絶縁性樹脂を塗布し、第
２の半導体素子を前記第２の絶縁性樹脂が塗布された部
分に同素子の電極と前記基板上の導体配線を一致させて
設置する工程、前記第１及び第２の半導体素子を同一の
加圧治具により加圧し、前記基板の他方の主面から前記
第１の絶縁性樹脂の残りの部分及び前記第１と第２の半
導体素子の間及び前記第２の半導体素子の前記第１の半
導体素子と隣接する反対側の端部の電極を除く部分を前
記照射領域と一部重なるように選択的に光照射して、前
記第１の絶縁性樹脂の残りの部分及び前記第２の半導体
素子の前記反対側の端部を除く部分に位置する前記第２
の絶縁性樹脂を硬化させる工程を備えたものである。
の一方の主面の第１の半導体素子が固着される部分に光
硬化性の第１の絶縁性樹脂を塗布する工程、前記第１の
半導体素子を、前記第１の絶縁性樹脂が塗布された部分
に前記導体配線と前記第１の半導体素子の電極が一致す
るように設置する工程、前記第１の半導体素子を加圧
し、前記基板の他方の主面から前記第１の半導体素子の
一方の端部から前記他方の端部の電極を除く部分に位置
する前記第１の絶縁性樹脂の一部に選択的に光を照射し
て前記第１の絶縁性樹脂の一部を硬化させる工程、前記
第１の半導体素子の他方の端部に隣接して前記基板の一
方の主面上に光硬化性の第２の絶縁性樹脂を塗布し、第
２の半導体素子を前記第２の絶縁性樹脂が塗布された部
分に同素子の電極と前記基板上の導体配線を一致させて
設置する工程、前記第１及び第２の半導体素子を同一の
加圧治具により加圧し、前記基板の他方の主面から前記
第１の絶縁性樹脂の残りの部分及び前記第１と第２の半
導体素子の間及び前記第２の半導体素子の前記第１の半
導体素子と隣接する反対側の端部の電極を除く部分を前
記照射領域と一部重なるように選択的に光照射して、前
記第１の絶縁性樹脂の残りの部分及び前記第２の半導体
素子の前記反対側の端部を除く部分に位置する前記第２
の絶縁性樹脂を硬化させる工程を備えたものである。
また、第３の半導体素子の実装を考慮し、第２の絶縁性
樹脂の硬化に際しては、同素子の次に設置する前記第３
の半導体素子と隣接する側面にはみ出した前記第２の絶
縁性樹脂部分を除いて前記光硬化を行う。このようにし
て、必要に応じて多数の半導体素子を順次基板上に実装
する。
樹脂の硬化に際しては、同素子の次に設置する前記第３
の半導体素子と隣接する側面にはみ出した前記第２の絶
縁性樹脂部分を除いて前記光硬化を行う。このようにし
て、必要に応じて多数の半導体素子を順次基板上に実装
する。
作用 本発明によれば、第１の半導体素子を固着する最初の光
硬化時に、第１の半導体素子の側面近傍の第１の絶縁性
樹脂の硬化が生じる恐れはなく、かつ、第２の半導体素
子を設置した後の第２の光硬化の工程で、第１の半導体
素子の端部及び第1,第２の半導体素子間及び第２の半導
体素子の端部近傍の絶縁性樹脂を確実に硬化させること
が可能となる。したがって、第２の半導体素子の設置時
に、第1,第２の半導体素子間のはみ出した第１の絶縁性
樹脂が硬化していることがなく、第２の半導体素子の電
極と基板上の配線との接続不良は発生しない。また、第
１の半導体素子も、第１の絶縁性樹脂全体が最終的に確
実に硬化されるため接続不良となることもない。
硬化時に、第１の半導体素子の側面近傍の第１の絶縁性
樹脂の硬化が生じる恐れはなく、かつ、第２の半導体素
子を設置した後の第２の光硬化の工程で、第１の半導体
素子の端部及び第1,第２の半導体素子間及び第２の半導
体素子の端部近傍の絶縁性樹脂を確実に硬化させること
が可能となる。したがって、第２の半導体素子の設置時
に、第1,第２の半導体素子間のはみ出した第１の絶縁性
樹脂が硬化していることがなく、第２の半導体素子の電
極と基板上の配線との接続不良は発生しない。また、第
１の半導体素子も、第１の絶縁性樹脂全体が最終的に確
実に硬化されるため接続不良となることもない。
実施例 狭ギャップ半導体チップを実装する本発明の一実施例を
第１図とともに説明する。
第１図とともに説明する。
まず第１図ａに示す様に、ガラスよりなる透明な配線基
板１の導体配線2A,2Bを有する面の第１の半導体チップ
固着領域に、接続樹脂３を塗布する。導体配線2A,2Bは,
Au,iTO等であり，接続樹脂３はエポキシ，アクリル，変
性アクリル等の光硬化性樹脂を用いる。次に第１図ｂに
示す様に、Au突起電極（バンプ）５を有した。第１の半
導体チップ4Aを、突起電極5Aと導体配線2Aを位置合わせ
した後に、樹脂３を介して配線基板１上に設置する。次
に、半導体チップ２コ分を加圧できる加圧ツール６に
て、第２の半導体チップ4Aを加圧する。この時、導体配
線２上にあった接続樹脂３は周囲に押し広げられて樹脂
3Aとなり、突起電極5Aと導体配線2Aは電気的に接触す
る。次に、光ファイバー７より出射した紫外線８を第１
の半導体チップ4Aの約半分程度に照射し、接続樹脂３の
約半分を硬化する。つまり、第１図に示す線Ｏの部分す
なわち矢印Ｘより左の部分を硬化させる紫外線８の照射
領域（線Ｏの左側部分）は、光ファイバー７の先端のレ
ンズ7Aのサイズにより、制御する。紫外線８の主波長は
たとえば365nmであり、照度はたとえば1000〜2000mw/cm
2程度である。
板１の導体配線2A,2Bを有する面の第１の半導体チップ
固着領域に、接続樹脂３を塗布する。導体配線2A,2Bは,
Au,iTO等であり，接続樹脂３はエポキシ，アクリル，変
性アクリル等の光硬化性樹脂を用いる。次に第１図ｂに
示す様に、Au突起電極（バンプ）５を有した。第１の半
導体チップ4Aを、突起電極5Aと導体配線2Aを位置合わせ
した後に、樹脂３を介して配線基板１上に設置する。次
に、半導体チップ２コ分を加圧できる加圧ツール６に
て、第２の半導体チップ4Aを加圧する。この時、導体配
線２上にあった接続樹脂３は周囲に押し広げられて樹脂
3Aとなり、突起電極5Aと導体配線2Aは電気的に接触す
る。次に、光ファイバー７より出射した紫外線８を第１
の半導体チップ4Aの約半分程度に照射し、接続樹脂３の
約半分を硬化する。つまり、第１図に示す線Ｏの部分す
なわち矢印Ｘより左の部分を硬化させる紫外線８の照射
領域（線Ｏの左側部分）は、光ファイバー７の先端のレ
ンズ7Aのサイズにより、制御する。紫外線８の主波長は
たとえば365nmであり、照度はたとえば1000〜2000mw/cm
2程度である。
ツール６の加圧を解除する。この段階で第１の半導体チ
ップ4Aの接続樹脂３が硬化した領域の突起電極5Aと導体
配線2Aは電気的に接続される。次に、第１図Ｃに示す様
に、樹脂３に隣接して同じ樹脂３′を塗布し、第２の半
導体チップ4Bを第１の半導体チップ4Aと同様に設置した
後、加圧ツール６にて加圧する。第１の半導体チップ4A
と、第２の半導体チップ4Bの間隔は５〜20μｍの狭ギャ
ップである。次に、紫外光８を光ファイバー７により、
第１の半導体チップ4Aの約半分の領域とチップ間の樹脂
３の未硬化部分及び第２の半導体チップ4Bの約半分程度
の領域に照射し、接続樹脂３および３′を硬化する。こ
の時、第１の半導体チップ4Aへの光照射は、すでに硬化
している領域へもオーバーラップして照射する。Ｌはオ
ーバーラップ照射部である。つまり、第１図において線
3D〜3Eまでの部分を硬化させる。次に、加圧を解除す
る。この段階では、第１の半導体チップ4Aの全領域での
電極5Aと配線2Aの接続と、第２の半導体チップ4Bの約半
分の領域について、電極5Bと配線2Bの電気的な接続が完
了する。このとき、チップ4Bの他の半分及びはみ出した
樹脂3Aは未硬化で残される。
ップ4Aの接続樹脂３が硬化した領域の突起電極5Aと導体
配線2Aは電気的に接続される。次に、第１図Ｃに示す様
に、樹脂３に隣接して同じ樹脂３′を塗布し、第２の半
導体チップ4Bを第１の半導体チップ4Aと同様に設置した
後、加圧ツール６にて加圧する。第１の半導体チップ4A
と、第２の半導体チップ4Bの間隔は５〜20μｍの狭ギャ
ップである。次に、紫外光８を光ファイバー７により、
第１の半導体チップ4Aの約半分の領域とチップ間の樹脂
３の未硬化部分及び第２の半導体チップ4Bの約半分程度
の領域に照射し、接続樹脂３および３′を硬化する。こ
の時、第１の半導体チップ4Aへの光照射は、すでに硬化
している領域へもオーバーラップして照射する。Ｌはオ
ーバーラップ照射部である。つまり、第１図において線
3D〜3Eまでの部分を硬化させる。次に、加圧を解除す
る。この段階では、第１の半導体チップ4Aの全領域での
電極5Aと配線2Aの接続と、第２の半導体チップ4Bの約半
分の領域について、電極5Bと配線2Bの電気的な接続が完
了する。このとき、チップ4Bの他の半分及びはみ出した
樹脂3Aは未硬化で残される。
以上の工程を複数回くり返し、必要に応じて多数の半導
体チップを、小間隔で接続するものである。本発明によ
り、LEDプリンターヘッドの試作を行った。LEDアレーチ
ップの発光ドットのピッチは、63.5μｍで、LEDアレー
チップ間のギャップは、10μｍと小さく、A4サイズの基
板上に、LEDアレーチップ4A,4B……として54個を10μｍ
間隔で搭載したもので、良好な結果を得た。
体チップを、小間隔で接続するものである。本発明によ
り、LEDプリンターヘッドの試作を行った。LEDアレーチ
ップの発光ドットのピッチは、63.5μｍで、LEDアレー
チップ間のギャップは、10μｍと小さく、A4サイズの基
板上に、LEDアレーチップ4A,4B……として54個を10μｍ
間隔で搭載したもので、良好な結果を得た。
発明の効果 本発明によれば、接続樹脂の硬化の為の光照射を一つの
半導体チップで２回に分け、かつ照射領域をオーバーラ
ップさせている事及び二つの半導体チップにまたがる領
域の光照射を同時に行う為、従来の様な接続不良が発生
せず、狭ギャップの素子実装を高歩留りで信頼性も高く
実現することができるものである。
半導体チップで２回に分け、かつ照射領域をオーバーラ
ップさせている事及び二つの半導体チップにまたがる領
域の光照射を同時に行う為、従来の様な接続不良が発生
せず、狭ギャップの素子実装を高歩留りで信頼性も高く
実現することができるものである。
本発明を用いることにより、非常に狭い間隔で、半導体
チップの接続が可能な為LEDプリンターヘッド，イメー
ジセンサ等への適用に大きく貢献するものである。
チップの接続が可能な為LEDプリンターヘッド，イメー
ジセンサ等への適用に大きく貢献するものである。
第１図は本発明の一実施例の実装工程断面図、第２図，
第３図は従来の技術を示す断面図である。 １……配線基板、2A,2B……導体配線、3,3A,3A′……接
続樹脂、4A,4B……半導体チップ、5A,5B……突起電極、
６……加圧ツール、７……光ファイバー、８……紫外
光。
第３図は従来の技術を示す断面図である。 １……配線基板、2A,2B……導体配線、3,3A,3A′……接
続樹脂、4A,4B……半導体チップ、5A,5B……突起電極、
６……加圧ツール、７……光ファイバー、８……紫外
光。
Claims (2)
- 【請求項１】導体配線を有した透明基板の一方の主面の
第１の半導体素子が固着される部分に光硬化性の第１の
絶縁性樹脂を塗布する工程、前記第１の半導体素子を前
記第１の絶縁性樹脂が塗布された部分に前記導体配線と
前記第１の半導体素子の電極が一致する様に設置する工
程、前記第１の半導体素子を加圧し、前記基板の他方の
主面から前記第１の半導体素子の一方の端部から前記第
１の半導体素子の他方の端部の電極を除く部分に位置す
る前記第１の絶縁性樹脂の一部に選択的に光を照射して
前記第１の絶縁性樹脂の一部を硬化させる工程、前記第
１の半導体素子の他方の端部に隣接して前記透明基板の
一方の主面上に光硬化性の第２の絶縁性樹脂を塗布し、
第２の半導体素子を、前記第２の絶縁性樹脂が塗布され
た部分に同素子の電極と前記基板上の導体配線を一致さ
せて設置する工程、前記第１及び第２の半導体素子を同
一の加圧治具により加圧し、前記透明基板の他方の主面
から前記第１の絶縁性樹脂の残りの部分及び前記第１と
第２の半導体素子の間及び前記第２の半導体素子の前記
第１の半導体素子と隣接する反対側の端部の電極を除く
部分を前記照射領域と一部重なるように選択的に光照射
して、前記第１の絶縁性樹脂の残りの部分及び前記第２
の半導体素子の前記反対側の端部の電極を除く部分に位
置する第２の絶縁性樹脂を硬化させる工程を備えたこと
を特徴とする半導体装置の実装方法。 - 【請求項２】第２の絶縁性樹脂の硬化に際し、第２の半
導体素子の次に設置する第３の半導体素子と隣接する側
面にはみ出した前記第２の絶縁性樹脂部分を除いて前記
硬化を行うことを特徴とする特許請求の範囲第１項記載
の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030561A JPH0671029B2 (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030561A JPH0671029B2 (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02209741A JPH02209741A (ja) | 1990-08-21 |
| JPH0671029B2 true JPH0671029B2 (ja) | 1994-09-07 |
Family
ID=12307226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030561A Expired - Fee Related JPH0671029B2 (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671029B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005029407B4 (de) * | 2005-06-24 | 2008-06-19 | Mühlbauer Ag | Verfahren und Vorrichtung zum dauerhaften Verbinden integrierter Schaltungen mit einem Substrat |
| JP2015061008A (ja) * | 2013-09-20 | 2015-03-30 | パナソニック株式会社 | ボンディング装置 |
-
1989
- 1989-02-09 JP JP1030561A patent/JPH0671029B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02209741A (ja) | 1990-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5037780A (en) | Method for attaching semiconductors to a transparent substrate using a light-curable resin | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JPH0671029B2 (ja) | 半導体装置の実装方法 | |
| JPH07226569A (ja) | 回路基板並びに電極接続体及びその製造方法 | |
| JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| KR960001811A (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP3270773B2 (ja) | 半導体素子の実装方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP2596633B2 (ja) | 半導体素子の実装方法 | |
| JPH0748505B2 (ja) | 半導体装置の実装方法 | |
| JPH1084178A (ja) | 微小物体の配列方法及び該配列方法を用いた接続構造の形成方法 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JP2803916B2 (ja) | 端子接続方法および端子接続構造 | |
| JP2712757B2 (ja) | ボンディングツール | |
| KR100971080B1 (ko) | 이방성 도전볼을 포함하는 혐기성 광경화 접착제의제조방법과 혐기성 광경화접착제를 이용한평판디스플레이의 회로접속방법 | |
| KR950010013Y1 (ko) | 리드온칩 패키지 | |
| JPH06140469A (ja) | 半導体素子の実装装置 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JPH06124952A (ja) | 半導体チップのバンプ形成方法 | |
| JPH01160030A (ja) | 半導体素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |