JPS6072251A - 封入された半導体デバイス - Google Patents
封入された半導体デバイスInfo
- Publication number
- JPS6072251A JPS6072251A JP59175338A JP17533884A JPS6072251A JP S6072251 A JPS6072251 A JP S6072251A JP 59175338 A JP59175338 A JP 59175338A JP 17533884 A JP17533884 A JP 17533884A JP S6072251 A JPS6072251 A JP S6072251A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- protective layer
- encapsulated semiconductor
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本見更勿實見
本発明は半導体デバイス、特にワイヤボンド半導体チッ
プの封入に係る。
プの封入に係る。
半導体集積回路（ＩＣ）チップのパッケージ封入におい
て、デユアルーイン−ライン（Ｄ Ｉ Ｐ）パッケージ
が広く用いられている。
て、デユアルーイン−ライン（Ｄ Ｉ Ｐ）パッケージ
が広く用いられている。
そのようなパッケージにおいて、チップはリードフレー
ムの金属プレート上にマウントされ、チップ上のポンデ
ィングパッドは、細い線により、リードフレームの端子
リードに電気的に接続される。次に、チップはプラスチ
ック材料中に封じられ、端子リードはリードフレームか
ら分離され、個別のパッケージが形成される。
ムの金属プレート上にマウントされ、チップ上のポンデ
ィングパッドは、細い線により、リードフレームの端子
リードに電気的に接続される。次に、チップはプラスチ
ック材料中に封じられ、端子リードはリードフレームか
ら分離され、個別のパッケージが形成される。
そのようなパッケージは一般に適しているが、温度変化
が起る間、プラスチック封入物の膨張および収縮から生
じるストレスにより、ワイヤが切断される傾向があるこ
とから、永続的な歩留まりと信頼性の問題が生じている
。
が起る間、プラスチック封入物の膨張および収縮から生
じるストレスにより、ワイヤが切断される傾向があるこ
とから、永続的な歩留まりと信頼性の問題が生じている
。
本発明は機械的信頼性の改善された半導体チップパッケ
ージを実現する。
ージを実現する。
木見見例！豊
半導体デバイスはチップ上のパッドからリードへのアー
チ状導電路に続くワイヤにより、金属リードに電気的に
相互接続された半導体チップから成る。大きな膨張係数
と低いせん断モジュラスを有する材料から成る厚い保護
層が、チップの表面上に、ワイヤのアーチ部分の少なく
とも一部を被覆する厚さに形成され、ワイヤの傾きは半
導体チップ表面に対して４５°以下で変えられる。プラ
スチック対人材料は、チップ、保護層およびリードの一
部を囲む。
チ状導電路に続くワイヤにより、金属リードに電気的に
相互接続された半導体チップから成る。大きな膨張係数
と低いせん断モジュラスを有する材料から成る厚い保護
層が、チップの表面上に、ワイヤのアーチ部分の少なく
とも一部を被覆する厚さに形成され、ワイヤの傾きは半
導体チップ表面に対して４５°以下で変えられる。プラ
スチック対人材料は、チップ、保護層およびリードの一
部を囲む。
罷巌久藍述
第１図を参照すると、半導体ＩＣチップ（１０）の主表
面上に、ポンディングパッド（１１）および（１２）が
形成されている。
面上に、ポンディングパッド（１１）および（１２）が
形成されている。
パッド（１１）および（１２）は、それぞれ端子リード
（１３）および（１４）に電気的に相互接続されており
、リードは外部回路への接続のため、チップの二つの側
で、デバイスパッケージから延びている。電気的相互接
続は、ワイヤ（１５）およＱ（１６）により行われてお
り、それらは標準的なボールボンド（１７）および（１
８）により、それぞれのパッド（１１）および（１２）
にボンディングされている。チップの相対する主表面は
、金属プレート（２４）にボンディングされており、金
属プレートはリードフレームの一部である。
（１３）および（１４）に電気的に相互接続されており
、リードは外部回路への接続のため、チップの二つの側
で、デバイスパッケージから延びている。電気的相互接
続は、ワイヤ（１５）およＱ（１６）により行われてお
り、それらは標準的なボールボンド（１７）および（１
８）により、それぞれのパッド（１１）および（１２）
にボンディングされている。チップの相対する主表面は
、金属プレート（２４）にボンディングされており、金
属プレートはリードフレームの一部である。
パッケージの形状のため、各ワイヤはアーチ部分（２５
）および（２６）を含み、アーチの一部（１９）および
（２０）では、ワイヤが本質的に垂直（典型的な場合、
表面に対し約１００”）から、半導体表面に対し４５゜
以下の傾きにまで最初の変化をする。
）および（２６）を含み、アーチの一部（１９）および
（２０）では、ワイヤが本質的に垂直（典型的な場合、
表面に対し約１００”）から、半導体表面に対し４５゜
以下の傾きにまで最初の変化をする。
ワイヤ（１５）および（１６）に沿ったチップ（１０）
およびリード（１３）および（１４）の少なくとも一部
は、デユアルーイン−パッケージを形成するために、プ
ラスチック材料（２２）で封じられている。
およびリード（１３）および（１４）の少なくとも一部
は、デユアルーイン−パッケージを形成するために、プ
ラスチック材料（２２）で封じられている。
本発明に従うと、半導体チップは封入に先立ち、厚い保
護層（２１）により被覆され、保護層はこの例では１周
知の室温気化性（ＲＴＶ）シリコンゴムである。本発明
の保護被膜は、ワイヤのアーチ部分（１９）および（２
０）を被覆するよう充分厚い（この例で・は、パッド上
の領域で、約０．２５ｒｎｍである）。 そのような厚
い被膜を用いることにより、ワイヤ中の歪が減少し、従
来技術のパッケージでは、応力がワイヤの切断を起す、
よりもろいワイヤーボンド境界から離れて、歪を集中さ
せるため、パッケージの機械的信頼性が著しく増す。ワ
イヤ中の応力と歪は、ワイヤおよび材料（１０）および
（２２）の膨張と収縮によりしょうじる。
護層（２１）により被覆され、保護層はこの例では１周
知の室温気化性（ＲＴＶ）シリコンゴムである。本発明
の保護被膜は、ワイヤのアーチ部分（１９）および（２
０）を被覆するよう充分厚い（この例で・は、パッド上
の領域で、約０．２５ｒｎｍである）。 そのような厚
い被膜を用いることにより、ワイヤ中の歪が減少し、従
来技術のパッケージでは、応力がワイヤの切断を起す、
よりもろいワイヤーボンド境界から離れて、歪を集中さ
せるため、パッケージの機械的信頼性が著しく増す。ワ
イヤ中の応力と歪は、ワイヤおよび材料（１０）および
（２２）の膨張と収縮によりしょうじる。
一連の実験において、本発明を用いることにより、熱応
力に起因する破損の可能性は、８分の１に減少する。
力に起因する破損の可能性は、８分の１に減少する。
この例において、保護シリコンゴムはキシレンに溶解さ
せたＤＣ６５５０という名でダウ・コーニングから市販
ぎわでいるような、標準的な型のものであった。被覆は
施楽器を用いて行ない、室温２時間、１２５℃で６−８
時間焼きなましだ。プラスチック封入材もまた、３２０
０ＬＳの名でプラスコンから市販されているような、標
準的な市販の材料であった。プラスチックは１５０−１
７５℃の温度で、２−３分間、標準的な変換モールドプ
レスにより、構造周辺にモールドした。パッケージが室
温に冷却されるにつれ、保護被膜は収縮し、被膜および
封入物の間に空気間隙（２３）が形成された。この空気
間隙が形成されることは、保護層が移動しうるある程度
の余地が生じることにより、ワイヤボンド上の圧力が開
放されるため重要である。チップパッドの領域全体で、
空気間隙は室温において、２５−１２５μｍの寸法を有
するのが好ましい。
せたＤＣ６５５０という名でダウ・コーニングから市販
ぎわでいるような、標準的な型のものであった。被覆は
施楽器を用いて行ない、室温２時間、１２５℃で６−８
時間焼きなましだ。プラスチック封入材もまた、３２０
０ＬＳの名でプラスコンから市販されているような、標
準的な市販の材料であった。プラスチックは１５０−１
７５℃の温度で、２−３分間、標準的な変換モールドプ
レスにより、構造周辺にモールドした。パッケージが室
温に冷却されるにつれ、保護被膜は収縮し、被膜および
封入物の間に空気間隙（２３）が形成された。この空気
間隙が形成されることは、保護層が移動しうるある程度
の余地が生じることにより、ワイヤボンド上の圧力が開
放されるため重要である。チップパッドの領域全体で、
空気間隙は室温において、２５−１２５μｍの寸法を有
するのが好ましい。
シリコンゴム以外の保護層を用いてもよい。
本発明の結果を得るためには、層は空気間隙を形成する
ための大きな膨張係数と、層の移動により生じるワイヤ
の応力が最小になるよよう、低いせん断モジュラスを有
するのが好ましい。膨張係数は少なくとも２００ｐｐｍ
／℃で、せん断モジュラスは一４０°Ｃないし１５０℃
で１００ｐｓｉを越えないことが望ましい。
ための大きな膨張係数と、層の移動により生じるワイヤ
の応力が最小になるよよう、低いせん断モジュラスを有
するのが好ましい。膨張係数は少なくとも２００ｐｐｍ
／℃で、せん断モジュラスは一４０°Ｃないし１５０℃
で１００ｐｓｉを越えないことが望ましい。
一般に、保護層の厚さは、チップパッド領域上で６−１
５ミルの範囲にすべきである。
５ミルの範囲にすべきである。
プラスチック封入材は集積回路を封じるために通常用い
られる任意の材料でよい。低膨張係数の材料が好ましく
、封入材は、典型的な場合、−４０℃ないし１２５℃で
２５ｐｐｍ／℃以下の膨張係数を有する。
られる任意の材料でよい。低膨張係数の材料が好ましく
、封入材は、典型的な場合、−４０℃ないし１２５℃で
２５ｐｐｍ／℃以下の膨張係数を有する。
図面は本発明の一実施例に従う半導体デバイスの断面図
である。 ［主要部分の符合の説明コ バ ッ ド −−−−−−−−−−−−−−−−−−−
−−−−−−１１，１２ワ イ ヤ −−−−−−−−
−−−−−−−−−−−−−−−−１５，１６金属リー
ド −−−−−−−−−−−−−−−−−−−−−−１
３，１４半導体チップ −−−−−−−−−−−−−−
−−−−−−−−−−１０アーチ状部分 −−−−−−
一−−−−−−−−−−−−−−−−、２５，２６保護
層 、−−−−−−−−−−−−−−−一−−−−−−
−−−−２１プラスチック封入材 −−−−−−−−−
−−−−−一−−−＝ ２２ア一チ状部分の少なくとも
一部一−−−−−−−−− １９空気間隙 −一−−−
−−−−−−−−−−−−−ｍ−−−−−−−−−−−
−２３第１頁の続き ＠発明者 フランク バルマー アメ ウオツニアク ン。
である。 ［主要部分の符合の説明コ バ ッ ド −−−−−−−−−−−−−−−−−−−
−−−−−−１１，１２ワ イ ヤ −−−−−−−−
−−−−−−−−−−−−−−−−１５，１６金属リー
ド −−−−−−−−−−−−−−−−−−−−−−１
３，１４半導体チップ −−−−−−−−−−−−−−
−−−−−−−−−−１０アーチ状部分 −−−−−−
一−−−−−−−−−−−−−−−−、２５，２６保護
層 、−−−−−−−−−−−−−−−一−−−−−−
−−−−２１プラスチック封入材 −−−−−−−−−
−−−−−一−−−＝ ２２ア一チ状部分の少なくとも
一部一−−−−−−−−− １９空気間隙 −一−−−
−−−−−−−−−−−−−ｍ−−−−−−−−−−−
−２３第１頁の続き ＠発明者 フランク バルマー アメ ウオツニアク ン。
Claims (1)
- 【特許請求の範囲】 １、チップ上のパッドからリードまで延びたワイヤによ
り、金属リードに電気的に接続された半導体チップから
成り、前記ワイヤはアーチ状部分を含み、保護層がチッ
プの表面上に形成され、プラスチック封入材が前記チッ
プ、保護層および前記リードの一部を囲む封入された半
導体デバイスにおいて、 前記保護層はワイヤの傾きがチップ表面に対し４５°以
下に、最初に変化するアーチ状部分の少なくとも一部を
被覆するのに充分な厚さを有し、前記層は大きな膨張係
数と小さなせん断モジュラスを有する材料から成ること
を特徴とする封入された半導体デバイス。 ２、特許請求の範囲第１項に記載されたデバイスにおい
て、 前記保護層はシリコンゴムであることを特徴とする封入
された半導体デバイス。 ３、特許請求の範囲第２項に記載されたデバイスにおい
て、 前記保護層の厚さはチップパッド上の領域で、約０．２
５ｍｍであることを特徴とする封入された半導体デバイ
ス。 ４、特許請求の範囲第１項に記載されたデバイスにおい
て、 前記保護層およびプラスチック封入材間に、チップパッ
ド上の領域で２５−１２５μｍの範囲の幅を有する空気
間隙が形成されることを特徴とする封入された半導体デ
バイス。 ５、特許請求の範囲第１項に記載されたデバイスにおい
て、 前記保護層は２００ｐｐｍ／℃以」二の膨張係数と、−
４０℃ないし１５０ ℃テ１００ｐｓｉ以下のせん断モ
ジュラスを有することを特徴とする封入された半導体デ
バイス。 ６、特許請求の範囲第１項に記載されたデバイスにおい
て、 前記プラスチック封入材は一４０℃ないし１２５℃にお
いて、２５ｐｐｍ／℃以下の膨張係数を有することを特
徴とする封入された半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/526,413 USH73H (en) | 1983-08-25 | 1983-08-25 | Integrated circuit packages |
| US526413 | 1990-05-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072251A true JPS6072251A (ja) | 1985-04-24 |
Family
ID=24097238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59175338A Pending JPS6072251A (ja) | 1983-08-25 | 1984-08-24 | 封入された半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | USH73H (ja) |
| JP (1) | JPS6072251A (ja) |
| KR (1) | KR850002676A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331205A (en) * | 1992-02-21 | 1994-07-19 | Motorola, Inc. | Molded plastic package with wire protection |
| JP3353526B2 (ja) * | 1995-03-23 | 2002-12-03 | 株式会社デンソー | 半導体パッケージ及びその製造方法 |
| US6576988B2 (en) * | 1999-08-30 | 2003-06-10 | Micron Technology, Inc. | Semiconductor package |
| DE10137666A1 (de) * | 2001-08-01 | 2003-02-27 | Infineon Technologies Ag | Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung |
| US7651891B1 (en) * | 2007-08-09 | 2010-01-26 | National Semiconductor Corporation | Integrated circuit package with stress reduction |
| US8125784B2 (en) * | 2008-08-13 | 2012-02-28 | Continental Automative Systems, Inc. | Seal apparatus and method of manufacturing the same |
| JP6626294B2 (ja) * | 2015-09-04 | 2019-12-25 | 株式会社東芝 | 半導体装置および光結合装置 |
-
1983
- 1983-08-25 US US06/526,413 patent/USH73H/en not_active Abandoned
-
1984
- 1984-06-26 KR KR1019840003623A patent/KR850002676A/ko not_active Application Discontinuation
- 1984-08-24 JP JP59175338A patent/JPS6072251A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR850002676A (ko) | 1985-05-15 |
| USH73H (en) | 1986-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585600A (en) | Encapsulated semiconductor chip module and method of forming the same | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| US5049976A (en) | Stress reduction package and process | |
| JP3274963B2 (ja) | 半導体装置 | |
| JPS6072251A (ja) | 封入された半導体デバイス | |
| US5633206A (en) | Process for manufacturing lead frame for semiconductor package | |
| US20030111716A1 (en) | Wirebonded multichip module | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JP2682307B2 (ja) | 半導体集積回路の実装方法 | |
| JPH0345542B2 (ja) | ||
| US4974054A (en) | Resin molded semiconductor device | |
| JPH02105446A (ja) | 混成集積回路 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPS60154643A (ja) | 半導体装置 | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61240664A (ja) | 半導体装置 | |
| JPH06334106A (ja) | 樹脂封止型半導体装置 | |
| JPH05152495A (ja) | 半導体装置 | |
| JP2780927B2 (ja) | 半導体装置 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JPS61207037A (ja) | Ｉｃパツケ−ジ | |
| JPH0210757A (ja) | 印刷配線板 | |
| KR960004090B1 (ko) | 반도체 패키지 | |
| JPH04123442A (ja) | 半導体集積回路装置 | |
| JPS60200558A (ja) | 半導体装置 |