JPH02501692A - 厚膜ハイブリッド回路用密閉バリア - Google Patents
厚膜ハイブリッド回路用密閉バリアInfo
- Publication number
- JPH02501692A JPH02501692A JP63505641A JP50564188A JPH02501692A JP H02501692 A JPH02501692 A JP H02501692A JP 63505641 A JP63505641 A JP 63505641A JP 50564188 A JP50564188 A JP 50564188A JP H02501692 A JPH02501692 A JP H02501692A
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- encapsulant
- electronic device
- radiation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims description 41
- 239000000463 material Substances 0.000 claims description 50
- 239000008393 encapsulating agent Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 24
- 230000005855 radiation Effects 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 9
- 239000002775 capsule Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012780 transparent material Substances 0.000 claims description 2
- 229920002994 synthetic fiber Polymers 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 9
- 238000001723 curing Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000013007 heat curing Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003847 radiation curing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
厚膜ハイブリッド回路用密閉バリア
（技術分野）
本発明は、密閉電子デバイスに関し、特に放射線で硬化可能な材料による密閉電
子デバイスに関する。
（背景技術）
電子デバイスを密閉するための今日の方法は、下記を含む１つ以上の短所を有す
る。即ち、１）カプセル材料の外周部を予想通り画成することができないこと、
されたハイブリッド回路の寸法的なパッケージ要件を満たすことができないこと
である。
Ｃ，Ｗ、 Ｌｏｇａｎ等の米国特許第３．３８１．０７１号は、エポキシ樹脂の
如き熱で硬化されるカプセル材料中に密閉゛された電子デバイスを示している。
このカプセル材料は、最初にガラスの如き熱硬化可能な材料からなる障壁（ペリ
ア）をセラミック基板上にスクリーン印刷することにより形成される。このバリ
アは、熱的に硬化され、電子デバ樹脂は、液状で電子デバイス上に付着させられ
、バリア内に保持される。次いでこのカプセル材料は、２回目の熱の付与により
硬化される。
Ｃ，ｆ、Ｌｏｇａｎ 等の特許において示されるプロセスはいくつかの短所を免
れず、第１の短所はバリアの熱硬化が必然的に壁のある程度の拡がりをもたらす
結果となり、結果として得られる密閉デバイスのコンパクト性を損なう。２番目
の短所は、カプセル材料の熱硬化が非常に時間を費やすことで、前記特許に記載
されるように２４時間を要する。
Ｔｈｏｍｐｓｏｎの米国特許第４．２０３．７９２号は、大量の熱硬化材料に少
量の放射線硬化性材料からなる混合物からなる多数成分ポリマー材料を用いて電
子デバイスを密閉するための方法を示している。電子デバイス上にカプセル材料
を付着させた後、カプセル材料は短時間放射線硬化させられてその形状を確立す
る。カプセル材料は、その後熱硬化されて完成デバイスを形成する。Ｔｈｏｍｐ
ｓｏｎの特許に示されたプロセスは、放射線硬化工程と熱硬化工程の両方を含む
複雑な硬化プロセスを必要とするという短所から免れない。
０ｈｕｃｈｉ 等の米国特許第４．６３５．３５６号は、大型の予め成型された
スペーサが放射線を透過する支持板上に取付けられた電子構成要素を包囲するバ
リアとして用いられる電子デバイスを密閉する方法を示している。このバリア内
の領域は、放射線硬化性材料からなるカプセル材料で充填されている。このカプ
セル材料は、支持板を介して放射線に露呈することにより硬化され、バリアを取
り外して完成デバイスを形成する。０ｈｕｃｈｉ等の特許は、予め成型されたバ
リアが設置および取り外しに時間を要しかなりの空間を要するという短所から免
れない。
このように、カプセル材料の外周部、従ってカプセル材料の形状が充分に管理す
ることが可能である密閉された電子デバイスを提供しこの電子デバイスを形成す
る方法を提供することが望ましい。このようなデバイスを形成するプロセスが前
項の背景に述べた熱硬化プロセスよりも比較的率〈実施可能であるならば更に望
ましかろう。
（発明の要約）
本発明の第１の実施態様によれば、基板上に電子デバイスを密閉する斬新かつ改
善された方法が提供され、これにおいては、放射線硬化性材料からなるバリアは
基板上の予め定めた位置付近に付着される。適当な放射線を用いてバリアを硬化
させ、電子デバイスがバリア内に置かれる。次いでカプセル材料はバリア内の電
子デバイス上に付着される。
本発明の望ましい一実施態様においては、前記バリアは、厚膜付着１手法を用い
て付着される。バリアおよびカプセル材料は、紫外線（ＵＶ）で硬化し得る材料
であることが望ましい。カプセル材料は、電子デバイスが光電デバイスである時
、光学的に透明である材料でよい。
本発明の別の実施態様によれば、基板上に電子デバイスを密閉する方法は、バリ
アが存在しない電子デバイス上に大部分が放射線硬化性材料からなるカプセル材
料を付着させることからなる。次いでカプセル材料が適当な放射線を用いて硬化
される。カプセル材料はＵＶ硬化性材料であることが望ましい。
（図面の簡単な説明）
本明細書は斬新であると見做される本発明の諸特徴を規定する特許請求の範囲で
終わっているが、本発明は、その他の目的と共に、参照番号が付された図面に関
して以降の記述を考察すれば更によく理解されるものと信じる。
第１図乃至第５図は、本発明の第１の実施例による密閉された電子デバイスを製
造する連続的なステップを示し、第６図は本発明の第２の実施例により構成され
た密閉電子デバイスを示している。
（実施例）
図面において、第１図は、それぞれ１２．１３で示される２つの導電体のパター
ンを持つ基板ＩＯを示している。
基板１０は、典型的には印刷回路板の構成に用いられるガラス・エポキシ樹脂、
あるいは典型的にはハイブリット回路の構成に用いられるアルミナの如きセラミ
ックのような適当な電気的に絶縁する材料からなっている。
導電体１２．１３はそれぞれ、銅またはパラジウム銀の如き導電性を持つ金属か
らなっている。導電体１２．１３は、適当なプロセスを用いて、例えば、基板１
０がセラミックからなる時は厚膜デポジション、あるいはまた基板が印刷回路板
である時はエツチングによって、基板１０上に形成される。
次に第２図においては、放射線硬化性材料製の円形バリア１４が、基板１０の予
め定めた領域１６の周囲に配置されている。（バリア１４の円形状は第５図に最
もよく示されている）図示の如く、導電体１２．１３はそれぞれ、１２Ａおよび
１３Ａで示されるように、 領域１６内のバリア１４の内側に延在する部分を含
む。バリア１４は、Ｈｅｒｃｕｌｅｓ社から入手可能な誘電ポリＶ −ＣＥＲＭ
ＡＬＬＯＹ ＵＶ５２７０Ｔの如き紫外線（Ｕ＊Ｖ）硬化性材料からなることが
望ましく、スクリーン印刷の如き厚膜デポジション・プロセスを用いて基板１０
上（および導体部分１２Ａ、 １３Ａ ’上）に付着されることが望ましい。こ
のような厚膜デポジション・プロセスは、０．１０乃至０．１３Ａｍ（４乃至５
ミル）の高さＡを持つバリア１４を提供する。しかし、バリア１４の正確な高さ
は重要ではない。（以下にのべる）カプセル材料の流れを保持するに充分である
限り、このバリアは放射線硬化性材料を基板上に付着させるための適当な方法を
用いて形成することができる。バリア１４が基板１０上に付着された後、バリア
は適当な硬化用放射線１９の供給源１８に対して露呈される。バリア１４がＵＶ
硬化性材料である時は、供給源１８はＵＶ放射線１９の供給源となるように選択
される。
次に第３図においては、電子デバイス２０が、例えば、適当な接着剤２２を用い
て基板１０の領域１６に置かれる。
電子デバイス２０は、導電性を持つワイヤ２８．３０により、それぞれ導体部分
１２Ａ、１３Ａと接続された１対の電気端子２４．２６を含む。ワイヤ２８．３
０は、適当な接着手段を用いて接続された適当な導体からなることが判るであろ
゛う。例えば、導体２８．３０は、超音波で溶着されたワイヤあるいはハンダ付
けされたテープ自動接着（ＴＡＢ）リード線でよい。
次に第４図においては、カプセル材料３２は、バリア１４内部で電子デバイス２
０．ワイヤ２８．３０、および導体部分１２Ａ、１３Ａ上に付着されている。カ
プセル材料３２は、用いて領域１６に対して付着される。カプセル材料３２は粘
性のある状態にある間に基板１０上に付着されるので、本例ではカプセル材料流
が自然にバリア１４内に保持される。カプセル材料３２は、エレクトロニック素
子を密閉するため適当な特性、例えば、電気的絶縁性であり、湿気に耐え、基板
１０に対し接着性を有し、基板１０の熱膨張率と略々一致する熱膨張率を呈する
硬化性材料でよい。本発明の望ましい一実施態様においては、カプセル材料３２
は、ＵＶ硬化性材料からなる。カプセル材料３２の基板１０への付着後、このカ
プセル材料は充分な架橋結合、従って硬化を生じるに充分な時間硬化用放射線１
９に露呈される。完成したハイブリッド回路４０の平面図が第５図に示されてい
る。
このように、バリア１４が放射線を用いて迅速かつ経済的に硬化することができ
る電子デバイスの密閉方法が提供される。硬化の速度は、バリア１４の周囲と実
質的に同じであるカプセル材料３２の形状および囲繞度を正確に制御することを
可能にする。本方法は、このように、最近のハイブリッド回路において見出され
る如き密にパッケージされるエレクトロニック素子に対して応用することができ
る。
カプセル材料３２は、Ｎ０ＲＬＡＮＤ Ｐｒｏｄｕｃｔｓ社から入手可能な光学
用ポリマーＮ０ＲＬＡＮＤ６３の如き光学的に透明なＵＶ硬化性材料からなる。
電子デバイス２０は、基板１０に背を向けてカプセル材料に面する感光面２０Ａ
（第３図に示される）を含むフォトダイオードの如き光電デバイスである。本発
明のこの望ましい実施態様は、機能的な凹レンズ状の断面形状を持つカプセル材
料３２を提供する。
第４図に示されるこのレンズ状の形状は、フォトダイオード２０の面２ＯＡに対
する光の合焦を行いかつフォトダイオードの動作を強化するものと信じられる。
更に、バリア１４の付着のため望ましいスクリーン印刷プロセスを用いる時、カ
プセル材料３２のレンズ状の形状は完成されたデバイスにおいて非常に予期以上
に均一である。
このように、スクリーン印刷プロセスは、比較的少ない経済的な工程において均
一な特性のこのように多数の密閉されたデバイスを形成する能力を提供するもの
である。
次に第６図においてはハイブリッド回路４０゛ が示されるが、同図では第１図
、Ｊ主筒５図における類似の部分が同じ参照番号で示される。ハイブリッド回路
４０°は、バリア１４を含まないこと、およびカプセル材料３２′ が大部分放
射線硬化性材料からならねばならないことを除いて、ハイブリッド回路４０と同
じものである。ハイブリッド回路４０′ は、バリア１４の付着および硬化の工
程が実施されないことを除いて、ハイブリッド回路４０と同様に作られる。本発
明の望ましい一実施態様においては、カプセル材料３２°は、光学用ポリマーＮ
０ＲＬＡＮＤ６３の如き実質的に完全に放射線で硬化し得る材料からなっている
。
カプセル材料３２′ を含みかつこれを形成するためにバリア壁を用いることが
ないため、その周縁部は不規則な形状を呈する。しかし、大部分が放射線硬化性
である材料の使用により充分に迅速な硬化が可能であり、従来技術の熱硬化によ
るカプセル材料の実質的に制御不能な形状および流動に勝る実質的な改善をもた
らす。
本発明の別の望ましい実施態様においては、カプセル材料３２°は光学的に透明
なＵＶ硬化性材料からなっている。（前掲の） Ｔｈｏｍｐｓｏｎの特許の教示
内容とは対照的に、このカプセル材料は、耐久性および可撓性を含む優れた作動
特性を提供する。このカプセル材料は、使用および硬化に際して比較的簡単であ
りかつ経済的である。更にまた、このカプセル材料は光学的に透明であるため、
使用中ある（゛は使用後に密閉デバイスを視認あるいは検査することが望ましい
用途に優れている。
このように、従来技術に勝る実質的な改善および利点を提供する電子デバイスを
密閉するための多数の方法ならびにその結果形成される密閉電子デバイスが提供
される。
本発明の望ましい実施態様を示し記したが、本発明がこれに限定されるものでは
ないことは明らかであろう。
当業者には、本発明の趣旨および範囲から逸脱すること補正書の翻訳文提出書
（特許法第１８４条の８）
Claims (15)
- １．基板上に電子デバイスを密閉する方法において、該基板上の予め定めた場所 付近に放射線硬化性材料からなるバリアを付着させ、 放射線を用いて前記バリアを硬化させ、前記電子デバイスを前記バリア内に設置 し、前記バリア内の前記電子デバイス上にカプセル材料を付着させる ステップからなることを特徴とする方法。
- ２．請求項１記載の方法において、 前記カプセル材料が、放射線硬化性材料からなり、更に、 適当な放射線を用いて前記カプセル材料を硬化させる ステップを含むことを特徴とする方法。
- ３．請求項２記載の方法において、前記バリアおよび前記カプセル材料が各々紫 外線硬化性材料からなることを特徴とする方法。
- ４．請求項１記載の方法において、前記バリアを付着させる前記ステップが、前 記バリアを前記基板上にスクリーン印刷することにより行われることを特徴とす る方法。
- ５．請求項１記載の方法において、前記カプセル材料が実質的に光学的に透明で ある材料からなることを特徴とする方法。
- ６．請求項５記載の方法において、前記電気的構成要素が光電素子からなること を特徴とする方法。
- ７．基板上にエレクトロニック素子を密閉する方法において、 前記エレクトロニック素子を前記基板上の予め定めた場所に設置し、 バリアが存在しない場合に、前記エレクトロニック素子上に大部分が放射線硬化 性材料からなるカプセル材料を付着させ、 前記カプセル材料を適当な放射線を用いて硬化させる ステップからなることを特徴とする方法。
- ８．請求項７記載の方法において、前記カプセル材料が紫外線硬化性材料からな ることを特徴とする方法。
- ９．請求項８記載の方法において、前記カプセル材料が実質的に光学的に透明で あることを特徴とする方法。
- １０．請求項９記載の方法において、前記エレクトロニック素子が光電素子から なることを特徴とする方法。
- １１．密閉されたエレクトロニック素子において、電気的に絶縁性を有する基板 と、 前記基板上の予め定めた場所付近に配置された放射線硬化性材料からなるバリア と、 前記バリア内に置かれたエレクトロニック素子と、 前記バリア内の前記エレクトロニック素子上に置かれた凹レンズ状のカプセル材 料と からなることを特徴とする密閉エレクトロニック素子。
- １２．請求項１１記載のエレクトロニック素子において、前記カプセル材料が放 射線硬化性材料からなることを特徴とするエレクトロニック素子。
- １３．請求項１２記載のエレクトロニック素子において、前記バリアおよび前記 カプセル材料がそれぞれ紫外線硬化性材料からなることを特徴とするエレクトロ ニック素子。
- １４．請求項１１記載のエレクトロニック素子において、前記カプセル材料が実 質的に光学的に透明な材料からなることを特徴とするエレクトロニック素子。
- １５．請求項１４記載のエレクトロニック素子において、前記エレクトロニック 素子が光電素子からなることを特徴とするエレクトロニック素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/067,743 US4843036A (en) | 1987-06-29 | 1987-06-29 | Method for encapsulating electronic devices |
| US067,743 | 1987-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02501692A true JPH02501692A (ja) | 1990-06-07 |
Family
ID=22078098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63505641A Pending JPH02501692A (ja) | 1987-06-29 | 1988-06-20 | 厚膜ハイブリッド回路用密閉バリア |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4843036A (ja) |
| EP (1) | EP0356465A1 (ja) |
| JP (1) | JPH02501692A (ja) |
| WO (1) | WO1989000337A1 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3782201T2 (de) * | 1986-07-16 | 1993-04-15 | Canon Kk | Halbleiterphotosensor und verfahren zu dessen herstellung. |
| US4916519A (en) * | 1989-05-30 | 1990-04-10 | International Business Machines Corporation | Semiconductor package |
| JPH0322543A (ja) * | 1989-06-05 | 1991-01-30 | Siemens Ag | 電子デバイスの被覆方法及び装置 |
| US5075759A (en) * | 1989-07-21 | 1991-12-24 | Motorola, Inc. | Surface mounting semiconductor device and method |
| JPH04155378A (ja) * | 1990-10-18 | 1992-05-28 | Mitsubishi Electric Corp | 表示装置のフロントマスク |
| JPH04171969A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 実装ｉｃチップ樹脂封止構造及び樹脂封止方法 |
| US5149958A (en) * | 1990-12-12 | 1992-09-22 | Eastman Kodak Company | Optoelectronic device component package |
| JPH04259520A (ja) * | 1991-02-13 | 1992-09-16 | Nippon Steel Corp | 樹脂成形金型及びフレキシブルテープ |
| US5218759A (en) * | 1991-03-18 | 1993-06-15 | Motorola, Inc. | Method of making a transfer molded semiconductor device |
| US5218234A (en) * | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
| US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
| US5265792A (en) * | 1992-08-20 | 1993-11-30 | Hewlett-Packard Company | Light source and technique for mounting light emitting diodes |
| US5302778A (en) * | 1992-08-28 | 1994-04-12 | Eastman Kodak Company | Semiconductor insulation for optical devices |
| US5438216A (en) * | 1992-08-31 | 1995-08-01 | Motorola, Inc. | Light erasable multichip module |
| JP3627222B2 (ja) * | 1992-09-30 | 2005-03-09 | 日本ゼオン株式会社 | 電子部品封止体製造用型枠、およびそれを用いた電子部品封止体の製造方法 |
| US5382310A (en) * | 1994-04-29 | 1995-01-17 | Eastman Kodak Company | Packaging medical image sensors |
| US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
| US5991160A (en) * | 1995-12-27 | 1999-11-23 | Infineon Technologies Corporation | Surface mount LED alphanumeric display |
| US5987739A (en) | 1996-02-05 | 1999-11-23 | Micron Communications, Inc. | Method of making a polymer based circuit |
| US6067709A (en) * | 1996-02-23 | 2000-05-30 | Mpm Corporation | Applying encapsulating material to substrates |
| US5895976A (en) * | 1996-06-03 | 1999-04-20 | Motorola Corporation | Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same |
| US5936310A (en) * | 1996-11-12 | 1999-08-10 | Micron Technology, Inc. | De-wetting material for glob top applications |
| US5973337A (en) * | 1997-08-25 | 1999-10-26 | Motorola, Inc. | Ball grid device with optically transmissive coating |
| US5962810A (en) * | 1997-09-09 | 1999-10-05 | Amkor Technology, Inc. | Integrated circuit package employing a transparent encapsulant |
| US6138349A (en) | 1997-12-18 | 2000-10-31 | Vlt Corporation | Protective coating for an electronic device |
| US6246123B1 (en) | 1998-05-04 | 2001-06-12 | Motorola, Inc. | Transparent compound and applications for its use |
| US6251211B1 (en) | 1998-07-22 | 2001-06-26 | Micron Technology, Inc. | Circuitry interconnection method |
| US6188527B1 (en) * | 1999-04-12 | 2001-02-13 | Hewlett-Packard Company | LED array PCB with adhesive rod lens |
| US6379991B2 (en) * | 1999-07-26 | 2002-04-30 | Micron Technology, Inc. | Encapsulation methods for semiconductive die packages |
| US6623861B2 (en) | 2001-04-16 | 2003-09-23 | Battelle Memorial Institute | Multilayer plastic substrates |
| US20100330748A1 (en) | 1999-10-25 | 2010-12-30 | Xi Chu | Method of encapsulating an environmentally sensitive device |
| US6866901B2 (en) * | 1999-10-25 | 2005-03-15 | Vitex Systems, Inc. | Method for edge sealing barrier films |
| US6413645B1 (en) | 2000-04-20 | 2002-07-02 | Battelle Memorial Institute | Ultrabarrier substrates |
| US7198832B2 (en) * | 1999-10-25 | 2007-04-03 | Vitex Systems, Inc. | Method for edge sealing barrier films |
| US6242283B1 (en) * | 1999-12-30 | 2001-06-05 | Siliconware Precision Industries Co., Ltd. | Wafer level packaging process of semiconductor |
| JP3651577B2 (ja) * | 2000-02-23 | 2005-05-25 | 三菱電機株式会社 | 撮像装置 |
| US6531335B1 (en) * | 2000-04-28 | 2003-03-11 | Micron Technology, Inc. | Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods |
| US6709170B2 (en) * | 2001-01-08 | 2004-03-23 | Optical Communications Products, Inc. | Plastic encapsulation of optoelectronic devices for optical coupling |
| US8900366B2 (en) | 2002-04-15 | 2014-12-02 | Samsung Display Co., Ltd. | Apparatus for depositing a multilayer coating on discrete sheets |
| US8808457B2 (en) | 2002-04-15 | 2014-08-19 | Samsung Display Co., Ltd. | Apparatus for depositing a multilayer coating on discrete sheets |
| US7648925B2 (en) | 2003-04-11 | 2010-01-19 | Vitex Systems, Inc. | Multilayer barrier stacks and methods of making multilayer barrier stacks |
| US7510913B2 (en) | 2003-04-11 | 2009-03-31 | Vitex Systems, Inc. | Method of making an encapsulated plasma sensitive device |
| US7332797B2 (en) * | 2003-06-30 | 2008-02-19 | Intel Corporation | Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold |
| US20050009239A1 (en) * | 2003-07-07 | 2005-01-13 | Wolff Larry Lee | Optoelectronic packaging with embedded window |
| US7479653B2 (en) * | 2003-12-04 | 2009-01-20 | Henkel Ag & Co Kgaa | UV curable protective encapsulant |
| US7767498B2 (en) | 2005-08-25 | 2010-08-03 | Vitex Systems, Inc. | Encapsulated devices and method of making |
| DE102006014247B4 (de) * | 2006-03-28 | 2019-10-24 | Robert Bosch Gmbh | Bildaufnahmesystem und Verfahren zu dessen Herstellung |
| JP2008071859A (ja) * | 2006-09-13 | 2008-03-27 | Shin Etsu Chem Co Ltd | 微小電子部品の封止方法 |
| CN102246261B (zh) * | 2008-11-17 | 2015-08-12 | 先进封装技术私人有限公司 | 用于密封半导体裸片的系统 |
| US9337446B2 (en) | 2008-12-22 | 2016-05-10 | Samsung Display Co., Ltd. | Encapsulated RGB OLEDs having enhanced optical output |
| US9184410B2 (en) | 2008-12-22 | 2015-11-10 | Samsung Display Co., Ltd. | Encapsulated white OLEDs having enhanced optical output |
| US8590338B2 (en) | 2009-12-31 | 2013-11-26 | Samsung Mobile Display Co., Ltd. | Evaporator with internal restriction |
| US8624364B2 (en) * | 2010-02-26 | 2014-01-07 | Stats Chippac Ltd. | Integrated circuit packaging system with encapsulation connector and method of manufacture thereof |
| DE102021213165A1 (de) | 2021-11-23 | 2023-05-25 | Zf Friedrichshafen Ag | Verfahren zum Bauteilschutz einer Leiterplatte |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184834A (ja) * | 1985-02-13 | 1986-08-18 | Toshiba Chem Corp | 樹脂封止型半導体装置の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3178621A (en) * | 1962-05-01 | 1965-04-13 | Mannes N Glickman | Sealed housing for electronic elements |
| US3381071A (en) * | 1965-04-12 | 1968-04-30 | Nat Semiconductor Corp | Electrical circuit insulation method |
| US4027383A (en) * | 1974-01-24 | 1977-06-07 | Massachusetts Institute Of Technology | Integrated circuit packaging |
| US4054938A (en) * | 1974-05-13 | 1977-10-18 | American Microsystems, Inc. | Combined semiconductor device and printed circuit board assembly |
| US4372037A (en) * | 1975-03-03 | 1983-02-08 | Hughes Aircraft Company | Large area hybrid microcircuit assembly |
| US4410874A (en) * | 1975-03-03 | 1983-10-18 | Hughes Aircraft Company | Large area hybrid microcircuit assembly |
| JPS52137279A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Semiconductor device for optical coupling |
| US4143456A (en) * | 1976-06-28 | 1979-03-13 | Citizen Watch Commpany Ltd. | Semiconductor device insulation method |
| JPS53103659U (ja) * | 1977-01-25 | 1978-08-21 | ||
| CH619333A5 (en) * | 1977-11-01 | 1980-09-15 | Faselec Ag | Process for covering a flat component with a polymer |
| US4203792A (en) * | 1977-11-17 | 1980-05-20 | Bell Telephone Laboratories, Incorporated | Method for the fabrication of devices including polymeric materials |
| CH625381A5 (ja) * | 1977-12-02 | 1981-09-15 | Standard Telephon & Radio Ag | |
| NL7713758A (nl) * | 1977-12-13 | 1979-06-15 | Philips Nv | Halfgeleiderinrichting. |
| JPS5726379Y2 (ja) * | 1978-09-21 | 1982-06-08 | ||
| US4508758A (en) * | 1982-12-27 | 1985-04-02 | At&T Technologies, Inc. | Encapsulated electronic circuit |
| US4533975A (en) * | 1983-12-27 | 1985-08-06 | North American Philips Corporation | Radiation hardenable coating and electronic components coated therewith |
| US4590667A (en) * | 1984-08-22 | 1986-05-27 | General Instrument Corporation | Method and apparatus for assembling semiconductor devices such as LEDs or optodetectors |
| US4635356A (en) * | 1984-12-28 | 1987-01-13 | Kabushiki Kaisha Toshiba | Method of manufacturing a circuit module |
| FR2592221B1 (fr) * | 1985-12-20 | 1988-02-12 | Radiotechnique Compelec | Procede d'encapsulation d'un composant electronique au moyen d'une resine synthetique |
-
1987
- 1987-06-29 US US07/067,743 patent/US4843036A/en not_active Expired - Fee Related
-
1988
- 1988-06-20 JP JP63505641A patent/JPH02501692A/ja active Pending
- 1988-06-20 WO PCT/US1988/002058 patent/WO1989000337A1/en not_active Application Discontinuation
- 1988-06-20 EP EP88906412A patent/EP0356465A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184834A (ja) * | 1985-02-13 | 1986-08-18 | Toshiba Chem Corp | 樹脂封止型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1989000337A1 (en) | 1989-01-12 |
| US4843036A (en) | 1989-06-27 |
| EP0356465A1 (en) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02501692A (ja) | 厚膜ハイブリッド回路用密閉バリア | |
| US4300153A (en) | Flat shaped semiconductor encapsulation | |
| US3668299A (en) | Electrical circuit module and method of assembly | |
| US3691289A (en) | Packaging of semiconductor devices | |
| KR100298323B1 (ko) | 리드갯수가많은패키지에서의피복된본딩와이어 | |
| JP2004528713A (ja) | 光電素子配置及び光電素子配置を製造する方法 | |
| JPH11195794A (ja) | 光電素子および該光電素子の製造方法 | |
| KR900003829B1 (ko) | 패케이지 구조를 갖는 반도체장치 제조방법 | |
| US20030173655A1 (en) | Component assembly and method for producing the same | |
| US6841857B2 (en) | Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| EP0389170A2 (en) | Method for fabricating electronic devices | |
| JPS60134447A (ja) | 半導体装置の製造方法 | |
| JP2000306932A (ja) | 半導体装置の製造方法 | |
| JP3431993B2 (ja) | Ｉｃパッケージの組立方法 | |
| JPH06291215A (ja) | 半導体装置 | |
| JPH01133328A (ja) | 半導体素子の封止方法 | |
| JPH0742164U (ja) | 電子部品実装回路基板 | |
| KR19980019661A (ko) | 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지 | |
| JPH08148612A (ja) | 半導体装置およびその製造方法 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| JPS6292331A (ja) | 半導体チツプの封止方法 | |
| KR940010290A (ko) | 고체촬상소자 패키지 및 그 제조방법 | |
| JP3288394B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0220032A (ja) | 半導体素子の樹脂封止方法 |