JP2004528713A - 光電素子配置及び光電素子配置を製造する方法 - Google Patents

光電素子配置及び光電素子配置を製造する方法 Download PDF

Info

Publication number
JP2004528713A
JP2004528713A JP2002581589A JP2002581589A JP2004528713A JP 2004528713 A JP2004528713 A JP 2004528713A JP 2002581589 A JP2002581589 A JP 2002581589A JP 2002581589 A JP2002581589 A JP 2002581589A JP 2004528713 A JP2004528713 A JP 2004528713A
Authority
JP
Japan
Prior art keywords
dam
photoelectric
encapsulant
photoelectric element
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002581589A
Other languages
English (en)
Other versions
JP4369127B2 (ja
JP2004528713A5 (ja
Inventor
リッシング・ルッツ
オーバーマイヤー・フロリアン
シュロル・フロリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Johannes Heidenhain GmbH
Original Assignee
Dr Johannes Heidenhain GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7681320&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2004528713(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Dr Johannes Heidenhain GmbH filed Critical Dr Johannes Heidenhain GmbH
Publication of JP2004528713A publication Critical patent/JP2004528713A/ja
Publication of JP2004528713A5 publication Critical patent/JP2004528713A5/ja
Application granted granted Critical
Publication of JP4369127B2 publication Critical patent/JP4369127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本発明は、光電素子配置及びこの光電素子配置を製造する方法に関する。この光電素子配置は、キャリア素子上に配置された光電素子を有する。この光電素子は、閉鎖的なダムによって包囲されている。封止体が、このダムの内部領域内に配置されている。この封止体は、光電素子を封止し、かつ２つの封止材を含む。この場合、ダムの内部領域は、特に光電素子の上の縁まで第１封止材で充填されている。光電素子の上のダムの内部領域は、少なくとも窓領域内では透明な第２封止材で充填されている。

Description

【技術分野】
【０００１】
本発明は、請求項１の上位概念に記載の光電素子に関する。さらに本発明は、請求項１０の上位概念に記載の光電素子を製造する方法に関する。
【０００２】
このような種類の光電素子配置は、特開平８−２４１９７６号公開公報から公知である。ＣＣＤチップとして構成された光電素子がキャリア素子上に配置されている。この光電素子は、ダムによって環状に包囲されている。この光電素子は、ワイヤーボンディングを通じてキャリア素子の導線に接続されていて、電気接触される。２つの透明な封止材から成る封止体が、ダムの内部領域内に配置されている。クラックが、熱誘導的な張力のせいで封止体内に発生しうる。場合によっては、ワイヤーボンディングが破損する。それ故に、第１ステップで透明な第１封止材をダムの内部領域内に注入すること、この第１封止材を熱的に硬化すること、そしてこの場合気泡をこの封止材から除去することが提唱される。引き続き、第２方法ステップで透明な第２封止材がダムの内部領域内に注入され、同様に熱的に硬化され、場合によっては第２封止材中の気泡を排除する。こうして、気泡が両封止材中にもはや含まれていないことを保証することができる。熱膨張率が互いに非常に異なる材料がこのような構成要素の配置で使用される場合、ワイヤーボンディングのクラックが熱的な負荷の下で発生しうる。例えば、一方で使用される透明な封止材つまりエポキシ樹脂（α≒50-70ppm/K）及び他方ではキャリア素子又はワイヤーボンディング用に使用される材料（α≒15-25ppm/K）が、明らかに異なる熱膨張率を呈する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の課題は、光電素子配置に接触するために設けられているワイヤーボンディングが温度変化でも破損しない光電素子配置及び光電素子配置を製造する方法を提供することにある。
【課題を解決するための手段】
【０００４】
第１の課題は、請求項１に記載の特徴を有する光電素子配置によって解決される。
【０００５】
本発明の光電素子配置の好適な実施形は、請求項１の従属請求項に記載されている。
【０００６】
第２の課題は、請求項１０の特徴を有する光電素子配置を製造する方法によって解決される。
【０００７】
この方法の好適な実施形は、請求項１０の従属請求項に記載されている。
【０００８】
本発明では、第１封止材がダムの内部領域内に注入される。この場合、この第１封止材は、好ましくは光電素子の上の縁まで達する。この第１封止材の上には、透明な第２封止材が空間的に仕切った窓領域内に注入される。第１封止材は、好ましくは透明な第２封止材とは異なって選択される。特に第１封止材を選択する場合、この第１封止材が可能な限り小さい熱膨張率を呈することが考慮される。この熱膨張率は、使用されるワイヤーボンディングと使用されるキャリア素子の熱膨張率にほぼ合わせられている。こうして、ワイヤーボンディングの領域内の熱的に誘導される張力及びこのワイヤーボンディングの望まないクラックを回避することができる。
【０００９】
硬化された状態で可能な限り起伏の多い表面を有する材料が第１封止材の選択時に選択されることが有益であることが実証されている。したがって、その上に配置された第２封止材の良好な付着が保証される。さらにこの付着は、これらの両封止材間の熱的に引き起こされる剪断移動を生じさせないことを保証する。この剪断移動は、場合によってはワイヤーボンディングを破損しうる。さらに第１封止材を選択する場合、この第１封止材の光学特性を考慮する必要はもはやない。すなわち、この材料は、上述した最適化基準の下でだけ選択できる。
【００１０】
第１封止材とダムの材料がほぼ同じ母材から成り、粘性だけが違う場合、特に製造技術的な利点は、本発明の方法の可能な実施形で得られる。何故なら、第１封止材とダムは、同じ作業ステップで取り付けられて硬化され得るからである。
【００１１】
以下に、本発明のその他の利点と詳細を図面に基づいた実施形から説明する。
【発明を実施するための最良の形態】
【００１２】
図１中には、本発明の光電素子配置の第１の実施形の概略的な横断面図である。この場合、素子配置のさらに後で説明する要素が、キャリア素子１上に配置されている。このキャリア素子１は、この例では公知の導体板としてＦＲ４材料から構成されている。その代わりに、しかしながら例えばＦＲ５，酸化アルミニウム，ガラス等のようなその他の材料もキャリア素子１に対して考慮される。
【００１３】
図１中では、キャリア素子１上に延在している導体が識別不可能である。これらの導体は、キャリア素子１上に配置された光電素子３と場合によってはその他の素子に電気的に接触するために使用される。この示された実施の形態では、フォト検出器の形態の組込み素子３が、光電素子３として設けられている。この組込み素子３のビーム感知面は、キャリア素子１から離れて指向されている。その代わりに、適切な組込み光源，いわゆる光学ＡＳＩＣやその他の光電素子も、光電素子３としてこの場所で使用できる。
【００１４】
それぞれ光電素子３は、ワイヤーボンディング４ａ，４ｂによってキャリア素子１内の電気導体に接続されるか又はワイヤーボンディング４ａ，４ｂを介して公知の方法で電気的に接触される。ワイヤーボンディング４ａ，４ｂに対してはこの例では、金が材料として使用される。さらに、金合金，アルミニウム，アルミニウム合金や銅も、ワイヤーボンディング材料として使用可能である。
【００１５】
光電素子３は、この実施の形態ではキャリア１上に付着されている；これとは別に、この接合は、他の金属を混ぜて合金を作ること(Legieren)，共融ボンディング(Eutektisches Bonden) ，陽極ボンディング(Anodisiertes Bonden) ，半田付けや溶接によっても製造できる。
【００１６】
さらに本発明の光電素子配置は、キャリア素子１上に配置されたダム２を有する。このダム２は、素子３を密閉して包囲するか又は包囲する。このダム２は、いろいろな包囲幾何を有し得る；例えばこのダム２は、素子３を正方形に包囲してもいいし、しかしながらその代わりに長方形のダム，多角形のダムや円形のダムを素子３の周りに延在させてもよい。
【００１７】
このダム２は、高さｈ2を有する。この高さｈ2は、この例では素子３の高さｈ1の高さよりも明らかに高く選択されている。これらの高さｈ1，ｈ2に対する一般的な値は、約ｈ1=450 μm とｈ2=800 μm である。
【００１８】
本発明の素子配置のダム２の重要な機能は、キャリア素子１の必要な面がこのダム２によって限定される点にある。この必要な面は、素子３を封止によってダムの内部領域内に固定するために必要である。本発明によれば、以下でさらに詳しく説明するように、２つの封止材５，６が、この固定のために使用される。これらの両封止材５，６による素子配置のこの固定は、素子３とワイヤーボンディング４ａ，４ｂを機械的な影響に対して保護するために使用される。
【００１９】
Emerson & Cuming社によって型名Amicon 50300 HT で市販されているような 充填されたエポキシい樹脂の形態をした公知の黒いエポキシ充填材が、適切なダムの材料として設けられ得る。その代わりに、製品名FP 4451 で市販されるDexter Hysol社のエポキシ充填材を使用してもよい。
【００２０】
図１から分かるように、ダム２は、この実施の形態ではただ１つのダム層から形成される。しかしながらこれとは別に、ドイツ連邦共和国特許出願第100 24 336.3号明細書中に記されているように、２層のダム構造や３層のダム構造を設けてもよい。さらにこの代わりに、ダム２を射出成形部材として形成することも可能である。
【００２１】
水槽状のダムの内部領域内に配置された封止体が２つの異なる封止材から構成される点が、本発明に対して重要である。この封止体は、光電素子３を封入する。この場合、この例では、ダムの内部領域が、光電素子３のほぼ上の縁まで第１封止材５で充填されている。したがってこの第１封止材５は、この例では素子３の高さｈ1にほぼ相当する高さを有する。基本的には、第１封止材５の高さを例えばより低くしてもよい。しかしながら、ダムの内部領域が特に最大で光電素子３の上の縁まで第１封止材で充填されていて、したがって光電素子３のビームに感知するか又は場合によってはビームを放出する面が第１封止材５によってほとんど覆われていないことを保証しなければならない。
【００２２】
第１封止材の熱膨張率αVM1がワイヤーボンディング４ａ，４ｂ（αBD）とキャリア素子１（αTE）の熱膨張率にほぼ合わせられているように、この第１封止材５は本発明にしたがって選択される。そのため、例えば黒いエポキシ充填材が使用される。このエポキシ充填材は、熱膨張率αVM1≒18-19ppm/Kを呈する。金がワイヤーボンディング４ａ，４ｂ用の材料として使用される場合、これらのワイヤーボンディング４ａ，４ｂの熱膨張率αBD≒15ppm/K に対して非常に良好に適合する。既に上述したワイヤーボンディング４ａ，４ｂ用の材料の熱膨張率も、αBD≒[15ppm/K-25ppm/K] の範囲内にある。同様に、ＦＲ４をキャリア素子１用の材料として使用した場合、このキャリア素子の熱膨張率αTE≒15ppm/K に良好に適合される。適切な第１封止材５は、例えばEmerson & Cuming社又はDexter Hyson社によって製品名Amicon 50500-1又はFP 4450 で市販される。
【００２３】
したがって、第１封止材５及びダム２の材料は、この説明した実施形では同一の母材を有し、粘性だけが異なる。後でさらに説明するように、本発明の製造方法の可能な実施形の進行中でも、利点がこの材料の選択から生じる。
【００２４】
さらに、第１封止材５の表面が硬化された状態で可能な限り大きい凹凸を有するように、第１封止材５は選択される。これによって、この第１封止材５の上に配置された材料、すなわち第２封止材６との非常に良好な付着が保証され得る。第２封止材６は、商業的に入手可能な透明な封止材である。この封止材は、ダムの内部領域内の光電素子３の上の少なくとも窓領域内に、例えば光電素子のビーム感知領域内等に配置されている。例えばDexter Hysol社によって製品番号Hysol OS 2800 で市販されている製品が、第２封止材６に対して適していると実証されている。その代わりに、製品番号Hysol OS 1600, Hysol OS 1900, Hysol OS 2902, Hysol OS 4000又はHysol OS 4110 で同社によって市販されている封止材もこの場所で使用可能である。
【００２５】
図１の例では、第２封止材６が、第１封止材５及び光電素子３の上のダム内部領域を完全に充填する。しかしその代わりに、既に説明したようにより小さい窓領域だけを充填してもよい。封止材５，６を本発明にしたがって配置し選択することによって、一方ではダムの内部領域内の透明な第２封止材６で充填されなければならない総充填容積が明らかに減少され得ることが保証される。上述したように、一方では透明な封止材と他方ではワイヤーボンディング４ａ，４ｂ又はキャリア素子１との熱膨張率が非常に違うために、ワイヤーボンディング４ａ，４ｂの熱的に誘導される剪断に関連する問題が発生する。硬化時の収縮過程に起因する光電素子配置内の張力が低下するので、減少した充填容積は有利に作用する。さらに、第１封止材５の表面が起伏の多い特性であるために、この第１封止材の上にある第２封止材６と良好に係合することが保証されている。そのため、互いに向かい合うこれらの両封止材５，６の熱的に生じる剪断及びワイヤーボンディング４ａ，４ｂのクラックが、実際にもはや起こり得ない。
【００２６】
光電素子配置の説明した第１の実施形のほかにも、さらに別の実施の形態が本発明の範囲内で明らかに存在する。以下に、第２の実施の形態を図２ａ−２ｅに基づいて説明する。本発明の方法の可能な実施形もこれらの図に基づいて説明する。
【００２７】
図２ａ中に示された第１処理ステップでは、まず最初にオプトＡＳＩＣの形態の露出した光電素子１３がキャリア素子１０又はプリント基板上に配置され、その上に接着される。さらに、この光電素子１３は電気的に接触される。このことは、ワイヤーボンディングと対応するワイヤーボンディング１４ａ，１４ｂの配置によって公知の方法で実施できる。
【００２８】
次いで、ダム１２が、キャリア素子１０上に高さｈ2で取付けられる。このダム１２は、上述したように光電素子１３を完全に包囲する。対応する処理ステップが、図２ｂ中に具体的に示されている。対応するダムの材料が、この例では概略的に示された配量針５０を使用することによっていわゆる配量技術で取付けられる。既に説明したように、これとは別に射出部材として形成されたダム又はフレーム要素をキャリア素子上に設置してもよい。
【００２９】
配量技術によるこの取付けの場合、ダム１２の所望の高さｈ2は、配量針５０の供給速度，ダムの材料の取付け量等を調整することによって一定に設定することができる。
【００３０】
図２ｃ中に示された引続く処理ステップでは、第１封止材１５がダムの内部領域内で配量針５０によって好ましくは最大で光電素子の上の縁まで注入される。上述したようにこの実施の形態では、ダム１２と同一の母材から成る第１封止材１５が選択される。そのため、例えば充填された黒いエポキシ樹脂又はエポキシ充填材が使用され得る。次いで、ダム１２と第１封止材１５の双方が、適切な焼結処理によって硬化される。図２で中に示されている以下の方法ステップでは、最初に説明した実施の形態とは違って、追加のガラス板１９が、光電素子１３又はオプトＡＳＩＣのビーム感知面上に配置される。このことは、図２ｄ中に示されたように透明な第２封止材で充填する前に実施される；しかしその代わりに、ダムの内部領域の残りを透明な第２封止材で充填した直後にガラス板１９を光電素子１３の表面に押し付けることも可能である。
【００３１】
ガラス板１９のこの配置は、不動態化処理しなかった活性面を有する光電素子１３の場合にこれらの面を保護又は密閉するために使用される。さらにガラス板１９の厚さが十分厚く選択される場合、ワイヤーボンディング１４ａ，１４ｂに対する機械的なさらなる保護が保証され得る。示された実施の形態とは違って、ガラス板の厚さを明らかにより厚くし、第２封止材から僅かに突出させてもよい。
【００３２】
図２ｅ中に示された次の方法ステップでは、ダムの残りの内部領域が、配量針７０を使用してダムの上の縁まで第２封止材１６で最終に充填される。これに対しては上述したように、透明な封止材が使用される。
【００３３】
説明した実施形のほかに、その他の実施の形態も本発明の範囲内で明らかに存在する。
【図面の簡単な説明】
【００３４】
【図１】本発明の光電素子配置の第１の実施の形態の概略的な断面図である。
【図２ａ】本発明の光電素子配置の第２の実施形を製造する本発明の方法の範囲内でのそれぞれの方法ステップを示す。
【図２ｂ】本発明の光電素子配置の第２の実施形を製造する本発明の方法の範囲内でのそれぞれの方法ステップを示す。
【図２ｃ】本発明の光電素子配置の第２の実施形を製造する本発明の方法の範囲内でのそれぞれの方法ステップを示す。
【図２ｄ】本発明の光電素子配置の第２の実施形を製造する本発明の方法の範囲内でのそれぞれの方法ステップを示す。
【図２ｅ】本発明の光電素子配置の第２の実施形を製造する本発明の方法の範囲内でのそれぞれの方法ステップを示す。
【符号の説明】
【００３５】
１ キャリア素子
２ ダム
３ 光電素子
４ａ ワイヤーボンディング
４ｂ ワイヤーボンディング
５ 第１封止材
６ 第２封止材
１０ キャリア素子
１２ ダム
１３ 光電素子
１４ａ ワイヤーボンディング
１４ｂ ワイヤーボンディング
１５ 第１封止材
１６ 第２封止材
１９ ガラス板
５０ 配量針

Claims (16)

  1. −キャリア素子（１；１０）を有し、
    −このキャリア素子（１；１０）上に配置された光電素子（３；１３）を有し、この光電素子（３；１３）は、ワイヤーボンディング（４ａ，４ｂ；１４ａ，１４ｂ）を介してこのキャリア素子（１；１０）内の導体に接続されていて、
    −このキャリア素子（１；１０）上の閉鎖的なダム（２；１２）を有し、このダム（２；１２）は、光電素子（３；１３）を有し、
    −このダムの領域内に配置された封止体を有し、この封止体は、この光電素子 （３；１３）を封止し、かつ２つの封止材（５，６；１５，１６）を含む光電素子配置において、−ダムの内部領域は、光電素子（３；１３）の上の縁まで封止材（５；１５）で充填されていて、
    −この光電素子（３；１３）の上のダムの内部領域は、少なくとも窓領域内で透明な第２封止材（６；１６）で充填されていることを特徴とする光電素子配置。
  2. 第１封止材（５；１５）は、ワイヤーボンディング（４ａ，４ｂ；１４ａ，１４ｂ）の熱膨張率（αBD）とキャリア素子（１；１０）の熱膨張率（αTE）とにほぼ合わせられている熱膨張率（αVM1）を呈することを特徴とする請求項１に記載の光電素子配置。
  3. 第１封止材（５；１５）は、熱膨張率αVM1≒18-19ppm/Kを呈することを特徴とする請求項１に記載の光電素子配置。
  4. 第１封止材（５；１５）の表面が、硬化された状態で大きな凹凸を有することを特徴とする請求項１に記載の光電素子配置。
  5. 第１封止材（５；１５）は、黒いエポキシ充填材であることを特徴とする請求項１に記載の光電素子配置。
  6. 第１封止材（５；１５）及びダム（２；１２）の材料は、同一の母材から成り、粘性だけが異なることを特徴とする請求項１に記載の光電素子配置。
  7. 第２封止材（６；１６）は、第１封止材（５；１５）及び光電素子配置（３；１３）の上のダムの内部領域を完全に充填することを特徴とする請求項１に記載の光電素子配置。
  8. 光電素子（３；１３）は、フォト素子又はオプトＡＳＩＣとして構成されていて、この光電素子（３；１３）のビーム感知面が、キャリア素子（１；１０）から離れて指向されていることを特徴とする請求項１に記載の光電素子配置。
  9. ガラス板（１９）が、フォト素子又はオプトＡＳＩＣのビーム感知面上に直に配置されていることを特徴とする請求項８に記載の光電素子配置。
  10. −まず、光電素子（３；１３）がキャリア素子（１；１０）上に配置され、
    −引き続き、閉鎖的なダム（２；１２）が、キャリア素子（１；１０）上で光電素子（３；１３）の周りに取り付けられ、２つの封止材（５，６；１５，１６）から成る封止体が、ダムの内部領域内に注入され、この封止体は、光電素子（３；１３）を封止する光電素子配置を製造する方法において、
    −封止体を注入するため、まず、不透明な第１封止材（５；１５）が、最大で光電素子（３；１３）の上の縁までダムの領域内に注入され、
    −引き続き、この光電素子（３；１３）の上のダムの内部領域は、少なくとも窓領域内で透明な第２封止材（６；１６）で充填されることを特徴とする方法。
  11. ワイヤーボンディング（４ａ，４ｂ；１４ａ，１４ｂ）の熱膨張率（αBD）とキャリア素子（１；１０）の熱膨張率（αTE）とにほぼ合わせられている熱膨張率（αVM1）を呈する第１封止材（５；１５）が選択される請求項１０に記載の方法。
  12. 熱膨張率αVM1≒18-19ppm/Kを呈する第１封止材（５；１５）が選択されることを特徴とする請求項１０に記載の方法。
  13. 硬化された状態で大きな凹凸の表面を有する第１封止材（５；１５）が選択されることを特徴とする請求項１０に記載の方法。
  14. 黒いエポキシ充填材が、第１封止材（５；１５）として選択されることを特徴とする請求項１０に記載の方法。
  15. 第２封止材（６；１６）が、第１封止材（５；１５）の上のダムの全ての内部領域内に注入されることを特徴とする請求項１０に記載の方法。
  16. 光電素子（３；１３）は、キャリア素子（１；１０）内のプリント配線に導電的に接続されることを特徴とする請求項１０に記載の方法。
JP2002581589A 2001-04-11 2002-03-30 光電素子配置 Expired - Fee Related JP4369127B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10118231A DE10118231A1 (de) 2001-04-11 2001-04-11 Optoelektronische Baulelmentanordnung und Verfahren zur Herstellun einer oploelektronischen Bauelementanordnung
PCT/EP2002/003564 WO2002084746A2 (de) 2001-04-11 2002-03-30 Optoelektronische bauelementanordnung und verfahren zur herstellung einer optoelektronischen bauelementanordnung

Publications (3)

Publication Number Publication Date
JP2004528713A true JP2004528713A (ja) 2004-09-16
JP2004528713A5 JP2004528713A5 (ja) 2005-12-22
JP4369127B2 JP4369127B2 (ja) 2009-11-18

Family

ID=7681320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002581589A Expired - Fee Related JP4369127B2 (ja) 2001-04-11 2002-03-30 光電素子配置

Country Status (6)

Country Link
US (1) US6861683B2 (ja)
EP (1) EP1380056B2 (ja)
JP (1) JP4369127B2 (ja)
AT (1) ATE363132T1 (ja)
DE (2) DE10118231A1 (ja)
WO (1) WO2002084746A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018008539A1 (ja) * 2016-07-08 2018-01-11 住友化学株式会社 紫外線発光半導体装置およびその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management
US7161345B2 (en) * 2004-09-09 2007-01-09 Veris Industries, Llc Power monitoring system that determines phase using a superimposed signal
US7273767B2 (en) * 2004-12-31 2007-09-25 Carsem (M) Sdn. Bhd. Method of manufacturing a cavity package
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
DE102005021991A1 (de) 2005-05-09 2006-11-16 Dr. Johannes Heidenhain Gmbh Optoelektronische Anordnung und Verfahren zu deren Herstellung
US7663214B2 (en) * 2005-07-25 2010-02-16 Kingston Technology Corporation High-capacity memory card and method of making the same
CN101233619B (zh) * 2005-07-28 2012-02-15 Nxp股份有限公司 微电子部件的封装及其制造方法
US7723146B2 (en) * 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20080122122A1 (en) * 2006-11-08 2008-05-29 Weng Fei Wong Semiconductor package with encapsulant delamination-reducing structure and method of making the package
CA2609619A1 (en) 2007-09-10 2009-03-10 Veris Industries, Llc Status indicator
CA2609611A1 (en) * 2007-09-10 2009-03-10 Veris Industries, Llc Split core status indicator
CA2609629A1 (en) * 2007-09-10 2009-03-10 Veris Industries, Llc Current switch with automatic calibration
US8212548B2 (en) 2008-06-02 2012-07-03 Veris Industries, Llc Branch meter with configurable sensor strip arrangement
US8421443B2 (en) 2008-11-21 2013-04-16 Veris Industries, Llc Branch current monitor with calibration
US8421639B2 (en) 2008-11-21 2013-04-16 Veris Industries, Llc Branch current monitor with an alarm
US9335352B2 (en) * 2009-03-13 2016-05-10 Veris Industries, Llc Branch circuit monitor power measurement
US9146264B2 (en) 2011-02-25 2015-09-29 Veris Industries, Llc Current meter with on board memory
US10006948B2 (en) 2011-02-25 2018-06-26 Veris Industries, Llc Current meter with voltage awareness
US9329996B2 (en) 2011-04-27 2016-05-03 Veris Industries, Llc Branch circuit monitor with paging register
US9250308B2 (en) 2011-06-03 2016-02-02 Veris Industries, Llc Simplified energy meter configuration
US9410552B2 (en) 2011-10-05 2016-08-09 Veris Industries, Llc Current switch with automatic calibration
CN102931178A (zh) * 2012-07-30 2013-02-13 易美芯光（北京）科技有限公司 一种新型led集成光源封装结构
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US10408911B2 (en) 2015-12-28 2019-09-10 Veris Industries, Llc Network configurable system for a power meter
US10371730B2 (en) 2015-12-28 2019-08-06 Veris Industries, Llc Branch current monitor with client level access
US10371721B2 (en) 2015-12-28 2019-08-06 Veris Industries, Llc Configuration system for a power meter
US10274572B2 (en) 2015-12-28 2019-04-30 Veris Industries, Llc Calibration system for a power meter
US11215650B2 (en) 2017-02-28 2022-01-04 Veris Industries, Llc Phase aligned branch energy meter
US11193958B2 (en) 2017-03-03 2021-12-07 Veris Industries, Llc Non-contact voltage sensor
US10705126B2 (en) 2017-05-19 2020-07-07 Veris Industries, Llc Energy metering with temperature monitoring
CN111758168A (zh) * 2018-02-19 2020-10-09 昕诺飞控股有限公司 具有光引擎的经密封的设备
CN111176480A (zh) * 2019-12-06 2020-05-19 深圳市鸿合创新信息技术有限责任公司 一种触控显示屏及其制备方法、触控装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834681A (ja) 1981-08-26 1983-03-01 Hitachi Ltd 固体撮像装置
DE3732075A1 (de) * 1987-09-23 1989-04-06 Siemens Ag Hermetisch dichtes glas-metallgehaeuse fuer halbleiterbauelemente und verfahren zu dessen herstellung
JP3242495B2 (ja) 1993-07-01 2001-12-25 シャープ株式会社 多層膜フィルタ付き受光素子及びその製造方法
JP3168859B2 (ja) 1995-03-06 2001-05-21 日本ケミコン株式会社 Ｃｃｄモジュールの樹脂封止方法
DE19509262C2 (de) 1995-03-15 2001-11-29 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung und Verfahren zu dessen Herstellung
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
DE19755734A1 (de) * 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
DE19803936A1 (de) 1998-01-30 1999-08-05 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Ausdehnungskompensiertes optoelektronisches Halbleiter-Bauelement, insbesondere UV-emittierende Leuchtdiode und Verfahren zu seiner Herstellung
DE19947044B9 (de) * 1999-09-30 2007-09-13 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement mit Reflektor und Verfahren zur Herstellung desselben
DE10023353A1 (de) * 2000-05-12 2001-11-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
DE10024336A1 (de) 2000-05-17 2001-11-22 Heidenhain Gmbh Dr Johannes Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018008539A1 (ja) * 2016-07-08 2018-01-11 住友化学株式会社 紫外線発光半導体装置およびその製造方法
CN109219892A (zh) * 2016-07-08 2019-01-15 住友化学株式会社 紫外线发光半导体器件及其制造方法

Also Published As

Publication number Publication date
DE50210203D1 (de) 2007-07-05
EP1380056B1 (de) 2007-05-23
US20040150064A1 (en) 2004-08-05
WO2002084746A3 (de) 2003-10-30
US6861683B2 (en) 2005-03-01
EP1380056B2 (de) 2014-07-09
JP4369127B2 (ja) 2009-11-18
DE10118231A1 (de) 2002-10-17
WO2002084746A2 (de) 2002-10-24
EP1380056A2 (de) 2004-01-14
ATE363132T1 (de) 2007-06-15

Similar Documents

Publication Publication Date Title
JP2004528713A (ja) 光電素子配置及び光電素子配置を製造する方法
US7268436B2 (en) Electronic device with cavity and a method for producing the same
US7122390B2 (en) Methods of fabrication for flip-chip image sensor packages
US8508034B2 (en) Electronic devices
KR101843402B1 (ko) 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
JP3618551B2 (ja) 光半導体モジュール
US20090127690A1 (en) Package and Manufacturing Method for a Microelectronic Component
US8987775B2 (en) Light emitting device package
JP6194426B2 (ja) オプトエレクトロニクス部品およびその製造方法
US6815263B2 (en) Component assembly and method for producing the same
KR101967261B1 (ko) 이미지 센서 패키지 및 이것의 제조 방법
JP5720296B2 (ja) 半導体装置の製造方法
JP3225774B2 (ja) Ｃｃｄモジュールの樹脂封止方法
JP2005303213A (ja) 固体撮像装置
JP3288394B2 (ja) 固体撮像装置の製造方法
JPH08236737A (ja) Ｃｃｄモジュールの樹脂封止方法
JPH0548344U (ja) 半導体装置
JP5838142B2 (ja) 半導体デバイスおよびその製造方法
KR20240031527A (ko) 이미지 센서 패키지 및 그 패키지 제조방법
CN117397047A (zh) 半导体元件和用于制造半导体元件的方法
CN1571162A (zh) 影像传感器具感测区防护封装结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees