CN117397047A - 半导体元件和用于制造半导体元件的方法 - Google Patents

半导体元件和用于制造半导体元件的方法 Download PDF

Info

Publication number
CN117397047A
CN117397047A CN202280038178.8A CN202280038178A CN117397047A CN 117397047 A CN117397047 A CN 117397047A CN 202280038178 A CN202280038178 A CN 202280038178A CN 117397047 A CN117397047 A CN 117397047A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor
carrier
semiconductor element
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280038178.8A
Other languages
English (en)
Inventor
M·齐茨尔斯佩格
T·施瓦茨
T·格布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of CN117397047A publication Critical patent/CN117397047A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Abstract

说明了一种半导体元件(100)，其具有带有主表面(10)的平坦的载体(1)，在所述主表面上安装有具有至少一个半导体芯片(21)的半导体芯片元件(2)，在所述载体的主表面和所述至少一个半导体芯片的上侧(23)之间的至少一个导线连接(3)，第一材料(4)，所述第一材料完全包裹所述导线连接并且具有第一塑料材料(41)，以及第二材料(5)，所述第二材料形成框架并围绕空腔(50)，其中所述至少一个半导体芯片的上侧具有没有所述第一材料和所述第二材料并且布置在所述空腔中的区域。此外还说明了一种用于制造半导体元件的方法。

Description

半导体元件和用于制造半导体元件的方法
技术领域
本发明公开了一种半导体元件和一种用于制造半导体元件的方法。
本专利申请要求德国专利申请10 2021 113 715.2的优先权，其公开内容通过引用并入本文。
背景技术
存在具有半导体芯片的带壳体的电子元件，即所谓的封装，其中芯片的上侧暴露并且因此芯片没有完全被壳体包围。这种元件也可称为“裸露的裸片封装(exposed diepackages)”。已经证明，对于这种元件，连贯的坚硬壳体会带来芯片脱落和接合线撕裂的风险，因为由于芯片未被壳体完整包围的设计，封装中的应力例如由于芯片、壳体和灌封的不同热膨胀而在极端情况下可能导致芯片从壳体上脱落，并且由于芯片的环境刚性地与芯片连接，在此也导致接合线从衬底上撕掉。
软壳体材料可以帮助避免这个问题。然而，这也导致封装整体上在机械方面几乎不提供抗变形的阻力，因此可能在元件的测试或处理过程中遭到损坏。
此外，壳体形状是已知的，其中芯片安装在第一层面上的空腔中，而接合线连接在壳体的不同于第一层面的第二层面上。对于这种阶梯式空腔，芯片的必要时部分的脱落可能不会直接影响接合线。但这种结构的缺点是壳体的成本极高，对这种壳体通常使用带有阶梯式空腔的多层印刷电路板，所述多层印刷电路板的成本是平面印刷电路板的数倍。
如果使用具有空腔的壳体，其中芯片的安装表面和接合线的连接点位于同一层面上并且典型地彼此靠近地布置，则通常用软材料来灌注该空腔。然而，由此使得封装整体上机械敏感且易弯，并且围绕芯片具有较大的例如为了处理不应被接触的表面。然而，如果使用硬填充材料，芯片、填充材料和衬底的不同热膨胀会导致封装中的强烈应力。例如，如果使用常用的传递成型(transfer molding)来制造，则该效果会进一步增强。在此情况下，通过在芯片上侧上密封时的大力可能会使得用于芯片安装的粘合剂收缩，并且该粘合剂在模具打开后将衬底压离芯片。在焊接或热循环期间，这可能导致芯片从衬底上脱落，由此也可能使得相邻的接合线被撕掉。
发明内容
特定实施方式的至少一个任务是说明一种半导体元件。特定实施方式的至少一个另外的任务是说明一种用于制造半导体元件的方法。
这些任务通过根据独立权利要求的主题和方法来解决。该主题和该方法的有利实施方式和扩展在从属权利要求中表征并且也从以下描述和附图中显现。
根据至少一种实施方式，半导体元件具有带有主表面的载体，在所述主表面上安装有半导体芯片元件。
根据至少一种另外的实施方式，在用于制造半导体元件的方法中，提供具有主表面的载体，在所述主表面上安装有半导体芯片元件。
下面描述的实施方式和特征同等地涉及半导体元件和用于制造半导体元件的方法。
特别优选地，载体是平坦的载体。因此，为了将半导体芯片元件安装在载体上，特别优选地提供平坦的载体。这特别是可以意味着载体不具有可以在其中安装半导体芯片元件的空腔，即不具有凹部。载体的其上安装有半导体芯片元件的主表面特别优选地被构造为平坦的或基本平坦的。在此情况下，平坦特别是可以意味着主表面的高度变化小于半导体芯片元件的高度，或者优选地小于半导体芯片元件的高度的10％，或者特别优选地小于半导体芯片元件的高度的5％。因此，载体可以被构造为平板形式，其中载体的与主表面相对的下侧可以被提供和设置用于半导体元件的安装和电接触。
例如，载体可以是单层载体或多层载体，即具有由一种载体材料制成的一层或由一种或多种载体材料制成的多个层的载体。载体材料可以是例如塑料或陶瓷材料。因此，载体可以是例如陶瓷载体或塑料载体，例如单层或多层的印刷电路板，例如单层或多层的PCB(“printed circuit board，印刷电路板”)。为了接触半导体元件以及为了电连接半导体芯片元件，可以存在电连接部位、导体轨道和电通孔。
根据另一实施方式，所述半导体芯片元件具有至少一个半导体芯片。所述至少一个半导体芯片具有在半导体芯片元件安装在载体的主表面上之后背向载体的上侧。所述至少一个半导体芯片可以是电子半导体芯片，例如集成电路(IC：“integrated circuit，集成电路”)或光电半导体芯片，例如发光二极管芯片或激光二极管芯片。特别优选地，半导体芯片元件可以具有电子半导体芯片作为至少一个半导体芯片，该电子半导体芯片具有上侧，在所述上侧上安装了光电半导体芯片。该电子半导体芯片可以是例如基于硅芯片的集成电路，其被提供和设置用于操控光电半导体芯片。例如，光电半导体芯片可以是像素化发光二极管芯片，即具有多个彼此独立可控的发射极区域的发光二极管芯片，这些发射极区域布置为矩形。为了安装半导体芯片元件，可以例如借助于焊接或粘合将该半导体芯片元件固定在载体的主表面上，并且必要时取决于至少一个半导体芯片的设计，也可以从半导体芯片元件的下侧来电连接该半导体芯片元件。
根据另一实施方式，在所述载体的主表面和所述至少一个半导体芯片的上侧之间存在至少一个导线连接。换言之，在半导体芯片元件和载体之间经由至少一个导线连接存在电接触，该至少一个导线连接特别是可以具有或者可以是一个或多个接合线。为此，可以在载体的主表面上存在电连接部位，导线连接的一个或多个接合线接合到所述电连接部位。对应的电连接部位也可以存在于至少一个半导体芯片的上侧上。具有至少一个半导体芯片的半导体芯片元件因此安装在载体上并且至少与载体的主表面和半导体芯片的上侧之间的至少一个导线连接电接触。
根据另一实施方式，所述半导体元件还具有第一材料和第二材料。第一材料和第二材料彼此不同并且特别是先后施加在载体上，即施加在载体的主表面上。第一和第二材料特别是被提供和设置为与载体一起形成壳体，其中半导体芯片元件保持至少部分暴露。特别优选地，在安装了半导体芯片元件之后将第一材料和第二材料施加在载体上。
根据另一实施方式，所述第一材料完全包裹所述至少一个导线连接。这特别是意味着，在载体的主表面与半导体芯片元件的至少一个半导体芯片的上侧电连接之后，用第一材料包裹所述至少一个导线连接，使得用第一材料覆盖了导线连接，即优选地一个或多个接合线，包括载体的主表面处和至少一个半导体芯片的上侧处的电连接部位。如果存在多个导线连接，则这些导线连接全部由第一材料完全包裹，其中第一材料可以连贯地或在彼此分开的区域中施加在载体上。
根据另一实施方式，所述第二材料形成框架。特别地，该框架可以形成在载体的主表面上。第二材料可以围绕空腔，使得第二材料形成凹部。
根据另一实施方式，所述至少一个半导体芯片的上侧具有没有第一材料和第二材料并且布置在空腔中的区域。特别优选地，仅半导体芯片的上侧的位于至少一个导线连接的区域中的部分被第一材料覆盖，以用第一材料完全包裹至少一个导线连接。该部分可以特别优选地位于至少一个半导体芯片的上侧的边缘区域中，使得仅该边缘区域或者甚至仅该边缘区域的一个或多个部分被第一材料覆盖。此外，特别优选的是，上侧没有任何部分或者只有被第一材料覆盖的部分由第二材料覆盖。因此，优选至少一个半导体芯片的上侧的没有第一材料的整个区域也没有第二材料。此外，半导体芯片的上侧可以具有没有任何材料的区域。换言之，这特别是可以意味着半导体芯片在没有任何材料的区域中没有被已制成半导体元件的任何固体材料覆盖。因此，没有任何材料的区域可以与半导体元件布置于其中的环境气氛直接接触，该环境气氛可以是例如空气。
在半导体芯片元件具有带有上侧的电子半导体芯片作为至少一个半导体芯片且在该上侧上安装有光电半导体芯片的情况下，光电半导体芯片特别优选地在空腔中与第一材料和第二材料有间隔地布置。换言之，在这种情况下，光电半导体芯片特别优选地布置在电子半导体芯片的上侧的没有第一材料和第二材料的区域上。
根据另一实施方式，所述第一材料具有第一塑料材料或由第一塑料材料组成。特别优选地使用在至少一个导线连接上施加尽可能小的力或尽可能不施加力的方法来施加第一材料，即特别是第一塑料材料。特别优选地，第一材料借助于真空注射成型(VIM：“vacuum injection molding”)来施加。在此情况下，使用负压将至少第一塑料材料模制到至少一个导线连接上，其中至少一个导线连接被完全包裹。当使用真空注射成型时，密封力明显小于常用的传递成型(transfer molding)。此外，作用在半导体芯片元件上的力低于传递成型期间的力，并且载体的负荷以及用于安装半导体芯片元件的必要时使用的粘合剂的收缩也较小。替代地或附加地，为了施加第一材料，即至少第一塑料材料以及因此为了包裹至少一个导线连接，使用膜辅助成型方法(FAM：“foil-assisted molding”)、铸造方法(“casting”)、喷涂方法(“spraying”)、牺牲层方法或所提及的方法的组合。
特别优选地，所述第一材料至少部分是软的和/或有弹性的。对应地，至少第一塑料材料是软的和/或有弹性的。换句话说，第一材料，即至少第一塑料材料，不是刚性的，而是即使在较小的力的作用下也可塑性和/或弹性地变形，使得在存在应力的情况下——所述应力例如可能由于在温度变化期间不同的热膨胀系数(例如在焊接半导体元件时)而出现，可以最小化对至少一个导线连接的机械负荷。特别优选地，称为软的和/或有弹性的材料可以具有小于1GPa或小于500MPa或甚至小于100MPa的弹性模量。
特别优选地，所述第一塑料材料可以具有硅树脂或由硅树脂制成。特别优选地，硅树脂可以具有大于或等于1MPa且小于或等于50MPa的弹性模量。例如，它也可以是可以用于防辐射的黑色硅树脂。此外，第一塑料材料例如还可以具有环氧树脂或由环氧树脂制成，特别优选地具有增塑剂。
此外，所述第一材料可以具有与第一塑料材料和第二材料不同的第二塑料材料。例如，第二塑料材料可以布置在第一塑料材料上，并且可以与第一塑料材料一起完全包裹至少一个导线连接。第二塑料材料优选可以是软的和/或有弹性的。特别地，第二塑料材料可以具有硅树脂或由硅树脂制成。此外，第二塑料材料还可以具有例如环氧树脂或由环氧树脂制成。例如，环氧树脂可以具有大于或等于1GPa且小于或等于10GPa的弹性模量。具有环氧树脂的材料特别是也包括硅树脂-环氧树脂混合材料。例如，两种不同的硅树脂或硅树脂和环氧树脂或硅树脂和硅树脂-环氧树脂混合材料可以用于第一塑料材料和第二塑料材料。特别地，可以使用先前针对第一塑料材料描述的方法来施加第二塑料材料。
根据另一实施方式，所述第二材料具有选自第三塑料材料、半导体材料和金属材料中的一种或多种材料。特别优选地，第二材料是刚性的。作为半导体材料，对于第二材料例如可以使用硅。在金属材料的情况下，例如可以使用钢。通过刚性的第二材料，刚性且因此非弹性的框架可以形成在载体上，这对于半导体元件的稳定性可能是有利的。由于至少一个导线连接由第一材料包裹，该第一材料优选地至少部分是软的和/或有弹性的，因此如上所述，可以保护至少一个导线连接免遭应力，即使例如在载体与第二材料之间出现这种应力。
第三塑料材料可以优选具有热固性塑料或者是热固性塑料。特别优选地，第三塑料材料可以具有环氧树脂或者由环氧树脂制成，特别是刚性环氧树脂。特别优选的可以是高填充环氧材料，通过这种材料可以优化诸如硬度、热膨胀系数、弹性模量等机械特性并使这些机械特性适配于接合对象。此外，第二材料例如也可以具有硅树脂或由硅树脂制成，例如黑色硅树脂。如果针对第一材料和第二材料仅使用塑料材料，则特别有利的是利用同一个模具来施加第一材料和第二材料。例如，可以将具有已安装且已电接触的半导体芯片元件的载体插入到模具中，在该模具中首先将第一材料模制到至少一个导线连接处，然后将第二材料成型在载体上。第三塑料材料可以例如借助于传递成型或结合第一塑料材料提及的其他方法来施加。
根据特别优选的实施方式，将所述至少一个导线连接，即，包括连接部位的至少一个接合线，借助于真空注射成型嵌入到诸如硅树脂的软的第一材料中，并且然后将该第一材料又嵌入诸如环氧树脂的较硬的第二材料中。
例如，从载体观察，第一材料可以至少部分地施加在第二材料上和/或下。此外，第一材料可以至少部分地布置在由第二材料形成的空腔中。例如，第一材料可以部分或完全覆盖第二材料。此外还可能的是，第一材料完全覆盖除观察窗之外的第二材料。第二材料的表面的一部分(例如具有标记)可以通过观察窗可见，所述观察窗可以填充有优选透明的填充材料，例如透明硅树脂。替代地，第二材料也可以部分或完全地覆盖第一材料。
第一材料和第二材料特别是可以被成型为，使得半导体元件具有背向载体的上侧，该上侧是平坦的并且具有至少部分地由空腔形成的开口，半导体芯片的一部分通过该开口暴露。
此外，窗口元件和/或保护膜和/或具有波长转换物质的覆盖元件可以在空腔中或空腔上布置在半导体芯片元件上方。特别优选地，覆盖元件可以与半导体芯片元件有间隔。
利用本文描述的半导体元件，可以显著减少硬壳体或软壳体的上述问题。特别有利的可能是，只有紧邻至少一个导线连接的区域由软的第一材料制成。通过将至少一个导线连接嵌入软的第一材料中，可以使得导线连接在很大程度上不受剩余半导体元件的机械负荷和应力的影响。
此外，不需要具有阶梯式空腔(即阶梯式主表面)的载体，在这种载体中至少一个半导体芯片安装在第一层面上并且用于至少一个导线连接的一个或多个连接点布置在与第一层面不同的第二层面上。
通过使用第一材料和第二材料，特别优选地通过使用所描述的用于第一材料的施加方法，可以在扁平封装包装设计的同时获得更高的机械稳定性和循环稳定性。
附图说明
进一步的优点、有利的实施方式和扩展由下面结合附图描述的实施例得出。
图1A和图1B示出了根据实施例的半导体元件的示意图，
图2A至图3B示出了根据另外的实施例的半导体元件的示意图，
图4A和4B示出了根据另一实施例的半导体元件的示意图，
图5A至图5D示出了根据实施例的用于制造半导体元件的方法的方法步骤的示意图，
图6A和图6B示出了根据另一实施例的半导体元件的示意图，
图7A至图7D示出了根据实施例的用于制造半导体元件的方法的方法步骤的示意图，
图8A和图8B示出了根据另一实施例的半导体元件的示意图，
图9A至图9D示出了根据实施例的用于制造半导体元件的方法的方法步骤的示意图，
图10A至图10D示出了根据另外的实施例的半导体元件的示意图。
在实施例和附图中，相同、相同类型或相同作用的要素均可以设有相同的附图标记。所示出的要素以及它们彼此之间的尺寸比例不应被视为真实比例，而是诸如层、部件、元件和区域的各个要素可以被夸大地显示以更好地显示和/或更好地理解。
具体实施方式
图1A和图1B以截面图(图1A)和上侧的俯视图(图1B)示出了根据实施例的半导体元件100。
半导体元件100具有载体1，载体1具有主表面10，在主表面10上安装有半导体芯片元件2，半导体芯片元件2具有至少一个半导体芯片21，例如诸如集成电路的电子半导体芯片或诸如发光二极管芯片或激光二极管芯片的光电半导体芯片。在所示的实施例中，纯示例性地，半导体芯片元件2具有电子半导体芯片作为至少一个半导体芯片21，在该电子半导体芯片上安装并电连接了由光电半导体芯片形成的另外的半导体芯片22。电子半导体芯片21例如是例如基于硅芯片的集成电路，该集成电路被提供和设置用于操控所述光电半导体芯片。至少一个半导体芯片21具有背向载体1的上侧23，并且在所示的实施例中例如通过焊接在上侧23上安装了光电半导体芯片22。例如，光电半导体芯片22可以是像素化发光二极管芯片，即具有多个可彼此独立操控的发射极区域并且这些发射极区域以矩阵状布置的发光二极管芯片。例如，光电半导体芯片22可以具有由10×10发射极区域构成的矩阵。这种半导体芯片例如对于例如汽车领域的自适应照明来说是有利的。
如图所示，载体1优选地是不具有其中可以安装半导体芯片元件2的空腔(即，没有凹部)的平坦载体。载体1的其上安装有半导体芯片元件2的主表面10特别优选被构造为平坦的或基本上平坦的。因此，载体1可以被构造为平板形式，其中载体1的与主表面10相对的下侧可以被提供和设置用于半导体元件100的安装和电接触。
例如，载体1可以是单层载体或多层载体，即具有由一种载体材料制成的一层或由一种或多种载体材料制成的多个层的载体。载体材料可以是例如塑料或陶瓷材料。因此，载体可以是例如陶瓷载体或塑料载体，例如单层或多层的印刷电路板，例如单层或多层的PCB(“printed circuit board，印刷电路板”)。在本实施例和另外的实施例中，纯示例性地示出单层PCB作为载体1。为了接触半导体元件100以及为了电连接半导体芯片元件2，可以存在电连接部位11、导体轨道12和电通孔13。
为了将半导体芯片元件2安装在载体1上，可以例如借助于焊接或粘合将该半导体芯片元件固定在载体1的主表面10上，并且必要时也可以从半导体芯片元件2的下侧来电连接该半导体芯片元件。在所示的实施例中，半导体芯片元件2与至少一个半导体芯片2一起固定在安装焊盘14上，安装焊盘14经由大量通孔13与连接部位11连接，用于从半导体芯片元件2中导出热量。
在载体1的主表面10和至少一个半导体芯片21的上侧23之间存在至少一个导线连接3。在所示的实施例中，如图所示存在多个导线连接3。换言之，在半导体芯片元件2和载体1之间经由至少一个导线连接3存在电接触，该至少一个导线连接特别是可以具有或者可以是一个或多个接合线。为此，半导体芯片元件2的至少一个半导体芯片21在上侧23上具有电连接部位24。此外，在载体1的主表面10上存在电连接部位11。导线连接3的一个或多个相应的接合线接合到连接部位11、24。具有至少一个半导体芯片21的半导体芯片元件2因此安装在载体1上并且至少与位于载体1的主表面10和至少一个半导体芯片2的上侧23之间的一个或多个(如图所示)导线连接3电接触。
半导体元件100还具有施加在载体1的主表面10上的第一材料4和第二材料5。第一材料4和第二材料5彼此不同并且特别是先后施加在载体1上，即施加在载体1的主表面10上。第一和第二材料4、5特别是被提供和设置为与载体1一起形成壳体，其中半导体芯片元件2保持至少部分暴露。特别优选地，在安装了半导体芯片元件2之后将第一材料4和第二材料5施加在载体1上。此外，在所示的实施例中，还可以将第二材料5在半导体芯片元件2之前施加在载体1上。
第一材料4完全包裹导线连接3。这特别是意味着，在载体1的主表面10与半导体芯片元件2的至少一个半导体芯片21的上侧23电连接之后，用第一材料4包裹导线连接3，使得导线连接3，即包括载体1的主表面10处和至少一个半导体芯片21的上侧24处的电连接部位11、24的接合线被第一材料4覆盖。
第二材料5在载体1的主表面10上形成框架。第二材料5围绕空腔50，使得通过第二材料5形成凹部。半导体芯片元件2布置在空腔50中并且在所示的实施例中与第二材料5有间隔。在半导体芯片元件2和第二材料5之间的空隙中，导线连接3布置成被第一材料4包裹。
半导体芯片元件2的至少一个半导体芯片21的上侧23具有没有第一材料4和第二材料5并且布置在空腔50中的区域。特别地，仅半导体芯片21的上侧23的位于导线连接3的区域中的部分被第一材料4覆盖，以用第一材料4完全包裹导线连接3。从图1A和图1B中可以看出，该部分可以位于至少一个半导体芯片21的上侧23的边缘区域中，使得仅上侧23的其中布置有连接部位24的边缘区域被第一材料4覆盖。由此半导体元件100在其上侧处具有开口6。另外的半导体芯片22，即光电半导体芯片，完全没有第一材料4和第二材料5，并且因此在开口6中从半导体元件100的上侧暴露并且可接近。换言之，半导体芯片21具有没有半导体元件1 00的任何材料并且因此也是暴露的并且可接近的区域。此外，另外的半导体芯片22还具有没有半导体元件100的任何材料的区域。
第一材料4具有第一塑料材料41。特别地，第一材料4可以由第一塑料材料41组成。第一塑料材料41具有硅树脂或者特别优选是硅树脂。它也可以是黑色硅树脂，其可以用于防护辐射。特别地，第一塑料材料41以及因此第一材料4是软的和/或有弹性的并且因此可塑性和/或弹性地变形，使得被第一材料4包裹的导线连接3能够免受半导体元件100中的机械负荷和应力。
特别优选地，使用对导线连接3尽可能不施加力或施加至少尽可能小的力的方法来施加第一材料4，即第一塑料材料41。第一材料4特别优选地借助于真空注射成型来施加。在此情况下，使用负压将第一塑料材料41模制到导线连接上，其中导线连接3被完全包裹。通过真空注射成型，可以使用低密封力例如在半导体芯片21上实现良好的密封。此外，在包裹导线接触件3时，导线接触件3变形的风险很小并且芯片脱落的风险也很小。替代地或附加地，为了施加第一材料4，即至少第一塑料材料41，以及由此包裹导线连接3，也可以使用膜辅助成型方法、铸造方法、喷涂方法、牺牲层方法或所提及的方法的组合。此外，如下文进一步描述的，第一材料4例如还可以具有至少一种另外的塑料材料，其在这里和下文中称为第二塑料材料并且与第一塑料材料41一起形成第一材料。
在图1A和图1B中可以看出，第一材料4完全覆盖第二材料5，并且因此还可以用作第二材料5的防护，例如在黑色硅树脂的情况下用作辐射防护。第二材料5具有刚性材料并用作硬加固框架。例如，第二材料5可以具有或者可以是第三塑料材料53，第三塑料材料53优选地可以具有或者可以是环氧树脂，特别是高填充环氧树脂。此外，还可以使用硅树脂-环氧树脂混合材料。替代于此地，例如，还可以使用液晶材料(LCP：“liquid-crystalpolymer，液晶聚合物”)或诸如硅的半导体材料或诸如钢的金属材料或其组合。在塑料材料的情况下，第二材料5可以优选地模制在框架处，例如借助于传递成型方法。在半导体材料或金属材料的情况下，第二材料5可以例如形成预制框架，该预制框架被粘合到载体的主表面10上。
在根据图1A和图1B的半导体元件100中，半导体芯片元件2(即，特别是半导体芯片21、22)位于由刚性的第二材料5形成的空腔50中，而导线连接3和半导体芯片21的上侧23的边缘区域由第一材料4形成并因此受到保护。半导体元件100的由第一材料4形成的上侧是平坦的并且没有例如未限定的底部灌封。由此，半导体元件100提供了限定的表面，并且特别是为例如借助于真空容纳器的处理提供了光滑且大的表面。由于第二材料5以及由此引起的加固，半导体元件5仍然具有良好的形状稳定性。
后续图示出了根据另外的实施例的半导体元件100的扩展和修改。下面的描述基本上分别涉及与先前实施例的差异。在此，未描述的特征可以分别如上所述地构造。
图2A和图2B以截面图和上侧的俯视图示出了根据另一实施例的半导体元件100，该半导体元件附加地在第一材料4中具有观察窗7。换句话说，在本实施例中，除了观察窗7之外，第一材料4完全覆盖第二材料5。通过观察窗7可以看到第二材料5的表面的一部分。如图2B所示，刻字(例如激光刻字)或其他标识可以施加在第二材料5上，也就是施加在半导体元件100的加固框架上。
图2C中以截面图示出了另一实施例，其中观察窗7填充有填充材料8。填充材料8例如可以是白色或发白的或者特别优选透明的，并且例如可以具有或者可以是硅树脂。
此外，如图2C所示，覆盖元件9可以布置在空腔50中或空腔50上，并且因此在开口6中或开口6上布置在半导体芯片元件2上方。例如，覆盖元件9可以具有或者可以是波长转换物质和/或窗口元件和/或保护膜。特别优选地，覆盖元件9可以与半导体芯片元件2有间隔，如图2C所示。
即使根据以下实施例的半导体元件被示为没有观察窗并且没有覆盖元件，观察窗和/或一个或多个覆盖元件也可以如上所述地存在。
图3A和图3B以截面图和上侧的俯视图示出了半导体元件100的另一实施例，其中第一材料4仅布置在第二材料5的空腔50中。因此，第二材料5的背向载体1的上侧没有第一材料4，并且因此形成半导体元件100的上侧的一部分。因此，由第二材料5形成的加固框架在该实施例中很大程度上向上暴露。在此情况下，用于模塑材料的通道(未示出)可以在上部位于第二材料5上，或可以位于第二材料5下方。纯示例地，在第二材料5的上侧上示出了标记。
在后续附图中，为了清楚起见，不再对半导体元件100的所有要素提供附图标记。
图4A和图4B以截面图和上侧的俯视图示出了半导体元件100的另一实施例，其中第一材料4仅布置在该实施例中唯一的导线连接3的区域中。第二材料5，特别优选地在该实施例中可以具有由黑色环氧树脂形成的第三塑料材料53，可以除了导线连接3的所述区域之外一直邻接到半导体芯片元件2，并且可以例如通过模制方法模制到载体的主表面10处。由此，在载体1上的整个壳体部件可以通过模制方法制造。
图5A至图5D示出了用于制造图4A和图4B的半导体元件100的方法的方法步骤。在第一方法步骤中，半导体芯片元件2安装在载体1上并且经由导线连接3电接触。如图5A和图5B所示，借助于具有模具部件91的模具90来施加由第一塑料材料41形成的第一材料4以包裹导线连接3。通过闭合模具部件91，如图5B所示，可以在导线连接3上方成型出一种由软的和/或弹性的第一材料4制成的圆顶，该圆顶完全包裹导线连接3，但仅布置在导线连接3的区域中。借助于可以单独移动的可选的另外的模具部件92，可以保护半导体芯片元件2、特别是光电半导体芯片的上侧。
利用同一个模具90，如图5C所示，可以在进一步的方法步骤中在载体1上围绕具有第一材料4的半导体芯片元件2形成第二材料5。可选地，半导体芯片元件2的电子半导体芯片的上侧的一部分也可以用第二材料5覆盖。在所示的方法中，特别有利的是，仅导线连接3的紧邻环境由软材料形成。该环境可以设计得非常小；由第二材料5形成的硬体的底切是可能的。
通过固化第二材料5并去除模具90，可以完成半导体元件100，如图5D所示。
即使图5A至图5D以及另外的附图中示出了用于制造单个半导体元件100的方法，也可以制造复合体中的多个半导体元件，该复合体可以在固化之后分离为单独的半导体元件。
所描述的方法与导线连接3的数量无关。在图6A和图6B以及图7A至图7D中，例如示出了半导体元件100及其制造方法，其中存在两个相对的导线连接3，它们分别通过由第一材料4形成的单独的部件包裹。
图8A和8B示出了实施例，其中导线连接3存在于半导体芯片元件2的整个周围，即在所有四个侧面上。在此情况下，第一材料4可以借助于上述方法例如如图所示形成为框架形状，或者也可以以单独的部件施加在导线连接3上。因此通过简单地适配模具90，可以使用所描述的方法来包裹任意数量的导线接触件3。
图9A至图9D示出了根据另一实施例的用于制造半导体元件100的方法的方法步骤，其中用于形成第二材料5的模具被成型为使得第二材料5被形成得更厚并且因此能够形成更稳定的框架。因此，第二材料5形成具有较深空腔的模制体，半导体芯片元件布置在该较深空腔中。例如，在该空腔中，覆盖元件可以与半导体芯片元件3有间隔地布置或者直接布置在半导体芯片元件3上。例如，可以将波长转换物质灌注到空腔中，可以插入玻璃窗，或者由于腔体的深度，可以将保护膜保持在空腔上方的一定距离处。
替代于或附加于所示的实施例和方法步骤，还可以例如依次执行和组合多个真空注射成型步骤或真空注射成型与诸如传递成型的其他成型方法的组合。
图10A示出了半导体元件1 00的实施例，其中将由第二材料5形成的辐射不敏感保护层施加在第一材料4上方。对于两种材料4、5都可以使用真空注射成型来制造。例如，第一材料4可以形成机械稳定的模制体，例如由具有优选软的环氧树脂的第一塑料材料41，而第二材料5具有由黑色硅树脂形成的第三塑料材料53。由于这两种材料是在一个注塑工艺中产生的，因此表面和层厚度被良好限定。所示的实施例有利地在大的元件面上、特别是在导线连接3上具有高刚性。还提供了以下优点：保护环氧树脂，以避免由紫外线或蓝光引起的老化。
图10B示出了实施例，其中第一材料具有由硅树脂形成的第一塑料材料41，而第二材料5具有由优选刚性的环氧树脂形成的第三塑料材料53。由此，将第二材料5形式的机械稳定体施加在由第一材料4形成的柔性模制体上方。
第一材料和第二材料都可以具有多于一种塑料材料，如以下实施例所示。由此，例如可以产生由软层、硬层和软层构成的序列。
图10C示出了另一实施例，其中第一材料4除了具有第一塑料材料41之外还具有施加在第一塑料材料41上方的第二塑料材料42。塑料材料41、42可以彼此相同或优选地彼此不同，并且可以借助于相同或不同的方法来施加。例如，第一塑料材料41可以是借助于真空注射成型或掩模辅助喷涂施加的硅树脂，而第二塑料材料42可以是借助于真空注射成型施加的环氧树脂或者也可以是硅树脂。在第二塑料材料42上方，如图10A的实施例中那样，优选地借助于真空注射成型来施加包括由黑色硅树脂形成的第三塑料材料53的第二材料5。所示的半导体元件100特别是在大的元件面上具有高刚性，并且在导线连接3上方的区域中具有高刚性。此外，可以实现应力降低，特别是通过载体1和环氧树脂层之间的软硅树脂层、通过环氧树脂层对导线连接3的保护、通过黑色硅树脂和大的光反射面对环氧树脂的光老化防护来实现。
图10D示出了另一实施例，其中如图10A的实施例中那样，第一材料4由第一塑料材料41形成，该第一塑料材料41具有或者是借助于真空注射成型施加的硅树脂并且可以例如是光学透明的。第二材料5具有由光学透明或黑色刚性环氧树脂制成的第三塑料材料53以及在第三塑料材料53上方的由黑色硅树脂制成的第四塑料材料54。与先前的实施例一样，所示的半导体元件100特别是在大的元件面上具有高刚性，并且在导线连接3上方的区域中具有高刚性。此外，特别是可以通过载体1和环氧树脂层之间的软硅树脂层以及通过黑色硅树脂对环氧树脂的光老化防护来实现应力降低。
结合附图描述的特征和实施例可以根据另外的实施例彼此组合，即使没有明确地描述所有组合。此外，结合附图描述的实施例可以替代地或附加地具有根据发明内容部分中的描述的另外的特征。
本发明不限于基于实施例的描述。相反，本发明包括每个新特征和特征的每个组合，这特别是包括权利要求中的特征的每个组合，即使该特征或该组合本身没有在权利要求或实施例中明确地说明。
附图标记列表
1 载体
2 半导体芯片元件
3 导线连接
4 第一材料
5 第二材料
6 开口
7 观察窗
8 填充材料
9 覆盖元件
10 主表面
11 连接部位
12 导体轨道
13 过孔
14 安装焊盘
21 半导体芯片
22 半导体芯片
23 上侧
24 连接部位
41 第一塑料材料
42 第二塑料材料
50 空腔
53 第三塑料材料
54 第四塑料材料
90 模具
91 模具部件
92 模具部件
100 半导体元件

Claims (19)

1.一种半导体元件(100)，具有
-带有主表面(10)的平坦的载体(1)，在所述主表面上安装有具有至少一个半导体芯片(21)的半导体芯片元件(2)，
-在所述载体的主表面和所述至少一个半导体芯片的上侧(23)之间的至少一个导线连接(3)，
-第一材料(4)，所述第一材料完全包裹所述导线连接并且具有第一塑料材料(41)，
-第二材料(5)，所述第二材料形成框架并围绕空腔(50)，
其中所述至少一个半导体芯片的上侧具有没有所述第一材料和所述第二材料并且布置在所述空腔中的区域，其中所述半导体芯片的上侧具有没有任何材料的区域。
2.根据权利要求1所述的半导体元件，其中所述半导体芯片元件具有带有上侧的电子半导体芯片作为至少一个半导体芯片，在该上侧上安装有光电半导体芯片(22)，其中所述光电半导体芯片在所述空腔中与所述第一材料和所述第二材料有间隔地布置。
3.根据前述权利要求中任一项所述的半导体元件，其中所述第一塑料材料是软的和/或有弹性的。
4.根据前述权利要求中任一项所述的半导体元件，其中所述第一塑料材料具有硅树脂。
5.根据前述权利要求中任一项所述的半导体元件，其中所述第一材料具有与所述第一塑料材料和所述第二材料不同的第二塑料材料(42)，所述第二塑料材料布置在所述第一塑料材料上，并且与所述第一塑料材料一起完全包裹所述至少一个导线连接。
6.根据前述权利要求中任一项所述的半导体元件，其中所述第二材料是刚性的。
7.根据前述权利要求中任一项所述的半导体元件，其中所述第二材料具有选自第三塑料材料、半导体材料和金属材料的一种或多种材料。
8.根据权利要求7所述的半导体元件，其中所述第三塑料材料具有环氧树脂或黑色硅树脂。
9.根据权利要求7所述的半导体元件，其中所述半导体材料具有硅。
10.根据权利要求7所述的半导体元件，其中所述金属材料具有钢。
11.根据前述权利要求中任一项所述的半导体元件，其中从所述载体观察，所述第一材料至少部分地施加在所述第二材料上。
12.根据权利要求11所述的半导体元件，其中所述第一材料完全覆盖所述第二材料。
13.根据权利要求11所述的半导体元件，其中除了观察窗(7)之外，所述第一材料完全覆盖所述第二材料。
14.根据前述权利要求中任一项所述的半导体元件，其中所述第一材料布置在所述空腔中。
15.根据前述权利要求中任一项所述的半导体元件，其中所述第二材料覆盖所述第一材料。
16.根据前述权利要求中任一项所述的半导体元件，其中所述半导体元件具有背向所述载体的上侧，所述上侧是平坦的并且具有开口(6)，通过所述开口(6)暴露所述半导体芯片的一部分。
17.根据前述权利要求中任一项所述的半导体元件，其中窗口元件和/或保护膜和/或具有波长转换物质的覆盖元件(9)在所述空腔中或所述空腔上布置在所述至少一个半导体芯片上方。
18.一种用于制造根据前述权利要求中任一项所述的半导体元件的方法，其中
-将具有至少一个半导体芯片(21)的半导体芯片元件(2)安装在载体(1)上并且使用在所述载体的主表面(10)和所述至少一个半导体芯片的上侧(23)之间的至少一个导线连接(3)来电接触所述半导体芯片元件(2)，
-借助于真空注射成型、借助于膜辅助成型方法、借助于铸造方法、借助于喷涂方法和/或借助于牺牲层方法用第一材料(4)完全包裹所述至少一个导线连接，所述第一材料具有第一塑料材料(41)，
-将第二材料(5)施加在所述载体上，所述第二材料形成框架并围绕空腔(50)，
其中所述半导体芯片的上侧具有没有第一塑料材料和第二塑料材料并且布置在所述空腔中的区域。
19.根据权利要求20所述的方法，其中利用同一个模具(90)来施加所述第一材料和所述第二材料。
CN202280038178.8A 2021-05-27 2022-05-25 半导体元件和用于制造半导体元件的方法 Pending CN117397047A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021113715.2A DE102021113715A1 (de) 2021-05-27 2021-05-27 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102021113715.2 2021-05-27
PCT/EP2022/064244 WO2022248570A1 (de) 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Publications (1)

Publication Number Publication Date
CN117397047A true CN117397047A (zh) 2024-01-12

Family

ID=82218429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280038178.8A Pending CN117397047A (zh) 2021-05-27 2022-05-25 半导体元件和用于制造半导体元件的方法

Country Status (3)

Country Link
CN (1) CN117397047A (zh)
DE (2) DE102021113715A1 (zh)
WO (1) WO2022248570A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
JP2006269986A (ja) 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 発光装置
CN101233619B (zh) * 2005-07-28 2012-02-15 Nxp股份有限公司 微电子部件的封装及其制造方法
DE102014112540A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
US9543735B2 (en) * 2014-09-26 2017-01-10 Texas Instruments Incorporated Optoelectronic packages having through-channels for routing and vacuum
DE102015108736A1 (de) * 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US20190206752A1 (en) 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same

Also Published As

Publication number Publication date
DE112022002802A5 (de) 2024-03-21
WO2022248570A1 (de) 2022-12-01
DE102021113715A1 (de) 2022-12-01

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6861683B2 (en) Optoelectronic component using two encapsulating materials and the method of making the same
CN104737307B (zh) 用于制造多个光电子半导体构件的方法
US6983537B2 (en) Method of making a plastic package with an air cavity
US6433285B2 (en) Printed wiring board, IC card module using the same, and method for producing IC card module
JP2019016689A (ja) 電子制御装置及び同製造方法
US20060113642A1 (en) Semiconductor device
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
CN111613541A (zh) 半导体装置和制造半导体装置的方法
US7858446B2 (en) Sensor-type semiconductor package and fabrication method thereof
US20060273437A1 (en) Optoelectronic semiconductor assembly with an optically transparent cover, and a method for producing optoelectronic semiconductor assembly with an optically transparent cover
JP3900613B2 (ja) 表面実装型チップ部品及びその製造方法
US7868430B2 (en) Semiconductor device
US20060097405A1 (en) IC chip package and method for packaging same
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP4334335B2 (ja) 混成集積回路装置の製造方法
CN117397047A (zh) 半导体元件和用于制造半导体元件的方法
TW201501218A (zh) 半導體裝置之製造方法及半導體裝置
CN110462854B (zh) 用于制造光电子半导体器件的方法
US6162653A (en) Lead frame attachment for optoelectronic device
US7358598B2 (en) Process for fabricating a semiconductor package and semiconductor package with leadframe
US20020079438A1 (en) Image sensor package and substrate thereof
CN1173737A (zh) 用凸框约束的凝胶来封装易碎器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination