WO2022248570A1 - Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements - Google Patents

Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements Download PDF

Info

Publication number
WO2022248570A1
WO2022248570A1 PCT/EP2022/064244 EP2022064244W WO2022248570A1 WO 2022248570 A1 WO2022248570 A1 WO 2022248570A1 EP 2022064244 W EP2022064244 W EP 2022064244W WO 2022248570 A1 WO2022248570 A1 WO 2022248570A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
semiconductor
carrier
plastic material
cavity
Prior art date
Application number
PCT/EP2022/064244
Other languages
English (en)
French (fr)
Inventor
Michael ZITZLSBERGER
Thomas Schwarz
Tobias Gebuhr
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN202280038178.8A priority Critical patent/CN117397047A/zh
Priority to DE112022002802.5T priority patent/DE112022002802A5/de
Publication of WO2022248570A1 publication Critical patent/WO2022248570A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Definitions

  • a semiconductor component and a method for producing a semiconductor component are specified.
  • a soft case material can help avoid this problem.
  • this also means that the package as a whole mechanically offers little resistance to deformation and can therefore be damaged during testing or when handling the component.
  • forms of housing are known in which the chip is mounted in a cavity on a first level, while bonding wires are connected to a second level of the housing that is different from the first level. With such a stepped cavity, it may be possible that a possible partial lifting of the chip does not directly affect the bonding wires.
  • a disadvantage of this structure is the extremely high cost of the housing, for which a multi-layer printed circuit board with a stepped cavity is usually used, which costs many times more than a flat printed circuit board.
  • the cavity is usually filled with a soft material.
  • a soft material is used, the different thermal expansions of the chip, filling material and substrate lead to strong stresses in the package. If, for example, the usual transfer molding is used for production, this effect is intensified.
  • At least one object of certain embodiments is to provide a semiconductor device. At least one further object of specific embodiments is to specify a method for producing a semiconductor component.
  • a semiconductor device has a carrier with a main surface on which a semiconductor chip element is mounted.
  • a carrier having a main surface is provided, on which a semiconductor chip element is mounted.
  • the support is particularly preferably a planar support.
  • a planar carrier is thus particularly preferably provided for mounting the semiconductor chip element on the carrier. This can mean in particular that the carrier has no cavity, ie no depression, in which the semiconductor chip element can be mounted.
  • the main surface of the carrier on which the Semiconductor chip element is mounted is particularly preferably flat or substantially flat. In this case, even can mean in particular that height variations of the main surface are smaller than a height of the
  • the carrier can thus be designed in the form of a plate, in which case the underside of the carrier opposite the main surface can be provided and set up for mounting and for making electrical contact with the semiconductor component.
  • the support can be a monolayer support or a multilayer support, ie a support which has a layer of one support material or a plurality of layers of one or more support materials.
  • the carrier material can be a plastic or a ceramic material, for example.
  • the carrier can be, for example, a ceramic carrier or a plastic carrier such as a single-layer or multi-layer circuit board, for example a single-layer or multi-layer PCB ("printed circuit board").
  • electrical connection points, Conductor tracks and electrical vias must be present.
  • the semiconductor chip element has at least one semiconductor chip.
  • the at least one semiconductor chip has an upper side which faces away from the carrier after the semiconductor chip element has been mounted on the main surface of the carrier.
  • the at least one semiconductor chip can be an electronic semiconductor chip, for example an integrated circuit (IC: "integrated circuit") or an optoelectronic semiconductor chip, for example a light-emitting diode chip or laser diode chip.
  • the semiconductor chip element can particularly preferably have an electronic semiconductor chip with the upper side as at least one semiconductor chip, on which an optoelectronic semiconductor chip is mounted.
  • the electronic semiconductor chip can be, for example, an integrated circuit, for example based on a silicon chip, which is provided and set up for driving the optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip can be a pixelated light-emitting diode chip, i.e a light-emitting diode chip which has a plurality of emitter regions which can be driven independently of one another and which are arranged in a matrix-like manner be attached to the main surface of the carrier by means of soldering or gluing and optionally, depending on the configuration of the at least one semiconductor chip, also be electrically connected from the underside of the semiconductor chip element.
  • a pixelated light-emitting diode chip i.e a light-emitting diode chip which has a plurality of emitter regions which can be driven independently of one another and which are arranged in a matrix-like manner be attached to the main surface of the carrier by means of soldering or gluing and optionally, depending on the configuration of the at least one semiconductor chip, also be electrically connected from the underside of the semiconductor chip element.
  • the at least one wire connection which in particular can have or be a bonding wire or a plurality of bonding wires.
  • an electrical connection point can be present on the main surface of the carrier which the bonding wire or wires of the wire connection is bonded.
  • a corresponding electrical connection point can also be present on the upper side of the at least one semiconductor chip.
  • the semiconductor chip element with the at least one semiconductor chip is thus mounted on the carrier and electrically contacted at least with the at least one wire connection between the main surface of the carrier and the top side of the semiconductor chip.
  • the semiconductor component furthermore has a first material and a second material.
  • the first material and the second material are different from one another and are applied, in particular one after the other, to the carrier, ie to the main surface of the carrier.
  • the first and second material are provided and set up in particular to form a housing body together with the carrier, in which the semiconductor chip element remains at least partially free.
  • the first and second materials are particularly preferably applied to the carrier after the semiconductor chip element has been mounted.
  • the first material completely encloses the at least one wire connection.
  • the at least one wire connection is encased with the first material after the main surface of the carrier has been electrically connected to the top side of the at least one semiconductor chip of the semiconductor chip element, so that the wire connection, i.e. preferably the one or more bonding wires including the electrical connection points on the main surface of the carrier and on the upper side of the at least one semiconductor chip, with the first material are covered. If several wire connections are present, these are all completely enveloped by the first material, it being possible for the first material to be applied to the carrier in a continuous manner or in regions which are separate from one another.
  • the second material forms a frame.
  • the frame can be formed on the main surface of the carrier.
  • the second material may surround a cavity such that a depression is formed by the second material.
  • the top side of the at least one semiconductor chip has an area which is free from the first and second material and which is arranged in the cavity. Particularly preferably, only that part of the top side of the semiconductor chip that is in the region of the at least one wire connection is covered with the first material in order to completely encapsulate the at least one wire connection with the first material.
  • This part can particularly preferably be in an edge area of the upper side of the at least one semiconductor chip, so that only the edge area or even only one or more parts of the edge area are covered with the first material.
  • no part of the upper side or only the part that is covered by the first material is covered with the second material.
  • the entire area of the upper side of the at least one semiconductor chip that is free of the first material is therefore preferably also free of the second material.
  • the top side of the semiconductor chip can have an area that is free of any material. In other words, this can mean in particular that the semiconductor chip is not finished with any solid material in the region that is free of any material Asked semiconductor device is covered.
  • the area that is free of any material can be in direct contact with the atmosphere of the environment in which the semiconductor device is arranged, which can be air, for example.
  • the semiconductor chip element has an electronic semiconductor chip as at least one semiconductor chip with the upper side on which an optoelectronic semiconductor chip is mounted
  • the optoelectronic semiconductor chip is particularly preferably arranged in the cavity at a distance from the first and second material.
  • the optoelectronic semiconductor chip is particularly preferably arranged on that region of the upper side of the electronic semiconductor chip which is free from the first and second material.
  • the first material has or consists of a first plastic material.
  • the first material that is to say in particular the first plastic material, is particularly preferably applied using a method which exerts as little or as little force as possible on the at least one wire connection.
  • the first material is particularly preferably applied by means of vacuum injection molding (VIM: "vacuum injection molding”).
  • VIP vacuum injection molding
  • at least the first plastic material is molded onto the at least one wire connection using a vacuum, with the at least one wire connection being completely encased.
  • vacuum injection molding the sealing forces are significantly smaller than with the commonly used transfer molding. Furthermore, the forces acting on the semiconductor chip element are lower than when Transfer molding and the stress on the carrier and the compression of an adhesive, if used, for mounting the semiconductor chip element are reduced.
  • a film-assisted molding process FAM: "foil-assisted molding”
  • a casting process casting
  • a spraying process "spraying”
  • a sacrificial layer method a combination of the methods mentioned
  • the first material is particularly preferably at least partially soft and/or elastic. Accordingly, at least the first plastic material is soft and/or elastic. In other words, the first material, ie at least the first plastic material, is not rigid but plastically and/or elastically deformable even under the action of smaller forces, so that in the case of stresses, for example due to different
  • a material designated as soft and/or elastic can particularly preferably have a modulus of elasticity of less than 1 GPa or less than 500 MPa or even less than 100 MPa.
  • the first plastic material can include or be made of silicone.
  • the silicone can have a modulus of elasticity greater than or equal to 1 MPa and less than or equal to 50 MPa.
  • it can also be a black silicone that can serve as protection against radiation.
  • the first Plastic material for example, an epoxy, particularly preferably with a plasticizer, have or be made of it.
  • the first material may have a second plastic material, which from the first
  • the second plastic material can be arranged on the first plastic material and, together with the first plastic material, completely envelop the at least one wire connection.
  • the second plastic material can preferably be soft and/or elastic.
  • the second plastic material can include or be made of silicone.
  • the second plastic material can also include or be made of an epoxy, for example.
  • the epoxy may have a Young's modulus greater than or equal to 1 GPa and less than or equal to 10 GPa.
  • Materials that have an epoxy also include, in particular, silicone-epoxy hybrid materials.
  • two different silicones or a silicone and an epoxy or a silicone and a silicone-epoxy hybrid material can be used for the first and second plastic material.
  • the second plastic material can in particular be applied using a method previously described for the first plastic material.
  • the second material has one or more materials selected from a third plastic material, a semiconductor material and a metal material.
  • the second material is particularly preferably rigid. Silicon, for example, can be used as the semiconductor material for the second material. In the case of a metal material, for example, steel can be used will.
  • a rigid second material can be used to form a rigid and therefore non-elastic frame on the carrier, which can be advantageous for the stability of the semiconductor component. Because the at least one wire connection is encased in the first material, which is preferably at least partially soft and/or elastic, the at least one wire connection can be protected from stresses, as described above, even if such stresses are between the wearer and occur with the second material.
  • the third plastic material can preferably include or be a duroplast.
  • the third plastic material can include or be made of an epoxide, in particular a rigid epoxide.
  • Highly filled epoxy materials through which the mechanical properties such as hardness, the thermal expansion coefficient, the modulus of elasticity, etc. can be optimized and adapted to the joining partners, can be particularly preferred.
  • the second material can, for example, also include or be made of a silicone, for example a black silicone. If only plastic materials are used for the first and second material, it can be particularly advantageous if the first and second material are applied using the same mold.
  • the carrier with the mounted and electrically contacted semiconductor chip element can be placed in a mold in which the first material is first molded onto the at least one wire connection and the second material is then molded on the carrier.
  • the third plastic material can, for example, by means of transfer molding or another, in conjunction with the method mentioned in the first plastic material.
  • the at least one wire connection i.e. at least one bonding wire including the connection points
  • the soft first material for example silicone
  • the harder second material for example epoxy
  • the first material can be applied at least partially on and/or under the second material.
  • the first material can be arranged at least partially in the cavity formed by the second material.
  • the first material can partially or completely cover the second material.
  • the second material can also partially or completely cover the first material.
  • the first and second material can in particular be formed in such a way that the semiconductor component has a top side facing away from the carrier, which is flat and has an opening, at least partially formed by the cavity, through which part of the semiconductor chip is exposed.
  • a cover element having a wavelength conversion material and/or a window element and/or a protective film can be arranged in or on the cavity above the semiconductor chip element. Particularly preferably, the cover element can be spaced apart from the semiconductor chip element.
  • the problems of hard or soft packages described above can be significantly reduced.
  • a carrier with a stepped cavity i.e. a stepped main surface, in which the at least one semiconductor chip is mounted on a first level and the connection point or points for the at least one wire connection are arranged on a second level that differs from the first level.
  • first and second material can result in increased mechanical stability and cycle strength with a flat package design.
  • Figures 1A and 1B show schematic representations of a
  • FIGS. 2A to 3B show schematic representations of a semiconductor component according to further exemplary embodiments
  • FIGS. 4A and 4B show schematic representations of a semiconductor component according to a further exemplary embodiment
  • FIGS. 5A to 5D show schematic representations of
  • FIGS. 6A and 6B show schematic representations of a semiconductor component according to a further exemplary embodiment
  • FIGS 7A to 7D show schematic representations of
  • FIGS. 8A and 8B show schematic representations of a semiconductor component according to a further exemplary embodiment
  • FIGS 9A to 9D show schematic representations of
  • FIGS. 10A to 10D show schematic illustrations of a semiconductor component according to further exemplary embodiments.
  • elements which are the same, of the same type or have the same effect can each be provided with the same reference symbols.
  • the elements shown and their proportions to one another are not to be regarded as true to scale; instead, individual elements, such as layers, components, components and areas, may be shown in an exaggerated size for better representation and/or better understanding.
  • FIGS. 1A and 1B A semiconductor component 100 according to an exemplary embodiment is shown in FIGS. 1A and 1B in a sectional view (FIG. 1A) and in a top view (FIG. 1B).
  • the semiconductor component 100 has a carrier 1 with a main surface 10 on which a semiconductor chip element 2 is mounted, which has at least one semiconductor chip 21, for example an electronic semiconductor chip such as an integrated circuit or an optoelectronic semiconductor chip such as a light-emitting diode chip or laser diode chip.
  • the semiconductor chip element 2 has, purely by way of example, an electronic semiconductor chip as at least one semiconductor chip 21, on which a further semiconductor chip 22, formed by an optoelectronic semiconductor chip, is mounted and electrically connected.
  • the electronic semiconductor chip 21 is, for example, an integrated circuit, for example based on a silicon chip, which is provided and set up for driving the optoelectronic semiconductor chip.
  • the at least one semiconductor chip 21 has an upper side 23, which faces away from the carrier 1 and on which the optoelectronic semiconductor chip 22 is mounted in the exemplary embodiment shown. for example by soldering.
  • the optoelectronic semiconductor chip 22 can be a pixelated light-emitting diode chip, that is to say a light-emitting diode chip which has a plurality of emitter regions which can be driven independently of one another and are arranged in a matrix.
  • the optoelectronic semiconductor chip 22 can have a matrix of 10 ⁇ 10 emitter regions.
  • Such a semiconductor chip can be advantageous, for example, for adaptive lighting, for example in the automotive sector.
  • the carrier 1 is preferably a flat carrier which has no cavity, ie no depression, in which the semiconductor chip element 2 can be mounted.
  • the main surface 10 of the carrier 1, on which the semiconductor chip element 2 is mounted, is particularly preferably flat or essentially flat.
  • the carrier 1 can thus be plate-shaped, with the underside of the carrier 1 opposite the main surface 10 being provided and set up for mounting and for making electrical contact with the semiconductor component 100 .
  • the carrier 1 can be a single-layer carrier or a multi-layer carrier, ie a carrier that has a layer made of one carrier material or a plurality of layers made of one or more carrier materials.
  • the carrier material can be a plastic or a ceramic material, for example.
  • the carrier can be, for example, a ceramic carrier or a plastic carrier such as a single-layer or multi-layer printed circuit board, for example a single-layer or multi-layer PCB (“printed circuit board”)
  • a single-layer PCB is shown as the carrier 1 purely by way of example. Electrical connection points 11, conductor tracks 12 and electrical vias 13 are present for contacting the semiconductor component 100 and for electrically connecting the semiconductor chip element 2 .
  • the semiconductor chip element 2 can be attached to the main surface 10 of the carrier 1, for example by soldering or gluing, and optionally also electrically connected from the underside of the semiconductor chip element 2.
  • the semiconductor chip element 2 is attached to the at least one semiconductor chip 2 on a mounting pad 14 which is connected via a multiplicity of vias 13 to a connection point 11 for dissipating heat from the semiconductor chip element 2 .
  • At least one wire connection 3 is present between the main surface 10 of the carrier 1 and the upper side 23 of the at least one semiconductor chip 21 .
  • a number of wire connections 3 are present, as shown.
  • That Semiconductor chip element 2 with the at least one semiconductor chip 21 is thus mounted on the carrier 1 and electrically contacted at least with one or, as shown, several wire connections 3 between the main surface 10 of the carrier 1 and the upper side 23 of the at least one semiconductor chip 2.
  • the semiconductor component 100 also has a first material 4 and a second material 5 which are applied to the main surface 10 of the carrier 1 .
  • the first material 4 and the second material 5 are different from one another and are applied, in particular one after the other, to the carrier 1, ie to the main surface 10 of the carrier 1.
  • the first and second material 4, 5 are intended and set up in particular to form a housing body together with the carrier 1, in which the semiconductor chip element 2 remains at least partially free.
  • the first and second material 4, 5 are particularly preferred after the semiconductor chip element 2 has been mounted on the carrier
  • the first material 4 completely encloses the wire connections 3 . This means in particular that the wire connections 3 after the main surface 10 of the carrier 1 has been electrically connected to the top side 23 of the at least one semiconductor chip 21 of the semiconductor chip element
  • the wire connections 3 are covered with the first material 4, so that the wire connections 3, so the bonding wires including the electrical connection points 11, 24 on the main surface 10 of the carrier 1 and on the upper side 24 of the at least one semiconductor chip 21 are covered with the first material 4.
  • the second material 5 forms a frame on the main surface 10 of the carrier 1.
  • the second material 5 surrounds a cavity 50, so that the second material 5 forms a depression.
  • the semiconductor chip element 2 is arranged in the cavity 50 and is spaced apart from the second material 5 in the exemplary embodiment shown.
  • the wire connections 3 are arranged, encased by the first material 4 .
  • the upper side 23 of the at least one semiconductor chip 21 of the semiconductor chip element 2 has an area which is free from the first and second material 4, 5 and which is arranged in the cavity 50.
  • only that part of the top side 23 of the semiconductor chip 21 that lies in the area of the wire connections 3 is covered with the first material 4 in order to completely encapsulate the wire connections 3 with the first material 4 .
  • this part is in an edge area of the top 23 of the at least one semiconductor chip 21, so that only the edge area of the top 23, in which the connection points 24 are arranged, is covered with the first material 4 .
  • the semiconductor component 100 has an opening 6 on its upper side.
  • the further semiconductor chip 22, ie the optoelectronic semiconductor chip, is completely free of the first and second material 4, 5 and is thus exposed and accessible from the top side of the semiconductor component 100 in the opening 6.
  • the semiconductor chip 21 has an area that is free of any material of the semiconductor component 100 and thus also is exposed and accessible.
  • the further semiconductor chip 22 also has an area that is free of any material of the semiconductor component 100 .
  • the first material 4 has a first plastic material 41 .
  • the first material 4 can consist of the first plastic material 41 .
  • the first plastic material 41 includes silicone or is particularly preferably a silicone. This can also be a black silicone, which can serve as protection against radiation.
  • the first plastic material 41 and thus the first material 4 is soft and/or elastic and thus plastically and/or elastically deformable, so that the wire connections 3 encased by the first material 4 can be protected from mechanical loads and stresses in the semiconductor component 100.
  • the first material 4 that is to say the first plastic material 41, is particularly preferably applied using a method which exerts as few forces as possible on the wire connections 3, or at least as little as possible.
  • the first material 4 is particularly preferably applied by means of vacuum injection molding.
  • the first plastic material 41 is molded onto the wire connections using a vacuum, with the wire connections 3 being completely encased.
  • vacuum injection molding can achieve good sealing on the semiconductor chip 21 using a small sealing force.
  • the wire bonds 3 are encased, there is only a small risk of deformation of the wire bonds 3 and a small risk of chip lifting.
  • a film-assisted molding method ie at least the first plastic material 41, and thus for encasing the Wire connections 3 also a film-assisted molding method, a casting method, a spraying method, a sacrificial layer method or a combination of the above methods can be used.
  • the first material 4 can, for example, also have at least one further plastic material, which is referred to here and below as the second plastic material and which forms the first material together with the first plastic material 41 .
  • the first material 4 completely covers the second material 5 and can therefore also serve as protection for the second material 5, for example as protection against radiation in the case of black silicone.
  • the second material 5 comprises a rigid material and serves as a rigid stiffening frame.
  • the second material 5 can include or be a third plastic material 53, which preferably includes or can be an epoxide, in particular a highly filled epoxide.
  • a silicone-epoxy hybrid material can also be used.
  • Liquid crystal material (LCP: "liquid-crystal polymer”) or a semiconductor material such as silicon or a metal material such as steel or a combination thereof is possible.
  • the second material 5 can preferably be molded onto the frame, for example by means of a transfer molding process.
  • the second material 5 can form, for example, a prefabricated frame which is glued onto the main surface 10 of the support.
  • the semiconductor chip element 2 ie in particular the semiconductor chips 21, 22, sits in the cavity 50 formed by the rigid second material 5, while the
  • Wire connections 3 and the edge area of the upper side 23 of the semiconductor chip 21 are formed by the first material 4 and are thus protected.
  • the upper side of the semiconductor component 100, which is formed by the first material 4, is flat and without an undefined sub-encapsulation, for example.
  • the semiconductor component 100 offers defined surfaces and in particular a smooth and large surface for handling, for example by means of vacuum pickups. Due to the second material 5 and the resulting stiffening, the semiconductor component 5 nevertheless has good dimensional stability.
  • FIGS. 2A and 2B A semiconductor component 100 according to a further exemplary embodiment is shown in FIGS. 2A and 2B in a sectional view and a top view of the upper side, which additionally has a viewing window 7 in the first material 4 .
  • the first material 4 covers the second material 5 completely except for the viewing window 7.
  • a part of a surface of the second material 5 can be visible through the viewing window 7.
  • An inscription for example a laser inscription, or another identifier can be applied to the second material 5, ie to the stiffening frame of the semiconductor component 100.
  • FIG. 2C A further exemplary embodiment is shown in FIG. 2C in a sectional illustration, in which the viewing window 7 is filled with a filling material 8 .
  • the filling material 8 can, for example, be white or whitish or particularly preferably transparent and, for example, have or be a silicone.
  • a covering element 9 can be arranged in or on the cavity 50 and thus in or on the opening 6 above the semiconductor chip element 2 .
  • the covering element 9 can have or be a wavelength conversion material and/or a window element and/or a protective film.
  • the cover element 9 can be spaced apart from the semiconductor chip element 2, as indicated in FIG. 2C.
  • a viewing window and/or one or more covering elements can be present as described above.
  • Exemplary embodiment of the semiconductor component 100 is shown, in which the first material 4 is arranged only in the cavity 50 of the second material 5 .
  • the upper side of the second material 5 facing away from the carrier 1 is thus free from the first material 4 and thus forms part of the upper side of the semiconductor component 100.
  • the stiffening frame formed by the second material 5 thus remains largely free at the top in this exemplary embodiment.
  • a channel (not shown) for the molding compound can be on top of or below the second material 5 .
  • a marking is shown on the upper side of the second material 5 purely by way of example.
  • Exemplary embodiment of the semiconductor component 100 is shown, in which the first material 4 is arranged only in the region of the single wire connection 3 in this exemplary embodiment.
  • the second material 5, which particularly preferably can have a third plastic material 53 formed by a black epoxy in this exemplary embodiment, can adjoin the semiconductor chip element 2 except for the area of the wire connection 3 and can be molded onto the main surface 10 of the carrier, for example by a molding process .
  • the entire housing part can be produced on the carrier 1 by molding processes.
  • FIGS. 5A to 5D Method steps of a method for producing the semiconductor component 100 of FIGS. 4A and 4B are shown in FIGS. 5A to 5D.
  • a first method step the semiconductor chip element 2 is mounted on the carrier 1 and electrically contacted via the wire connection 3 .
  • the first material 4 formed by the first plastic material 41 for encasing the wire connection 3 is applied.
  • a kind of dome made of the soft and/or elastic first material 4 can be formed over the wire connection 3, which completely encloses the wire connection 3, but is only arranged in the area of the wire connection 3 .
  • an optional further mold part 92 which can be moved separately, the top of the
  • Semiconductor chip element 2 in particular the optoelectronic semiconductor chip, are protected.
  • the second material 5 can be formed on the carrier 1 around the semiconductor chip element 2 with the first material 4 using the same molding tool 90 in a further method step.
  • part of the upper side of the electronic semiconductor chip of the semiconductor chip element 2 can also be overmolded with the second material 5 .
  • the semiconductor device 100 can be completed, as shown in Figure 5D.
  • FIGS. 5A to 5D Even if methods for producing a single semiconductor component 100 are shown in FIGS. 5A to 5D and in other figures, a Production of a plurality of semiconductor components in the composite may be possible, which can be isolated after curing into separate semiconductor components.
  • Semiconductor component 100 and a method for producing this are shown, in which two opposing wire connections 3 are present, which are encased by separate parts made of the first material 4.
  • FIGS. 8A and 8B show an exemplary embodiment in which wire connections 3 are present around the semiconductor chip element 2, that is to say on all four sides.
  • the first material 4 can be designed in the form of a frame, for example as shown, by means of the method described above, or it can also be applied to the wire connections 3 in separate parts. By simply adapting the mold 90, any number of wire contacts 3 can be encapsulated using the method described.
  • Figures 9A to 9D show method steps for a method for producing a semiconductor component 100 according to a further exemplary embodiment, in which the molding tool for forming the second material 5 is shaped in such a way that the second material 5 is formed thicker and thus forms a more stable frame can.
  • the second material 5 thus forms a molded body with a deeper cavity in which the semiconductor chip element is arranged.
  • a cover element for example, can be placed in the cavity spaced from the semiconductor chip element 3 or are arranged directly on this.
  • a wavelength conversion substance can be poured into the cavity, a glass window can be introduced, or, due to the depth of the cavity, a protective film can be kept at a distance over it.
  • Exemplary embodiments and process steps can also be used, for example, to carry out and combine several vacuum injection molding steps or combinations of vacuum injection molding with other molding processes such as transfer molding in succession.
  • FIG. 10A shows an exemplary embodiment of the semiconductor component 100 in which a radiation-insensitive protective layer formed from the second material 5 is applied over the first material 4.
  • FIG. 10A shows an exemplary embodiment of the semiconductor component 100 in which a radiation-insensitive protective layer formed from the second material 5 is applied over the first material 4.
  • 5 vacuum injection molding can be used for production.
  • the first material 4 can form a mechanically stable molded body, for example made of a first plastic material 41 which has a preferably soft epoxy, while the second material 5 has a third plastic material 53 made of black silicone. Since both materials are produced in an injection molding process, the surfaces and layer thicknesses are well defined.
  • the exemplary embodiment shown advantageously has high rigidity over a large component area, in particular over the wire connections 3 . There is also the benefit of protecting the epoxy to avoid UV light or blue light induced aging.
  • FIG. 10A shows an exemplary embodiment of the semiconductor component 100 in which a radiation-insensitive protective layer formed from the second material 5 is applied over the first material 4.
  • FIG. 10B shows an exemplary embodiment in which the first material has a first plastic material 41 formed by a silicone, while the second material 5 has a third plastic material 53 formed by a preferably rigid epoxy.
  • the first material has a first plastic material 41 formed by a silicone
  • the second material 5 has a third plastic material 53 formed by a preferably rigid epoxy.
  • Both the first and the second material can comprise more than one plastic material, as shown in the exemplary embodiments below. In this way, for example, sequences of soft, hard and soft layers can be generated.
  • FIG. 10C A further exemplary embodiment is shown in FIG. 10C, in which the first material 4 has, in addition to the first plastic material 41, a second plastic material 42 which is applied over the first plastic material 41.
  • the plastic materials 41, 42 can be the same or preferably different from one another and can be applied using the same or different methods.
  • the first plastic material 41 can be a silicone applied by means of vacuum injection molding or by means of mask-supported spraying
  • the second plastic material 42 can be an epoxy applied by means of vacuum injection molding or else a silicone.
  • a second material 5 comprising a third plastic material 53 formed from black silicone is applied, preferably by means of vacuum injection molding.
  • the semiconductor component 100 shown has in particular a high rigidity over a large component area and a high rigidity in the area over the wire connections 3. Furthermore, a voltage reduction can be achieved in particular by the soft silicone layer between the carrier 1 and the epoxy layer, protection of the wire connections 3 by the epoxy layer, protection against light aging of the epoxy by the black silicone and a large light emission area.
  • FIG. 10D shows a further exemplary embodiment in which the first material 4, as in the exemplary embodiment in FIG. 10A, is formed by a first plastic material 41 which has or is silicone applied by means of vacuum injection molding and which can be optically clear, for example.
  • the second material 5 comprises a third plastic material 53 of optically clear or black rigid epoxy and overlying a fourth plastic material 54 of black silicone.
  • the semiconductor component 100 shown has, in particular, a high level of rigidity over a large component area and a high level of rigidity in the area above the wire connections 3 .
  • a stress reduction can be achieved in particular by the soft silicone layer between the carrier 1 and the epoxy layer and protection against light aging of the epoxy can be achieved by the black silicone.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Halbleiterbauelement (100) angegeben, das einen ebenen Träger (1) mit einer Hauptoberfläche (10), auf der ein Halbleiterchipelement (2) mit zumindest einem Halbleiterchip (21) montiert ist, zumindest eine Drahtverbindung (3) zwischen der Hauptoberfläche der Trägers und einer Oberseite (23) des zumindest einen Halbleiterchips, ein erstes Material (4), das die Drahtverbindung vollständig einhüllt und das ein erstes Kunststoffmaterial (41) aufweist, und ein zweites Material (5), das einen Rahmen bildet und eine Kavität (50) umgibt, aufweist, wobei die Oberseite des zumindest einen Halbleiterchips einen Bereich aufweist, der frei vom ersten und zweiten Material ist und in der Kavität angeordnet ist. Weiterhin wird ein Verfahren zur Herstellung des Halbleiterbauelements angegeben.

Description

Beschreibung
HALBLEITERBAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES
HALBLE ITERBAUELEMENTS
Es werden ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102021 113 715.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Es gibt gehauste elektronische Bauelemente, sogenannte Packages, mit Halbleiterchips, bei denen der Chip auf dessen Oberseite exponiert und somit nicht völlig vom Gehäuse ummantelt ist. Derartige Bauelemente können auch als „exposed die packages" bezeichnet werden. Es hat sich gezeigt, dass bei derartigen Bauelementen ein durchgängig hartes Gehäuse mit dem Risiko für Chip-Abheber und gerissene Bonddrähte verbunden ist, da durch das Design, bei dem der Chip nicht komplett vom Gehäuse ummantelt ist, Spannungen im Package, beispielsweise durch die unterschiedlichen thermischen Ausdehnungen von Chip, Gehäuse und Verguss, im Extremfall dazu führen können, dass der Chip vom Gehäuse abhebt, und, da die Umgebung des Chips rigide mit ihm verbunden ist, dabei auch Bonddrähte vom Substrat abreißen.
Ein weiches Gehäusematerial kann helfen, dieses Problem zu vermeiden. Jedoch führt dies auch dazu, dass das Package insgesamt mechanisch wenig Widerstand gegen Deformation bietet und damit beim Testen oder bei der Handhabung des Bauelements beschädigt werden kann. Weiterhin sind Gehäuseformen bekannt, bei denen der Chip in einer Kavität auf einer ersten Ebene montiert ist, während Bonddrähte auf einer zweiten, von der ersten Ebene verschiedenen Ebene des Gehäuses angeschlossen sind. Bei einer derartigen gestuften Kavität kann es möglich sein, dass ein gegebenenfalls teilweises Abheben des Chips die Bonddrähte nicht unmittelbar in Mitleidenschaft zieht. Nachteilig an diesem Aufbau sind jedoch die extrem hohen Kosten des Gehäuses, für das üblicherweise eine Mehrschicht- Leiterplatte mit gestufter Kavität verwendet wird, die ein Mehrfaches im Vergleich zu einer flachen Leiterplatte kostet.
Wird ein Gehäuse mit einer Kavität verwendet, bei dem die Montagefläche des Chips und die Anschlusspunkte der Bonddrähte auf derselben Ebene und typischerweise nahe beieinander angeordnet sind, wird die Kavität üblicherweise mit einem weichen Material ausgegossen. Dadurch wird das Package jedoch insgesamt mechanisch empfindlich und biegsam und weist rund um den Chip eine große Fläche auf, die, beispielsweise zur Handhabung, nicht berührt werden sollte. Verwendet man hingegen ein hartes Füllmaterial, dann führen die unterschiedlichen thermischen Ausdehnungen von Chip, Füllmaterial und Substrat zu starken Spannungen im Package. Wird beispielsweise das übliche Spritzpressen („transfer molding") zur Herstellung verwendet, wird dieser Effekt noch verstärkt. Hierbei wird durch die hohen Kräfte beim Abdichten auf der Oberseite des Chips der Klebstoff zur Chipmontage möglicherweise komprimiert und drückt nach dem Öffnen der Form das Substrat vom Chip weg. Beim Auflöten oder bei thermischen Zykeln kann dies zum Abheben des Chips vom Substrat führen, wodurch auch die benachbarten Bonddrähte abgerissen werden können. Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein Halbleiterbauelement anzugeben. Zumindest eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements anzugeben .
Diese Aufgaben werden durch einen Gegenstand und ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands und des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
Gemäß zumindest einer Ausführungsform weist ein Halbleiterbauelement einen Träger mit einer Hauptoberfläche auf, auf der ein Halbleiterchipelement montiert ist.
Gemäß zumindest einer weiteren Ausführungsform wird bei einem Verfahren zur Herstellung eines Halbleiterbauelements ein Träger mit einer Hauptoberfläche bereitgestellt, auf der ein Halbleiterchipelement montiert wird.
Die nachfolgend beschriebenen Ausführungsformen und Merkmale beziehen sich gleichermaßen auf das Halbleiterbauelement und das Verfahren zur Herstellung des Halbleiterbauelements.
Besonders bevorzugt ist der Träger ein ebener Träger. Zur Montage des Halbleiterchipelements auf dem Träger wird somit besonders bevorzugt ein ebener Träger bereitgestellt. Das kann insbesondere bedeuten, dass der Träger keine Kavität, also keine Vertiefung aufweist, in der das Halbleiterchipelement montiert werden kann. Die Hauptoberfläche des Trägers, auf der das Halbleiterchipelement montiert wird, ist besonders bevorzugt eben oder im Wesentlichen eben ausgebildet. Eben kann hierbei insbesondere bedeuten, dass Höhenvariationen der Hauptoberfläche kleiner als eine Höhe des
Halbleiterchipelements oder bevorzugt kleiner als 10% der Höhe des Halbleiterchipelements oder besonders bevorzugt kleiner als 5% der Höhe des Halbleiterchipelements sind. Der Träger kann somit plattenförmig ausgebildet sein, wobei die der Hauptoberfläche gegenüberliegende Unterseite des Trägers zur Montage und zur elektrischen Kontaktierung des Halbleiterbauelements vorgesehen und eingerichtet sein kann.
Beispielsweise kann es sich beim Träger um einen Einschicht- Träger oder einen Vielschicht-Träger handeln, also um einen Träger, der eine Schicht aus einem Trägermaterial oder eine Mehrzahl von Schichten aus einem oder mehreren Trägermaterialien aufweist. Das Trägermaterial kann beispielsweise ein Kunststoff oder ein Keramikmaterial sein. Somit kann es sich beim Träger beispielsweise um einen Keramikträger oder einen Kunststoffträger wie etwa eine einschichtige oder mehrschichtige Leiterplatte, beispielsweise ein einschichtiges oder mehrschichtiges PCB („printed Circuit board") handeln. Zur Kontaktierung des Halbleiterbauelements sowie zum elektrischen Anschluss des Halbleiterchipelements können elektrische Anschlussstellen, Leiterbahnen und elektrische Durchkontaktierungen vorhanden sein.
Gemäß einer weiteren Ausführungsform weist das Halbleiterchipelement zumindest einen Halbleiterchip auf. Der zumindest eine Halbleiterchip weist eine Oberseite auf, die nach der Montage des Halbleiterchipelements auf der Hauptoberfläche des Trägers vom Träger weggewandt ist. Der zumindest eine Halbleiterchip kann ein elektronischer Halbleiterchip, beispielsweise ein integrierter Schaltkreis (IC: „integrated circuit") oder ein optoelektronischer Halbleiterchip, etwa ein Leuchtdiodenchip oder Laserdiodenchip, sein. Besonders bevorzugt kann das Halbleiterchipelement als zumindest einen Halbleiterchip einen elektronischen Halbleiterchip mit der Oberseite aufweisen, auf der ein optoelektronischer Halbleiterchip montiert ist. Der elektronische Halbleiterchip kann beispielsweise ein integrierter Schaltkreis, beispielsweise auf Basis eines Siliziumchips, sein, der zur Ansteuerung des optoelektronischen Halbleiterchips vorgesehen und eingerichtet ist. Beispielsweise kann es sich beim optoelektronischen Halbleiterchip um einen pixelierten Leuchtdiodenchip handeln, also einen Leuchtdiodenchip, der eine Mehrzahl von unabhängig voneinander ansteuerbaren Emitterbereichen aufweist, die matrixartig angeordnet sind. Zur Montage des Halbleiterchipelements kann dieses beispielsweise mittels Löten oder Kleben auf der Hauptoberfläche des Trägers befestigt und gegebenenfalls, je nach Ausbildung des zumindest einen Halbleiterchips, auch von der Unterseite des Halbleiterchipelements her elektrisch angeschlossen werden.
Gemäß einer weiteren Ausführungsform ist zumindest eine Drahtverbindung zwischen der Hauptoberfläche der Trägers und einer Oberseite des zumindest einen Halbleiterchips vorhanden. Mit anderen Worten besteht zwischen dem Halbleiterchipelement und dem Träger über die zumindest eine Drahtverbindung, die insbesondere ein Bonddraht oder mehrere Bonddrähte aufweisen oder sein kann, eine elektrische Kontaktierung. Auf der Hauptoberfläche des Trägers kann hierzu eine elektrische Anschlussstelle vorhanden sein, auf die der oder die Bonddrähte der Drahtverbindung gebondet ist. Auf der Oberseite des zumindest einen Halbleiterchips kann ebenfalls eine entsprechende elektrische Anschlussstelle vorhanden sein. Das Halbleiterchipelement mit dem zumindest einem Halbleiterchip wird somit auf dem Träger montiert und zumindest mit der mindestens einen Drahtverbindung zwischen der Hauptoberfläche der Trägers und der Oberseite des Halbleiterchips elektrisch kontaktiert.
Gemäß einer weiteren Ausführungsform weist das Halbleiterbauelement weiterhin ein erstes Material und ein zweites Material auf. Das erste Material und das zweite Material sind voneinander verschieden und werden, insbesondere nacheinander, auf dem Träger, also auf der Hauptoberfläche des Trägers, aufgebracht. Das erste und zweite Material sind insbesondere dazu vorgesehen und eingerichtet, zusammen mit dem Träger einen Gehäusekörper zu bilden, bei dem das Halbleiterchipelement zumindest teilweise frei bleibt. Besonders bevorzugt werden das erste und zweite Material nach der Montage des Halbleiterchipelements auf dem Träger aufgebracht.
Gemäß einer weiteren Ausführungsform hüllt das erste Material die zumindest eine Drahtverbindung vollständig ein. Das bedeutet insbesondere, dass die zumindest eine Drahtverbindung nach dem elektrischen Verbinden der Hauptoberfläche des Trägers mit der Oberseite des zumindest einen Halbleiterchips des Halbleiterchipelements mit dem ersten Material umhüllt wird, so dass die Drahtverbindung, also bevorzugt der eine oder die mehreren Bonddrähte einschließlich der elektrischen Anschlussstellen an der Hauptoberfläche des Trägers und an der Oberseite des zumindest einen Halbleiterchips, mit dem ersten Material bedeckt sind. Sind mehrere Drahtverbindungen vorhanden, sind diese alle vollständig vom ersten Material eingehüllt, wobei das erste Material zusammenhängend oder in voneinander getrennten Bereichen auf dem Träger aufgebracht sein kann.
Gemäß einer weiteren Ausführungsform bildet das zweite Material einen Rahmen. Insbesondere kann der Rahmen auf der Hauptoberfläche des Trägers ausgebildet werden. Das zweite Material kann eine Kavität umgeben, so dass durch das zweite Material eine Vertiefung gebildet wird.
Gemäß einer weiteren Ausführungsform weist die Oberseite des zumindest einen Halbleiterchips einen Bereich auf, der frei vom ersten und zweiten Material ist und der in der Kavität angeordnet ist. Besonders bevorzugt ist nur der Teil der Oberseite des Halbleiterchips mit dem ersten Material bedeckt, der im Bereich der zumindest einen Drahtverbindung liegt, um die zumindest eine Drahtverbindung vollständig mit dem ersten Material zu umhüllen. Dieser Teil kann besonders bevorzugt in einem Randbereich der Oberseite des zumindest einen Halbleiterchips liegen, so dass nur der Randbereich oder sogar nur ein oder mehrere Teile des Randbereichs mit erstem Material bedeckt sind. Weiterhin ist besonders bevorzugt kein Teil der Oberseite oder nur der Teil, der vom ersten Material bedeckt ist, mit dem zweiten Material bedeckt. Somit ist bevorzugt der gesamte Bereich der Oberseite des zumindest einen Halbleiterchips, der frei vom ersten Material ist, auch frei vom zweiten Material. Weiterhin kann die Oberseite des Halbleiterchips einen Bereich aufweisen, der frei von jeglichem Material ist. Dies kann mit anderen Worten insbesondere bedeuten, dass der Halbleiterchip in dem Bereich, der frei von jeglichem Material ist, von keinem festen Material des fertig gestellten Halbleiterbauelements überdeckt ist. Somit kann der Bereich, der frei von jeglichem Material ist, mit der Atmosphäre der Umgebung, in der das Halbleiterbauelement angeordnet ist und die beispielsweise Luft sein kann, in direktem Kontakt stehen.
Für den Fall, dass das Halbleiterchipelement als zumindest einen Halbleiterchip einen elektronischen Halbleiterchip mit der Oberseite aufweist, auf der ein optoelektronischer Halbleiterchip montiert ist, ist der optoelektronische Halbleiterchip besonders bevorzugt beabstandet vom ersten und zweiten Material in der Kavität angeordnet. Mit anderen Worten ist in diesem Fall der optoelektronische Halbleiterchip besonders bevorzugt auf dem Bereich der Oberseite des elektronischen Halbleiterchips angeordnet, der frei vom ersten und zweiten Material ist.
Gemäß einer weiteren Ausführungsform weist das erste Material ein erstes Kunststoffmaterial auf oder besteht daraus. Das erste Material, also insbesondere das erste Kunststoffmaterial, wird besonders bevorzugt mit einem Verfahren aufgebracht, das möglichst keine oder möglichst geringe Kräfte auf die zumindest eine Drahtverbindung ausübt. Besonders bevorzugt wird das erste Material mittels Vakuumspritzguss (VIM: „vacuum injection molding") aufgebracht. Hierbei wird zumindest das erste Kunststoffmaterial unter Verwendung eines Unterdrucks an die zumindest eine Drahtverbindung angeformt, wobei die zumindest eine Drahtverbindung vollständig umhüllt wird. Bei der Verwendung von Vakuumspritzguss sind die Abdichtkräfte deutlich kleiner als beim gewöhnlich verwendeten Spritzpressen („transfer molding"). Weiterhin sind die auf das Halbleiterchipelement wirkenden Kräfte niedriger als beim Spritzpressen und die Belastung des Trägers und die Kompression eines gegebenenfalls verwendeten Klebstoffs zur Montage des Halbleiterchipelements sind geringer. Alternativ oder zusätzlich kann zum Aufbringen des ersten Materials, also zumindest des ersten Kunststoffmaterials, und damit zum Umhüllen der zumindest einen Drahtverbindung ein Film unterstütztes Formverfahren (FAM: „foil-assisted molding"), ein Gießverfahren („casting"), ein Sprühverfahren („spraying"), ein Opferschichtverfahren oder eine Kombination der genannten Verfahren verwendet werden.
Besonders bevorzugt ist das erste Material zumindest teilweise weich und/oder elastisch. Entsprechend ist zumindest das erste Kunststoffmaterial weich und/oder elastisch. Mit anderen Worten ist das erste Material, also zumindest das erste Kunststoffmaterial, nicht starr sondern plastisch und/oder elastisch auch bei Einwirkung kleinerer Kräfte verformbar, so dass im Fall von Spannungen, die beispielsweise aufgrund von unterschiedlichen
Wärmeausdehnungskoeffizienten bei Temperaturänderungen, etwa beim Löten des Halbleiterbauelements, auftreten können, die mechanische Belastung auf die zumindest eine Drahtverbindung minimiert werden kann. Besonders bevorzugt kann ein als weich und/oder elastisch bezeichnetes Material einen Elastizitätsmodul von weniger als 1 GPa oder weniger als 500 MPa oder sogar weniger als 100 MPa aufweisen.
Besonders bevorzugt kann das erste Kunststoffmaterial Silikon aufweisen oder daraus sein. Besonders bevorzugt kann das Silikon einen Elastizitätsmodul von größer oder gleich 1 MPa und kleiner oder gleich 50 MPa aufweisen. Beispielsweise kann es sich auch um ein schwarzes Silikon handeln, das als Strahlungsschutz dienen kann. Weiterhin kann das erste Kunststoffmaterial beispielsweise auch ein Epoxid, besonders bevorzugt mit einem Weichmacher, aufweisen oder daraus sein.
Weiterhin kann das das erste Material ein zweites Kunststoffmaterial aufweisen, das vom ersten
Kunststoffmaterial und vom zweiten Material verschieden ist. Beispielsweise kann das zweite Kunststoffmaterial auf dem ersten Kunststoffmaterial angeordnet werden und zusammen mit dem ersten Kunststoffmaterial die zumindest eine Drahtverbindung vollständig einhüllen. Das zweite Kunststoffmaterial kann bevorzugt weich und/oder elastisch sein. Insbesondere kann das zweite Kunststoffmaterial ein Silikon aufweisen oder daraus sein. Weiterhin kann das zweite Kunststoffmaterial beispielsweise auch ein Epoxid aufweisen oder daraus sein. Beispielsweise kann das Epoxid einen Elastizitätsmodul von größer oder gleich 1 GPa und kleiner oder gleich 10 GPa aufweisen. Unter Materialien, die ein Epoxid aufweisen, fallen insbesondere auch Silikon-Epoxid- Hybridmaterialien . Beispielsweise können für das erste und zweite Kunststoffmaterial zwei unterschiedliche Silikone oder ein Silikon und ein Epoxid oder ein Silikon und ein Silikon- Epoxid-Hybridmaterial verwendet werden. Das zweite Kunststoffmaterial kann insbesondere mit einem vorab für das erste Kunststoffmaterial beschriebenen Verfahren aufgebracht werden.
Gemäß einer weiteren Ausführungsform weist das zweite Material eines oder mehrere Materialien ausgewählt aus einem dritten Kunststoffmaterial, einem Halbleitermaterial und einem Metallmaterial auf. Besonders bevorzugt ist das zweite Material starr. Als Halbleitermaterial kann für das zweite Material beispielsweise Silizium verwendet werden. Im Fall eines Metallmaterials kann beispielsweise Stahl verwendet werden. Durch ein starres zweites Material kann ein starrer und damit nicht-elastischer Rahmen auf dem Träger gebildet werden, was vorteilhaft für die Stabilität des Halbleiterbauelements sein kann. Dadurch, dass die zumindest eine Drahtverbindung mit dem ersten Material umhüllt ist, das bevorzugt zumindest teilweise weich und/oder elastisch ist, kann die zumindest eine Drahtverbindung, wie weiter oben beschrieben ist, vor Spannungen geschützt sein, selbst wenn solche beispielsweise zwischen dem Träger und dem zweiten Material auftreten.
Das dritte Kunststoffmaterial kann bevorzugt ein Duroplast aufweisen oder sein. Besonders bevorzugt kann das dritte Kunststoffmaterial ein Epoxid, insbesondere ein starres Epoxid, aufweisen oder daraus sein. Besonders bevorzugt können hochgefüllte Epoxidmaterialien sein, durch die die mechanischen Eigenschaften wie beispielsweise die Härte, der thermische Ausdehnungskoeffizient, der Elastizitätsmodul etc. optimiert und an die Fügepartner angepasst werden können. Weiterhin kann das zweite Material beispielsweise auch ein Silikon, beispielsweise ein schwarzes Silikon, aufweisen oder daraus sein. Werden für das erste und zweite Material nur Kunststoffmaterialien verwendet, kann es besonders vorteilhaft sein, wenn das erste und zweite Material mit einem selben Formwerkzeug aufgebracht werden. Beispielsweise kann der Träger mit dem montierten und elektrisch kontaktierten Halbleiterchipelement in ein Formwerkzeug eingelegt werden, in dem zuerst das erste Material an die zumindest eine Drahtverbindung angeformt wird und anschließend das zweite Material auf dem Träger ausgeformt wird. Das dritte Kunststoffmaterial kann beispielsweise mittels Spritzpressen oder einem anderen, in Verbindung mit dem ersten Kunststoffmaterial genannten Verfahren, aufgebracht werden.
Gemäß einer besonders bevorzugten Ausführungsform wird die zumindest eine Drahtverbindung, also zumindest ein Bonddraht einschließlich der Anschlussstellen, mittel Vakuumspritzguss in das weiche erste Material, zum Beispiel Silikon, eingebettet, und dieses wird dann wiederum in das härtere zweite Material, zum Beispiel Epoxid, eingebettet.
Beispielsweise kann das erste Material vom Träger aus gesehen zumindest teilweise auf und/oder unter dem zweiten Material aufgebracht werden. Weiterhin kann das erste Material zumindest teilweise in der durch das zweite Material gebildeten Kavität angeordnet sein. Beispielsweise kann das erste Material das zweite Material teilweise oder vollständig bedecken. Weiterhin kann es auch möglich sein, dass das erste Material das zweite Material vollständig bis auf ein Sichtfenster bedeckt. Durch das Sichtfenster, das mit einem, bevorzugt transparenten, Füllmaterial wie etwa einem transparenten Silikon gefüllt sein kann, kann ein Teil einer Oberfläche des zweiten Materials, beispielsweise mit einer Markierung, sichtbar sein. Alternativ kann auch das zweite Material das erste Material teilweise oder vollständig bedecken .
Das erste und zweite Material können insbesondere so ausgeformt sein, dass das Halbleiterbauelement eine vom Träger abgewandten Oberseite aufweist, die eben ist und eine Öffnung, zumindest teilweise gebildet durch die Kavität, aufweist, durch die ein Teil des Halbleiterchips freiliegt. Weiterhin kann in oder auf der Kavität über dem Halbleiterchipelement ein Abdeckelement aufweisend ein Wellenlängenkonversionsstoff und/oder ein Fensterelement und/oder eine Schutzfolie angeordnet sein. Besonders bevorzugt kann das Abdeckelement vom Halbleiterchipelement beabstandet sein.
Beim hier beschriebenen Halbleiterbauelement können die oben beschriebenen Probleme von harten oder weichen Gehäusen deutlich verringert werden. Insbesondere kann es vorteilhaft sein, wenn man lediglich den an die zumindest eine Drahtverbindung unmittelbar angrenzenden Bereich aus dem weichen ersten Material fertigt. Durch das Einbetten der zumindest einen Drahtverbindung in das weiche erste Material kann erreicht werden, dass die Drahtverbindung von mechanischen Belastungen und Spannungen des restlichen Halbleiterbauelements weitgehend entkoppelt werden kann.
Weiterhin ist kein Träger mit gestufter Kavität, also gestufter Hauptoberfläche, notwendig, bei dem der zumindest eine Halbleiterchip auf einer ersten Ebene montiert ist und der oder die Anschlusspunkte für die zumindest eine Drahtverbindung auf einer von der ersten Ebene verschiedenen zweiten Ebene angeordnet sind.
Durch die Verwendung des ersten und zweiten Materials, besonders bevorzugt unter Verwendung der beschriebenen Aufbringverfahren für das erste Material, kann sich eine erhöhte mechanische Stabilität und Zykelfestigkeit bei einem flachen Package-Design ergeben.
Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen .
Figuren 1A und 1B zeigen schematische Darstellungen eines
Halbleiterbauelements gemäß einem Ausführungsbeispiel,
Figuren 2A bis 3B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß weiteren Ausführungsbeispielen,
Figuren 4A und 4B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel,
Figuren 5A bis 5D zeigen schematische Darstellungen von
Verfahrensschritten eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
Figuren 6A und 6B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel,
Figuren 7A bis 7D zeigen schematische Darstellungen von
Verfahrensschritten eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
Figuren 8A und 8B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel,
Figuren 9A bis 9D zeigen schematische Darstellungen von
Verfahrensschritten eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
Figuren 10A bis 10D zeigen schematische Darstellungen eines Halbleiterbauelements gemäß weiteren Ausführungsbeispielen . In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
In den Figuren 1A und 1B ist in einer Schnittansicht (Figur 1A) und in einer Aufsicht auf die Oberseite (Figur 1B) ein Halbleiterbauelement 100 gemäß einem Ausführungsbeispiel gezeigt.
Das Halbleiterbauelement 100 weist einen Träger 1 mit einer Hauptoberfläche 10 auf, auf der ein Halbleiterchipelement 2 montiert ist, das zumindest einen Halbleiterchip 21 aufweist, beispielsweise einen elektronischen Halbleiterchip wie einen integrierten Schaltkreis oder einen optoelektronischen Halbleiterchip wie einen Leuchtdiodenchip oder Laserdiodenchip. Im gezeigten Ausführungsbeispiel weist das Halbleiterchipelement 2 rein beispielhaft als zumindest einen Halbleiterchip 21 einen elektronischen Halbleiterchip auf, auf dem ein weiterer Halbleiterchip 22, gebildet durch einen optoelektronischen Halbleiterchip, montiert und elektrisch angeschlossen ist. Der elektronische Halbleiterchip 21 ist beispielsweise ein integrierter Schaltkreis, beispielsweise auf Basis eines Siliziumchips, der zur Ansteuerung des optoelektronischen Halbleiterchips vorgesehen und eingerichtet ist. Der zumindest eine Halbleiterchip 21 weist eine Oberseite 23 auf, die vom Träger 1 weggewandt ist und auf der im gezeigten Ausführungsbeispiel der optoelektronische Halbleiterchip 22 montiert ist, beispielsweise durch Auflöten. Beispielsweise kann es sich beim optoelektronischen Halbleiterchip 22 um einen pixelierten Leuchtdiodenchip handeln, also einen Leuchtdiodenchip, der eine Mehrzahl von unabhängig voneinander ansteuerbaren Emitterbereichen aufweist, die matrixartig angeordnet sind. Beispielsweise kann der optoelektronische Halbleiterchip 22 eine Matrix aus 10x10 Emitterbereiche aufweisen. Ein derartiger Halbleiterchip kann beispielsweise für eine adaptive Beleuchtung, etwa im Automotive-Bereich, vorteilhaft sein.
Der Träger 1 ist wie gezeigt bevorzugt ein ebener Träger, der keine Kavität, also keine Vertiefung, aufweist, in der das Halbleiterchipelement 2 montiert werden kann. Die Hauptoberfläche 10 des Trägers 1, auf der das Halbleiterchipelement 2 montiert wird, ist besonders bevorzugt eben oder im Wesentlichen eben ausgebildet. Der Träger 1 kann somit plattenförmig ausgebildet sein, wobei die der Hauptoberfläche 10 gegenüberliegende Unterseite des Trägers 1 zur Montage und zur elektrischen Kontaktierung des Halbleiterbauelements 100 vorgesehen und eingerichtet ist.
Beispielsweise kann es sich beim Träger 1 um einen Einschicht-Träger oder einen Vielschicht-Träger handeln, also um einen Träger, der eine Schicht aus einem Trägermaterial oder eine Mehrzahl von Schichten aus einem oder mehreren Trägermaterialien aufweist. Das Trägermaterial kann beispielsweise ein Kunststoff oder ein Keramikmaterial sein. Somit kann es sich beim Träger beispielsweise um einen Keramikträger oder einen Kunststoffträger wie etwa eine einschichtige oder mehrschichtige Leiterplatte, beispielsweise ein einschichtiges oder mehrschichtiges PCB („printed Circuit board") handeln. Im vorliegenden wie in den weiteren Ausführungsbeispielen ist rein beispielhaft ein einschichtiges PCB als Träger 1 gezeigt. Zur Kontaktierung des Halbleiterbauelements 100 sowie zum elektrischen Anschluss des Halbleiterchipelements 2 sind elektrische Anschlussstellen 11, Leiterbahnen 12 und elektrische Durchkontaktierungen 13 vorhanden.
Zur Montage des Halbleiterchipelements 2 auf dem Träger 1 kann dieses beispielsweise mittels Löten oder Kleben auf der Hauptoberfläche 10 des Trägers 1 befestigt und gegebenenfalls auch von der Unterseite des Halbleiterchipelements 2 her elektrisch angeschlossen werden. Im gezeigten Ausführungsbeispiel ist das Halbleiterchipelement 2 mit dem zumindest einen Halbleiterchip 2 auf einem Montagepad 14 befestigt, das über eine Vielzahl von Durchkontaktierungen 13 mit einer Anschlussstelle 11 zur Ableitung von Wärme aus dem Halbleiterchipelement 2 verbunden ist.
Zwischen der Hauptoberfläche 10 der Trägers 1 und der Oberseite 23 des zumindest einen Halbleiterchips 21 ist zumindest eine Drahtverbindung 3 vorhanden. Im gezeigten Ausführungsbeispiel sind wie gezeigt mehrere Drahtverbindungen 3 vorhanden. Mit anderen Worten besteht zwischen dem Halbleiterchipelement 2 und dem Träger 1 über die zumindest eine Drahtverbindung 3, die insbesondere ein Bonddraht oder mehrere Bonddrähte aufweisen oder sein kann, eine elektrische Kontaktierung. Auf der Oberseite 23 weist der zumindest eine Halbleiterchip 21 des
Halbleiterchipelements 2 dazu elektrische Anschlussstellen 24 auf. Weiterhin sind auf der Hauptoberfläche 10 des Trägers 1 elektrische Anschlussstellen 11 vorhanden. Auf die Anschlussstellen 11, 24 sind der oder die jeweiligen Bonddrähte der Drahtverbindungen 3 gebondet. Das Halbleiterchipelement 2 mit dem zumindest einen Halbleiterchip 21 wird somit auf dem Träger 1 montiert und zumindest mit einer oder, wie gezeigt, mehreren Drahtverbindungen 3 zwischen der Hauptoberfläche 10 der Trägers 1 und der Oberseite 23 des zumindest einen Halbleiterchips 2 elektrisch kontaktiert.
Das Halbleiterbauelement 100 weist weiterhin ein erstes Material 4 und ein zweites Material 5 auf, die auf der Hauptoberfläche 10 des Trägers 1 aufgebracht werden. Das erste Material 4 und das zweite Material 5 sind voneinander verschieden und werden, insbesondere nacheinander, auf dem Träger 1, also auf der Hauptoberfläche 10 des Trägers 1, aufgebracht. Das erste und zweite Material 4, 5 sind insbesondere dazu vorgesehen und eingerichtet, zusammen mit dem Träger 1 einen Gehäusekörper zu bilden, bei dem das Halbleiterchipelement 2 zumindest teilweise frei bleibt. Besonders bevorzugt werden das erste und zweite Material 4, 5 nach der Montage des Halbleiterchipelements 2 auf dem Träger
1 aufgebracht. Weiterhin kann es im gezeigten Ausführungsbeispiel auch möglich sein, dass das zweite Material 5 vor dem Halbleiterchipelement 2 auf dem Träger 1 aufgebracht wird.
Das erste Material 4 hüllt die Drahtverbindungen 3 vollständig ein. Das bedeutet insbesondere, dass die Drahtverbindungen 3 nach dem elektrischen Verbinden der Hauptoberfläche 10 des Trägers 1 mit der Oberseite 23 des zumindest einen Halbleiterchips 21 des Halbleiterchipelements
2 mit dem ersten Material 4 umhüllt werden, so dass die Drahtverbindungen 3, also die Bonddrähte einschließlich der elektrischen Anschlussstellen 11, 24 an der Hauptoberfläche 10 des Trägers 1 und an der Oberseite 24 des zumindest einen Halbleiterchips 21, mit dem ersten Material 4 bedeckt sind.
Das zweite Material 5 bildet einen Rahmen auf der Hauptoberfläche 10 des Trägers 1. Das zweite Material 5 umgibt eine Kavität 50, so dass durch das zweite Material 5 eine Vertiefung gebildet wird. Das Halbleiterchipelement 2 ist in der Kavität 50 angeordnet und im gezeigten Ausführungsbeispiel vom zweiten Material 5 beabstandet. Im Zwischenraum zwischen dem Halbleiterchipelement 2 und dem zweiten Material 5 sind die Drahtverbindungen 3 umhüllt vom ersten Material 4 angeordnet.
Die Oberseite 23 des zumindest einen Halbleiterchips 21 des Halbleiterchipelements 2 weist einen Bereich auf, der frei vom ersten und zweiten Material 4, 5 ist und der in der Kavität 50 angeordnet ist. Insbesondere ist nur der Teil der Oberseite 23 des Halbleiterchips 21 mit dem ersten Material 4 bedeckt, der im Bereich der Drahtverbindungen 3 liegt, um die Drahtverbindungen 3 vollständig mit dem ersten Material 4 zu umhüllen. Wie in den Figuren 1A und 1B zu erkennen ist, liegt dieser Teil in einem Randbereich der Oberseite 23 des zumindest einen Halbleiterchips 21, so dass nur der Randbereich der Oberseite 23, in dem die Anschlussstellen 24 angeordnet sind, mit dem ersten Material 4 bedeckt ist. Dadurch weist das Halbleiterbauelement 100 an seiner Oberseite eine Öffnung 6 auf. Der weitere Halbleiterchip 22, also der optoelektronische Halbleiterchip, ist vollkommen frei vom ersten und zweiten Material 4, 5 und damit von der Oberseite des Halbleiterbauelements 100 her in der Öffnung 6 exponiert und zugänglich. Mit anderen Worten weist der Halbleiterchip 21 einen Bereich auf, der frei von jeglichem Material des Halbleiterbauelements 100 und damit ebenfalls exponiert und zugänglich ist. Weiterhin weist also auch der weitere Halbleiterchip 22 einen Bereich auf, der frei von jeglichem Material des Halbleiterbauelements 100 ist.
Das erste Material 4 weist ein erstes Kunststoffmaterial 41 auf. Insbesondere kann das erste Material 4 aus dem ersten Kunststoffmaterial 41 bestehen. Das erste Kunststoffmaterial 41 weist Silikon auf oder ist besonders bevorzugt ein Silikon. Hierbei kann es sich auch um ein schwarzes Silikon handeln, das als Strahlungsschutz dienen kann. Insbesondere ist das erste Kunststoffmaterial 41 und damit das erste Material 4 weich und/oder elastisch und damit plastisch und/oder elastisch verformbar, so dass die vom ersten Material 4 umhüllten Drahtverbindungen 3 vor mechanischen Belastungen und Spannungen im Halbleiterbauelement 100 geschützt werden können.
Das erste Material 4, also das erste Kunststoffmaterial 41, wird besonders bevorzugt mit einem Verfahren aufgebracht, das möglichst keine oder zumindest möglichst geringe Kräfte auf die Drahtverbindungen 3 ausübt. Besonders bevorzugt wird das erste Material 4 mittels Vakuumspritzguss aufgebracht.
Hierbei wird das erste Kunststoffmaterial 41 unter Verwendung eines Unterdrucks an die Drahtverbindungen angeformt, wobei die Drahtverbindungen 3 vollständig umhüllt werden. Durch den Vakuumspritzguss kann beispielsweise eine gute Abdichtung auf dem Halbleiterchip 21 unter Verwendung einer geringen Abdichtkraft erreicht werden. Weiterhin besteht beim Umhüllen der Drahtkontaktierungen 3 nur eine geringe Gefahr einer Deformation der Drahtkontaktierungen 3 und eine geringe Gefahr von Chip-Abhebern. Alternativ oder zusätzlich kann zum Aufbringen des ersten Materials 4, also zumindest des ersten Kunststoffmaterials 41, und damit zum Umhüllen der Drahtverbindungen 3 auch ein Film-unterstütztes Formverfahren, ein Gießverfahren, ein Sprühverfahren, ein Opferschichtverfahren oder eine Kombination der genannten Verfahren verwendet werden. Weiterhin kann das erste Material 4, wie weiter unten beschrieben ist, beispielsweise auch noch zumindest ein weiteres Kunststoffmaterial aufweisen, das hier und im Folgenden als zweites Kunststoffmaterial bezeichnet wird und das zusammen mit dem ersten Kunststoffmaterial 41 das erste Material bildet.
Wie in den Figuren 1A und 1B zu erkennen ist, bedeckt das erste Material 4 das zweite Material 5 vollständig und kann damit auch als Schutz, beispielsweise als Strahlungsschutz im Fall eines schwarzen Silikons, für das zweite Material 5 dienen. Das zweite Material 5 weist ein starres Material auf und dient als harter Versteifungsrahmen. Beispielsweise kann das zweite Material 5 ein drittes Kunststoffmaterial 53 aufweisen oder sein, das bevorzugt ein Epoxid, insbesondere ein hochgefülltes Epoxid, aufweisen oder sein kann. Weiterhin kann auch ein Silikon-Epoxid-Hybridmaterial verwendet werden. Alternativ dazu sind beispielsweise auch ein
Flüssigkristallmaterial (LCP: „liquid-crystal polymer") oder ein Halbleitermaterial wie etwa Silizium oder ein Metallmaterial wie etwa Stahl oder eine Kombination hieraus möglich. Im Fall eines Kunststoffmaterials kann das zweite Material 5 vorzugsweise an den Rahmen angeformt sein, beispielsweise mittels eines Spritzpressverfahrens. Im Fall eines Halbleitermaterials oder eines Metallmaterials kann das zweite Material 5 beispielsweise einen vorgefertigten Rahmen bilden, der auf die Hauptoberfläche 10 des Trägers aufgeklebt wird. Beim Halbleiterbauelement 100 gemäß den Figuren 1A und 1B sitzt das Halbleiterchipelement 2, also insbesondere die Halbleiterchips 21, 22, in der durch das starre zweite Material 5 gebildeten Kavität 50, während die
Drahtverbindungen 3 und der Randbereich der Oberseite 23 des Halbleiterchips 21 durch das erste Material 4 umformt und damit geschützt sind. Die Oberseite des Halbleiterbauelements 100, die durch das erste Material 4 gebildet wird, ist eben und ohne beispielsweise einen Undefinierten Unterverguss. Dadurch bietet das Halbleiterbauelement 100 definierte Oberflächen und insbesondere eine glatte und große Oberfläche für eine Handhabung beispielsweise mittels Vakuumaufnehmern. Durch das zweite Material 5 und die dadurch bewirkte Versteifung weist das Halbleiterbauelement 5 dennoch eine gute Formtreue auf.
In den nachfolgenden Figuren sind Weiterbildungen und Modifikationen des Halbleiterbauelements 100 gemäß weiteren Ausführungsbeispielen gezeigt. Die nachfolgende Beschreibung bezieht sich im Wesentlichen auf die Unterschiede zu den jeweils vorangehenden Ausführungsbeispielen. Nicht beschriebene Merkmale können dabei wie jeweils vorab beschrieben ausgebildet sein.
In den Figuren 2A und 2B ist ein Halbleiterbauelement 100 gemäß einem weiteren Ausführungsbeispiel in einer Schnittdarstellung und einer Aufsicht auf die Oberseite gezeigt, das zusätzlich im ersten Material 4 ein Sichtfenster 7 aufweist. Mit anderen Worten bedeckt das erste Material 4 in diesem Ausführungsbeispiel das zweite Material 5 vollständig bis auf das Sichtfenster 7. Durch das Sichtfenster 7 kann ein Teil einer Oberfläche des zweiten Materials 5 sichtbar sein. Wie in Figur 2B angedeutet ist, kann auf dem zweiten Material 5, also auf dem Versteifungsrahmen des Halbleiterbauelements 100, eine Beschriftung, beispielsweise eine Laserbeschriftung, oder einen andere Kennzeichnung aufgebracht sein.
In Figur 2C ist in einer Schnittdarstellung ein weiteres Ausführungsbeispiel gezeigt, bei dem das Sichtfenster 7 mit einem Füllmaterial 8 gefüllt ist. Das Füllmaterial 8 kann beispielsweise weiß oder weißlich oder besonders bevorzugt transparent sein und beispielsweise ein Silikon aufwiesen oder sein.
Weiterhin kann, wie in Figur 2C angedeutet ist, in oder auf der Kavität 50, und damit in oder auf der Öffnung 6 über dem Halbleiterchipelement 2 ein Abdeckelement 9 angeordnet sein. Beispielsweise kann das Abdeckelement 9 einen Wellenlängenkonversionsstoff und/oder ein Fensterelement und/oder eine Schutzfolie aufweisen oder sein. Besonders bevorzugt kann das Abdeckelement 9 wie in Figur 2C angedeutet vom Halbleiterchipelement 2 beabstandet sein.
Auch wenn die Halbleiterbauelemente gemäß den nachfolgenden Ausführungsbeispielen ohne Sichtfenster und ohne Abdeckelement gezeigt sind, können ein Sichtfenster und/oder ein oder mehrere Abdeckelemente wie vorab beschrieben vorhanden sein.
In den Figuren 3A und 3B ist in einer Schnittdarstellung und einer Aufsicht auf die Oberseite ein weiteres
Ausführungsbeispiel für das Halbleiterbauelement 100 gezeigt, bei dem das erste Material 4 nur in der Kavität 50 des zweiten Materials 5 angeordnet ist. Die vom Träger 1 abgewandte Oberseite des zweiten Materials 5 ist somit frei vom ersten Material 4 und bildet somit einen Teil der Oberseite des Halbleiterbauelements 100. Der durch das zweite Material 5 gebildete Versteifungsrahmen bleibt somit in diesem Ausführungsbeispiel weitgehend nach oben frei. Ein Kanal (nicht gezeigt) für die Formmasse kann hierbei oben auf oder auch unter dem zweiten Material 5 liegen. Rein beispielhaft ist auf der Oberseite des zweiten Materials 5 eine Markierung gezeigt.
In den nachfolgenden Figuren sind der Übersichtlichkeit halber nicht mehr alle Elemente des Halbleiterbauelements 100 mit Bezugszeichen versehen.
In den Figuren 4A und 4B ist in einer Schnittdarstellung und einer Aufsicht auf die Oberseite ein weiteres
Ausführungsbeispiel für das Halbleiterbauelement 100 gezeigt, bei dem das erste Material 4 nur im Bereich der in diesem Ausführungsbeispiel einzigen Drahtverbindung 3 angeordnet ist. Das zweite Material 5, das besonders bevorzugt in diesem Ausführungsbeispiel ein drittes Kunststoffmaterial 53 gebildet durch ein schwarzes Epoxid aufweisen kann, kann bis auf den Bereich der Drahtverbindung 3 bis an das Halbleiterchipelement 2 angrenzen und beispielsweise durch ein Formverfahren an die Hauptoberfläche 10 des Trägers angeformt sein. Dadurch kann der gesamte Gehäuseteil auf dem Träger 1 durch Formverfahren herstellbar sein.
In den Figuren 5A bis 5D sind Verfahrensschritte eines Verfahrens zur Herstellung des Halbleiterbauelements 100 der Figuren 4A und 4B gezeigt. In einem ersten Verfahrensschritt wird das Halbleiterchipelement 2 auf dem Träger 1 montiert und über die Drahtverbindung 3 elektrisch kontaktiert. Wie in den Figuren 5A und 5B gezeigt ist, wird mittels eines Formwerkzeugs 90 mit einem Formwerkzeugteil 91 das erste Material 4 gebildet durch das erste Kunststoffmaterial 41 zur Umhüllung der Drahtverbindung 3 aufgebracht. Durch Schließen des Formwerkzeugteils 91, wie in Figur 5B gezeigt ist, kann eine Art Kuppel aus dem weichen und/oder elastischen ersten Material 4 über der Drahtverbindung 3 geformt werden, die die Drahtverbindung 3 vollständig umhüllt, aber nur im Bereich der Drahtverbindung 3 angeordnet ist. Mittels eines optionalen weiteren Formwerkzeugteils 92, das separat beweglich sein kann, kann die Oberseite des
Halbleiterchipelements 2, insbesondere der optoelektronische Halbleiterchip, geschützt werden.
Mit demselben Formwerkzeug 90 kann, wie in Figur 5C gezeigt ist, in einem weiteren Verfahrensschritt das zweite Material 5 auf dem Träger 1 um das Halbleiterchipelement 2 mit dem ersten Material 4 herum ausgebildet werden. Optional kann auch ein Teil der Oberseite des elektronischen Halbleiterchips des Halbleiterchipelements 2 mit dem zweiten Material 5 überformt werden. Bei dem gezeigten Verfahren ist es besonders vorteilhaft, dass nur die unmittelbare Umgebung der Drahtverbindung 3 durch ein weiches Material gebildet wird. Diese Umgebung kann sehr klein gestaltet werden, ein Hinterschnitt des harten Körpers gebildet durch das zweite Material 5 ist möglich.
Durch Aushärten des zweiten Materials 5 und Entfernen des Formwerkzeugs 90 kann das Halbleiterbauelement 100 fertiggestellt werden, wie in Figur 5D gezeigt ist.
Auch wenn in den Figuren 5A bis 5D sowie in weiteren Figuren Verfahren zur Herstellung eines einzelnen Halbleiterbauelements 100 gezeigt sind, kann auch eine Herstellung einer Mehrzahl von Halbleiterbauelementen im Verbund möglich sein, der nach dem Aushärten in getrennte Halbleiterbauelemente vereinzelt werden kann.
Das beschriebene Verfahren ist unabhängig von der Anzahl der Drahtverbindungen 3. In den Figuren 6A und 6B sowie in den Figuren 7A bis 7D sind beispielsweise ein
Halbleiterbauelement 100 und ein Verfahren zur Herstellung dieses gezeigt, bei dem zwei sich gegenüberliegende Drahtverbindungen 3 vorhanden sind, die durch jeweils getrennte Teile gebildet aus dem ersten Material 4 umhüllt werden.
In den Figuren 8A und 8B ist ein Ausführungsbeispiel gezeigt, bei dem um das Halbleiterchipelement 2 umlaufend, also an allen vier Seiten, Drahtverbindungen 3 vorhanden sind. Das erste Material 4 kann hierbei mittels des vorab beschriebenen Verfahrens beispielsweise wie gezeigt rahmenförmig ausgebildet werden oder auch in separaten Teilen auf den Drahtverbindungen 3 aufgebracht werden. Durch eine einfache Anpassung des Formwerkzeugs 90 kann somit eine beliebige Anzahl von Drahtkontaktierungen 3 mit dem beschrieben Verfahren umhüllt werden.
In den Figuren 9A bis 9D sind Verfahrensschritte für ein Verfahren zur Herstellung eines Halbleiterbauelements 100 gemäß einem weiteren Ausführungsbeispiel gezeigt, bei dem das Formwerkzeug zur Ausbildung des zweiten Materials 5 so geformt ist, dass das zweite Material 5 dicker ausgebildet wird und somit einen stabileren Rahmen bilden kann. Das zweite Material 5 bildet somit einen Formkörper mit einer tieferen Kavität, in der das Halbleiterchipelement angeordnet ist. In die Kavität kann beispielsweise ein Abdeckelement beabstandet zum Halbleiterchipelement 3 oder auch direkt auf diesem angeordnet werden. Beispielsweise kann in die Kavität ein Wellenlängenkonversionsstoff gegossen werden, ein Glasfenster eingebracht werden, oder, durch die Tiefe der Kavität, eine Schutzfolie darüber auf Abstand gehalten werden.
Alterativ oder zusätzlich zu den gezeigten
Ausführungsbeispielen und Verfahrensschritten lassen sich auch beispielsweise mehrere Vakuumspritzguss-Schritte oder Kombinationen von Vakuumspritzguss mit anderen Formverfahren wie beispielsweise Spritzpressen hintereinander ausführen und kombinieren .
In Figur 10A ist ein Ausführungsbeispiel für das Halbleiterbauelement 100 gezeigt, bei dem eine strahlungsunempfindliche Schutzschicht gebildet aus dem zweiten Material 5 über dem ersten Material 4 aufgebracht wird. Für beide Materialien 4, 5 kann Vakuumspritzguss zur Herstellung verwendet werden. Beispielsweise kann das erste Material 4 einen mechanisch stabilen Formkörper, beispielsweise aus einem ersten Kunststoffmaterial 41, das ein, vorzugsweises weiches, Epoxid aufweist, bilden, während das zweite Material 5 ein drittes Kunststoffmaterial 53 gebildet aus einem schwarzen Silikon aufweist. Da beide Materialien in einem Spritzguss-Prozess erzeugt werden, sind die Oberflächen und Schichtdicken gut definiert. Das gezeigte Ausführungsbeispiel weist mit Vorteil eine hohe Steifigkeit über eine große Bauelementfläche, insbesondere über den Drahtverbindungen 3 auf. Weiterhin bietet sich der Vorteil eines Schutzes für das Epoxid, um durch UV-Licht oder blaues Licht induziertes Altern zu vermeiden. In Figur 10B ist ein Ausführungsbeispiel gezeigt, bei dem das erste Material ein durch ein Silikon gebildetes erstes Kunststoffmaterial 41 aufweist, während das zweite Material 5 ein drittes Kunststoffmaterial 53 gebildet durch ein, vorzugsweise starres, Epoxid aufweist. Dadurch wird ein mechanisch stabiler Körper in Form des zweiten Materials 5 über einem flexiblen Formkörper gebildet durch das erste Material 4 aufgebracht.
Sowohl das erste als auch das zweite Material können mehr als ein Kunststoffmaterial aufweisen, wie in den nachfolgenden Ausführungsbeispielen gezeigt ist. Dadurch lassen sich beispielsweise Abfolgen von weichen, harten und wieder weichen Schichten erzeugen.
In Figur 10C ist ein weiteres Ausführungsbeispiel gezeigt, bei dem das erste Material 4 zusätzlich zum ersten Kunststoffmaterial 41 ein zweites Kunststoffmaterial 42 aufweist, das über dem ersten Kunststoffmaterial 41 aufgebracht ist. Die Kunststoffmaterialien 41, 42 können gleich oder bevorzugt verschieden voneinander sein und mittels einem gleichen oder verschiedenen Verfahren aufgebracht werden. Beispielsweise kann das erste Kunststoffmaterial 41 ein mittels Vakuumspritzguss oder mittels maskenunterstützem Aufsprühen aufgebrachtes Silikon sein, während das zweite Kunststoffmaterial 42 ein mittels Vakuumspritzguss aufgebrachtes Epoxid oder auch ein Silikon sein kann. Darüber wird, wie im Ausführungsbeispiel der Figur 10A, ein zweites Material 5 aufweisend ein drittes Kunststoffmaterial 53 gebildet aus einem schwarzen Silikon vorzugsweise mittels Vakuumspritzguss aufgebracht. Das gezeigte Halbleiterbauelement 100 weist insbesondere eine hohe Steifigkeit über eine große Bauelementfläche und eine hohe Steifigkeit im Bereich über den Drahtverbindungen 3 auf. Weiterhin können eine Spannungsreduzierung insbesondere durch die weiches Silikonschicht zwischen dem Träger 1 und der Epoxidschicht, ein Schutz der Drahtverbindungen 3 durch die Epoxidschicht, ein Schutz vor Lichtalterung des Epoxids durch das schwarze Silikon und eine große Lichtabstrahlflache erreicht werden.
In Figur 10D ist ein weiteres Ausführungsbeispiel gezeigt, bei dem das erste Material 4 wie im Ausführungsbeispiel der Figur 10A durch ein erstes Kunststoffmaterial 41 gebildet wird, das ein ein mittels Vakuumspritzguss aufgebrachtes Silikon aufweist oder ist und das beispielsweise optisch klar sein kann. Das zweite Material 5 weist ein drittes Kunststoffmaterial 53 aus einem optisch klaren oder schwarzen starren Epoxid und darüber ein viertes Kunststoffmaterial 54 aus einem schwarzen Silikon auf. Das gezeigte Halbleiterbauelement 100 weist wie das vorherige Ausführungsbeispiel insbesondere eine hohe Steifigkeit über eine große Bauelementfläche und eine hohe Steifigkeit im Bereich über den Drahtverbindungen 3 auf. Weiterhin können eine Spannungsreduzierung insbesondere durch die weiche Silikonschicht zwischen dem Träger 1 und der Epoxidschicht und ein Schutz vor Lichtalterung des Epoxids durch das schwarze Silikon erreicht werden.
Die in den in Verbindung mit den Figuren beschriebenen Merkmale und Ausführungsbeispiele können gemäß weiteren Ausführungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen explizit beschrieben sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 Träger
2 Halbleiterchipelement
3 Drahtverbindung
4 erstes Material
5 zweites Material
6 Öffnung
7 Sichtfenster
8 Füllmaterial
9 Abdeckelement
10 Hauptoberfläche 11 Anschlussstelle 12 Leiterbahn
13 Durchkontaktierungen
14 Montagepad 21 Halbleiterchip 22 Halbleiterchip
23 Oberseite
24 Anschlussstelle
41 erstes Kunststoffmaterial
42 zweites Kunststoffmaterial 50 Kavität
53 drittes Kunststoffmaterial
54 viertes Kunststoffmaterial
90 Formwerkzeug
91 Formwerkzeugteil
92 Formwerkzeugteil
100 Halbleiterbauelement

Claims

Patentansprüche
1. Halbleiterbauelement (100), aufweisend
- einen ebenen Träger (1) mit einer Hauptoberfläche (10), auf der ein Halbleiterchipelement (2) mit zumindest einem Halbleiterchip (21) montiert ist,
- zumindest eine Drahtverbindung (3) zwischen der
Hauptoberfläche der Trägers und einer Oberseite (23) des zumindest einen Halbleiterchips,
- ein erstes Material (4), das die Drahtverbindung vollständig einhüllt und das ein erstes Kunststoffmaterial (41) aufweist,
- ein zweites Material (5), das einen Rahmen bildet und eine
Kavität (50) umgibt, wobei die Oberseite des zumindest einen Halbleiterchips einen Bereich aufweist, der frei vom ersten und zweiten Material ist und in der Kavität angeordnet ist, wobei die Oberseite des Halbleiterchips einen Bereich aufweist, der frei von jeglichem Material ist.
2. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterchipelement als zumindest einen Halbleiterchip einen elektronischen Halbleiterchip mit der Oberseite aufweist, auf der ein optoelektronischer Halbleiterchip (22) montiert ist, wobei der optoelektronische Halbleiterchip beabstandet vom ersten und zweiten Material in der Kavität angeordnet ist.
3. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Kunststoffmaterial weich und/oder elastisch ist.
4. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Kunststoffmaterial Silikon aufweist.
5. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Material ein zweites Kunststoffmaterial (42) aufweist, das vom ersten Kunststoffmaterial und vom zweiten Material verschieden ist, das auf dem ersten Kunststoffmaterial angeordnet ist und das zusammen mit dem ersten Kunststoffmaterial die zumindest eine Drahtverbindung vollständig einhüllt.
6. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das zweite Material starr ist.
7. Halbleiterbauelement nach einem der vorherigen
Ansprüche, wobei das zweite Material eines oder mehrere Materialien ausgewählt aus einem dritten Kunststoffmaterial, einem Halbleitermaterial und einem Metallmaterial aufweist.
8. Halbleiterbauelement nach Anspruch 7, wobei das dritte Kunststoffmaterial ein Epoxid oder ein schwarzes Silikon aufweist.
9. Halbleiterbauelement nach Anspruch 7, wobei das Halbleitermaterial Silizium aufweist.
10. Halbleiterbauelement nach Anspruch 7, wobei das Metallmaterial Stahl aufweist.
11. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Material vom Träger aus gesehen zumindest teilweise auf dem zweiten Material aufgebracht ist.
12. Halbleiterbauelement nach Anspruch 11, wobei das erste Material das zweite Material vollständig bedeckt.
13. Halbleiterbauelement nach Anspruch 11, wobei das erste Material das zweite Material vollständig bis auf ein Sichtfenster (7) bedeckt.
14. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Material in der Kavität angeordnet ist.
15. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das zweite Material das erste Material bedeckt.
16. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das Halbleiterbauelement eine vom Träger abgewandten Oberseite aufweist, die eben ist und eine Öffnung (6) aufweist, durch die ein Teil des Halbleiterchips freiliegt.
17. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei in oder auf der Kavität über dem zumindest einen Halbleiterchip ein Abdeckelement (9) aufweisend ein Wellenlängenkonversionsstoff und/oder ein Fensterelement und/oder eine Schutzfolie angeordnet ist.
18. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorherigen Ansprüche, bei dem - ein Halbleiterchipelement (2) mit zumindest einem
Halbleiterchip (21) auf einem Träger (1) montiert und mit mindestens einer Drahtverbindung (3) zwischen einer Hauptoberfläche (10) der Trägers und einer Oberseite (23) des zumindest einen Halbleiterchips elektrisch kontaktiert wird,
- die zumindest eine Drahtverbindung vollständig mit einem ersten Material (4), das ein erstes Kunststoffmaterial (41) aufweist, mittels Vakuumspritzguss, mittels eines Film-unterstützten Formverfahrens, mittels eines
Gießverfahrens, mittels eines Sprühverfahrens und/oder mittels eines Opferschichtverfahrens eingehüllt wird,
- ein zweites Material (5) auf dem Träger aufgebracht wird, das einen Rahmen bildet und eine Kavität (50) umgibt, wobei die Oberseite des Halbleiterchips einen Bereich aufweist, der frei vom ersten und zweiten Kunststoffmaterial bleibt und in der Kavität angeordnet ist.
19. Verfahren nach Anspruch 20, bei dem das erste und zweite
Material mit einem selben Formwerkzeug (90) aufgebracht werden.
PCT/EP2022/064244 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements WO2022248570A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280038178.8A CN117397047A (zh) 2021-05-27 2022-05-25 半导体元件和用于制造半导体元件的方法
DE112022002802.5T DE112022002802A5 (de) 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021113715.2A DE102021113715A1 (de) 2021-05-27 2021-05-27 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102021113715.2 2021-05-27

Publications (1)

Publication Number Publication Date
WO2022248570A1 true WO2022248570A1 (de) 2022-12-01

Family

ID=82218429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/064244 WO2022248570A1 (de) 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Country Status (3)

Country Link
CN (1) CN117397047A (de)
DE (2) DE102021113715A1 (de)
WO (1) WO2022248570A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164413A1 (en) * 2004-11-24 2008-07-10 Katsumi Shibayama Infrared Sensor
US20090127690A1 (en) * 2005-07-28 2009-05-21 Nxp B.V. Package and Manufacturing Method for a Microelectronic Component
US20160093761A1 (en) * 2014-09-26 2016-03-31 Texas Instruments Incorporated Optoelectronic packages having through-channels for routing and vacuum
WO2016193098A1 (de) * 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
US20170288108A1 (en) * 2014-09-01 2017-10-05 Osram Opto Semiconductors Gmbh Light-emitting diode device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269986A (ja) 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 発光装置
US20190206752A1 (en) 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164413A1 (en) * 2004-11-24 2008-07-10 Katsumi Shibayama Infrared Sensor
US20090127690A1 (en) * 2005-07-28 2009-05-21 Nxp B.V. Package and Manufacturing Method for a Microelectronic Component
US20170288108A1 (en) * 2014-09-01 2017-10-05 Osram Opto Semiconductors Gmbh Light-emitting diode device
US20160093761A1 (en) * 2014-09-26 2016-03-31 Texas Instruments Incorporated Optoelectronic packages having through-channels for routing and vacuum
WO2016193098A1 (de) * 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Also Published As

Publication number Publication date
CN117397047A (zh) 2024-01-12
DE112022002802A5 (de) 2024-03-21
DE102021113715A1 (de) 2022-12-01

Similar Documents

Publication Publication Date Title
EP1380056B2 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer optoelektronischen bauelementanordnung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
EP2215657B1 (de) Anordnung mit mindestens zwei lichtemittierenden halbleiterbauelementen und herstellungsverfahren dafür
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP1622237A1 (de) Optisches oder elektronisches Modul und Verfahren zu dessen Herstellung
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
EP1602625A1 (de) Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO2015040107A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
DE10234978A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2022248570A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102016108931A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102013207111B4 (de) Optoelektronisches Bauelement
WO2020052973A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2019141435A1 (de) Bauteil und verfahren zur herstellung eines bauteils
WO2018172276A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2020169448A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008043773A1 (de) Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
DE102019112733A1 (de) Lichtemittierendes Bauelement und Anzeigevorrichtung
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22733865

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280038178.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022002802

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112022002802

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22733865

Country of ref document: EP

Kind code of ref document: A1