WO2018172276A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen Download PDF

Info

Publication number
WO2018172276A1
WO2018172276A1 PCT/EP2018/056871 EP2018056871W WO2018172276A1 WO 2018172276 A1 WO2018172276 A1 WO 2018172276A1 EP 2018056871 W EP2018056871 W EP 2018056871W WO 2018172276 A1 WO2018172276 A1 WO 2018172276A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing structure
sealing
carrier
potting body
chip
Prior art date
Application number
PCT/EP2018/056871
Other languages
English (en)
French (fr)
Inventor
Tobias Gebuhr
Markus Burger
Markus Boss
Markus Pindl
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201880020782.1A priority Critical patent/CN110462854B/zh
Priority to US16/489,393 priority patent/US11107958B2/en
Publication of WO2018172276A1 publication Critical patent/WO2018172276A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Definitions

  • the invention relates to a process for the production of optoelectronic semiconductor components.
  • One object to be solved is to specify optoelectronic semiconductor components which have a potting body which can be efficiently injection molded or
  • the method is used to produce optoelectronic semiconductor components.
  • the semiconductor components are preferably
  • the semiconductor components are thus in particular adapted for the generation of radiation, especially for the generation of visible light.
  • a chip carrier is provided.
  • the chip carrier is preferably the one carrying the finished semiconductor components and
  • the chip carrier is a ceramic substrate
  • Circuit boards such as metal core boards or printed
  • the chip carrier comprises electrical conductor structures on a carrier top side.
  • the electrical conductor structures are, for example, electrical conductors and / or electrical
  • the electrical contact surfaces are used in particular for internal and / or external contacting of the semiconductor device.
  • the conductor structures are formed by one or more metallizations.
  • the method includes the step of attaching one or more
  • the at least one semiconductor chip is glued electrically conductive or,
  • Consists of semiconductor chips For example, at least two or at least four and / or at most 16 or at most eight of the semiconductor chips are applied per chip carrier for each finished semiconductor component.
  • the semiconductor chips may be flip-chips in which electrical contacts are located on a single side, or chips with electrical contacts on mutually opposite main sides. In the case of flip chips, the electrical contacts of the carrier top
  • the at least one semiconductor chip is for
  • Radiation generation preferably for light generation
  • the at least one emits Semiconductor chip in operation blue light or white light.
  • the semiconductor components can only ever identical
  • At least one sealing structure is applied.
  • the one or more sealing structure is applied.
  • Sealing structures are applied partially or completely to the electrical conductor structures.
  • the sealing structures are located completely on the electrical conductor structures.
  • the sealing structures are preferably permanent components, so that the sealing structures are present in the finished semiconductor components.
  • Sealing structures at least one contact area in
  • the sealing structure forms a continuous frame around the contact area.
  • the contact region preferably contains one or more electrical
  • the method comprises the step of producing a potting body.
  • Potting body is preferably by injection molding or
  • the potting is directly to the at least one semiconductor chip and directly to the
  • the production of the potting body takes place in an injection molding tool.
  • Injection mold preferably comprises a plurality of parts, in particular two parts, which are mounted movably relative to one another.
  • Sealing structure in the injection mold from the at least one contact region against a material of the potting body during the production of the potting In other words, due to the sealing structure, the contact area remains free of the potting body. If the sealing structure were not present in the injection molding tool, the contact area would be covered by the potting body.
  • the method is set up for producing optoelectronic semiconductor components and comprises the following steps, in particular in the order indicated:
  • Light generation is set up on at least one of the electrical conductor structures
  • Sealing structure completely surrounds at least one contact area in plan view
  • Sealing structure by means of injection molding or transfer molding, wherein the at least one sealing structure in a Injection tool seals the at least one contact region against a material of the potting, so that the at least one contact region remains free of the potting.
  • a sealing film is usually used for sealing in an injection molding tool.
  • Process is also referred to as film-assisted injection molding or transfer molding, English Film Assisted Molding or short FAM.
  • film-assisted injection molding or transfer molding English Film Assisted Molding or short FAM.
  • sealing over sealing films is difficult if different height levels occur, so if potting body with different heights in one
  • Component to be generated is in particular due to occurring height tolerances of the chip carrier and the semiconductor chips applied thereto and optionally of
  • the sealing structure is used to produce on at least one level a sealing frame, the Contact area seals against the material of the potting.
  • a sealing frame formed by the
  • Sealing structure is also referred to as Glob Top.
  • the sealing structure is compressed by a clamping force in the injection molding tool or presses into the sealing film, so that a seal of the contact area with respect to the remaining, with the material for the
  • the sealing foil serves to seal against the material of the potting body.
  • sealing film has in step D), in particular in that used in the step Temperature, a modulus of elasticity of at least 20 MPa or 30 MPa or 40 MPa.
  • the modulus of elasticity of the sealing film is at most 90 MPa or 80 MPa or 70 MPa. In other words, a comparatively soft sealing film is used.
  • the sealing film immediately before step D) has a thickness of at least 10 ⁇ m or 20 ⁇ m or 30 ⁇ m.
  • the thickness of the sealing film is at most 100 ym or 70 ym or 50 ym. That is, it is used a comparatively thin sealing film.
  • the modulus of elasticity of the sealing structure in step D) is at least a factor of 1.5 or 2 or 3 greater than that of the sealing film.
  • Step D) can be processed.
  • the sealing structure is in places or entirely of an epoxide.
  • the sealing film is made of polyethylene terephthalate, PET for short.
  • PET polyethylene terephthalate
  • Sealing film made of an ethylene-tetrafluoroethylene copolymer, ETFE for short. Furthermore, it is possible that the sealing film is composed of several layers, also of different materials. According to at least one embodiment, the
  • the modulus of elasticity is the
  • Sealing structure by at least a factor of 1.25 or 1.5 or 2 lower than the elastic modulus of the sealing film.
  • comparatively soft sealing structures which preferably have a relatively small thickness, it is possible to achieve particularly tight sealing with respect to the sealing film.
  • the sealing structure is made in places or entirely of a silicone or a
  • the sealing structure is compressed in step D).
  • step D in this case, in particular, no or no significant occurs
  • Sealing structure is deformed, for example by at least 15% or 20% and / or at most 30% or 25% of its average thickness.
  • a thickness of the sealing structure preferably only changes by at most 20% or 15% or 10% of an average thickness of the sealing structure and / or a thickness of the sealing film changes by at least 10% or 20% or 30%. In other words, then less the sealing structure, but mainly the
  • sealing structure and the potting body in the direction away from the carrier top flush or approximately flush with each other.
  • approximately flush means a tolerance of at most 10 ym or 5 ym or 2 ym.
  • the phosphor body is, for example, a potting body or a platelet comprising at least one phosphor.
  • Such platelets may be based on a comparatively soft material such as a silicone or of hard materials such as a glass or a ceramic.
  • Such phosphor bodies can face away directly on one of the carrier top side
  • Chip top of the semiconductor chip are located. Furthermore, it is possible that such phosphor body via a
  • Connecting means such as an adhesive, such as a glass or silicone, are adhered to the chip top. It is possible that each semiconductor chip has its own
  • Luminescent body is assigned. Alternatively, multiple or all of the semiconductor chips may be shared Be covered phosphor body.
  • the phosphor body contains one or more phosphors, preferably
  • inorganic phosphors such as YAG: Ce or quantum dots. According to at least one embodiment, according to the
  • Fluorescent body in the direction away from the carrier top flush with the potting This is especially true with a tolerance of at most 10 ym or 5 ym or 2 ym.
  • the potting body has a smaller height above the sealing structure
  • Fluorescent body may have different heights and yet each flush or approximately flush with the potting complete.
  • Sealing structure locally directly on the carrier top, in particular on a base material of the chip carrier, and applied in places directly to the conductor structures. Due to the sealing structure is parallel to the direction
  • a height of the conductor structures over the base material of the chip carrier is for example at least 20 ym or 40 ym and / or at most 100 ym or 80 ym or 60 ym.
  • the average thickness or height of the sealing structure is at most 400 ym or 300 ym or 230 ym.
  • the sealing structure and the potting body may be based on the same material, for example each on a silicone.
  • the potting body is shaped white.
  • the potting body for visible light has a high reflectivity.
  • the potting body can be translucent.
  • the sealing structure may have a different color or the same color as the potting body. For example, it is possible that the
  • Conductor structures over the top of the carrier at least 10% or 20% of an average thickness of the sealing structure.
  • the conductor structures have a Thickness of at most 40% or 30% or 25% of the average thickness of the sealing structure. In other words, the conductor structures are relatively thick compared to the sealing structure.
  • Sealing structure in step C) applied as a paste or as a liquid.
  • the application can take place via printing, doctoring or pasty recording. Hardening is preferably carried out after the application of the sealing structure, so that the sealing structure has a greater hardness in step D) than in the originally applied state.
  • the potting body is limited to an area above the carrier top.
  • Fluorescent body, the potting body, the sealing structure and the contact area recognizable.
  • Example triangular or parabolic or semicircular Alternatively or additionally, it is possible that the
  • Vergussharm the sealing structure seen in plan view covered in places, in particular starting from a point largest thickness of the sealing structure in the direction away from the contact area.
  • the method comprises the step of uniting to the semiconductor components.
  • Semiconductor components have for example on side surfaces dicing traces on the chip carrier and on the
  • the contact region is not affected by such a singulation, nor is the sealing structure any more preferred.
  • FIG. 1 is a schematic perspective view of FIG.
  • Figures 2 and 7 are schematic sectional views of
  • Figures 3 to 6 are schematic sectional views of
  • FIG. 1 shows a method for the production of
  • a chip carrier 2 is provided.
  • a chip carrier 2 is provided.
  • Carrier top 20 of the chip carrier 2 are a plurality of electrical conductor structures 22.
  • the conductor structures 22 form printed conductors and electrical contact surfaces.
  • the conductor structures 22 are preferably formed by one or more metallizations.
  • the conductor structures 22 comprise copper, gold, silver, tin, platinum, chromium, aluminum and / or palladium.
  • FIG. 1B shows that a plurality of semiconductor chips 3, in particular light-emitting diode chips, are applied to the conductor structures 22.
  • the LED chips 3 are
  • the semiconductor chips 3 are preferably each with a
  • Phosphor body 32 provided.
  • semiconductor chips 3 there is preferably a one-to-one correspondence between semiconductor chips 3 and
  • the phosphor bodies 32 have a recess in a corner region. There is one in each of these recesses
  • Bonding wire 35 which connects the semiconductor chips 3 electrically to the conductor structures 22. Electrical contacts of the semiconductor chips 3 are located, for example
  • Conductor structures 22 are a plurality of gaps 25, in which the carrier top 20 is exposed in places. In these gaps 25, for example, there is a height difference of about 50 ym.
  • a sealing structure 4 is applied, for example as a paste, which is subsequently cured and / or dried, also referred to as a glob top.
  • Sealing structure 4 extends with a constant or approximately constant height above the
  • the contact area 24
  • the sealing structure 4 By the sealing structure 4, the gaps 25 shown in Figure 1B are preferably sealed.
  • the sealing structure is black and made of an epoxy.
  • a potting body 5 is produced.
  • Potting body 5 is flush or approximately flush with a chip carrier 2 remote from the body top 33 of the phosphor body 32 and with the sealing structure 4 from.
  • the potting body 5 has a step between the contact region 24 and the phosphor bodies 32. Through this step, for example, a height difference of at least 50 ym or 100 ym and / or of at most 300 ym or 200 ym is bridged. This is particularly due to the comparatively low thickness of the sealing structure of about 100 ym +/- 50 ym. In contrast, the
  • Semiconductor chips 3 together with the phosphor bodies 32 for example, a thickness of about 200 ym to 300 ym on.
  • FIG. 2 illustrates the step of producing the potting body 5.
  • the potting body 5 is produced by injection molding or transfer molding, also referred to as Molden, in an injection molding tool having an upper part 61 and a lower part 62.
  • a sealing film 66 is used between the upper part 61 and the chip carriers 2.
  • the sealing foil 66 is made of ETFE or PET having a thickness of about 50 ym. The sealing film 66 is directly on the body tops 33 and directly on the
  • Sealing structure 4 By compressing the parts 61, 62 of the injection molding a sealing is achieved.
  • the sealing structure 4 is preferably deformed to compensate for thickness tolerances.
  • the sealing structure 4 has a greater elasticity, ie a smaller modulus of elasticity, than the semiconductor chips 3 together with the
  • the chip carrier 2 has the conductor structures 22 both on the carrier top side 20 and on an opposite carrier underside.
  • the carrier 2 is free of electrical
  • FIG. 3 illustrates a further exemplary embodiment.
  • the semiconductor device 1 has no in this example
  • the potting body 5 terminates flush with the chip top side 30 and with the sealing structure 4, with a tolerance of a few micrometers. In particular, the tolerance is at most 10% or 5 ⁇ 6 one
  • Embodiments may apply.
  • the sealing structure 4 lies completely on the conductor structures 22.
  • the body tops 33 are flush with the potting 5 from.
  • the sealing structure 4 is made, for example, of a soft material such as a silicone and projects beyond the finished potting body 5. According to FIG. 5, the body top 33 terminates flush with the potting body 5.
  • the Phosphor body 32 laterally projects beyond the associated semiconductor chip 3.
  • the sealing structure 4 is approximately the same height as the semiconductor chip 3 together with the phosphor body 32.
  • the potting body 5 is slightly surmounted by the sealing structure 4.
  • Carrier top 20 opposite side of the sealing structure 4 is pressed flat and approximately parallel to
  • Carrier top 20 runs.
  • the sealing structures 4 shown in FIG. 7 can be used correspondingly in all other exemplary embodiments.
  • the sealing structure 4 is composed of several parts.
  • a comparatively hard area 4A is present, such as an epoxy, that of a thin, softer
  • Area 4B is covered in the direction away from the carrier top 20.
  • the sealing structure 4 seen in cross-section is not round or semicircular or parabolic shaped, but rectangular, see Figure 7A.
  • the sealing structure 4 is made of three
  • Subareas 4a, 4b, 4c composed.
  • the portions 4a, 4c are formed of soft material and the portion 4b of a relatively hard material. This allows the gaps 25, see Figure 1B, efficient
  • the sealing structure 4 in the injection mold 61, 62 deforms only slightly overall.
  • the sealing structure 4 has, seen in cross section, not only one, but two maxima. This is a secure seal against the

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Das Verfahren ist zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet und umfasst die Schritt: A) Bereitstellen eines Chipträgers (2) mit elektrischen Leiterstrukturen (22) an einer Trägeroberseite (20), B) Anbringen mindestens eines Halbleiterchips (3), der zur Lichterzeugung eingerichtet ist, auf zumindest einer der elektrischen Leiterstrukturen (22), C) Aufbringen zumindest einer Abdichtstruktur (4) auf zumindest einer der elektrischen Leiterstrukturen (22), sodass die Abdichtstruktur (4) mindestens einen Kontaktbereich (24) in Draufsicht gesehen ringsum vollständig umschließt, D) Erzeugen eines Vergusskörpers (5) direkt an dem mindestens einen Halbleiterchip (3) und direkt an der zumindest einen Abdichtstruktur (4) mittels Spritzgießen oder Spritzpressen, wobei die zumindest eine Abdichtstruktur (4) in einem Spritzwerkzeug (61, 62) den mindestens einen Kontaktbereich (24) gegenüber einem Material des Vergusskörpers (5) abdichtet, sodass der mindestens eine Kontaktbereich (24) frei von dem Vergusskörper (5) bleibt.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN HALBLEITERBAUTEILEN
Es wird ein Verfahren zur Herstellung von optoelektronis Halbleiterbauteilen angegeben.
Eine zu lösende Aufgabe besteht darin, optoelektronische Halbleiterbauteile anzugeben, die über einen Vergusskörper verfügen, der effizient mittels Spritzgießens oder
Spritzpressens herstellbar ist.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs gelöst. Bevorzugt Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen. Bei den Halbleiterbauteilen handelt es sich bevorzugt um
Leuchtdioden. Die Halbleiterbauteile sind somit insbesondere zur Erzeugung von Strahlung, speziell zur Erzeugung von sichtbarem Licht, eingerichtet. Gemäß zumindest einer Ausführungsform wird ein Chipträger bereitgestellt. Bei dem Chipträger handelt es sich bevorzugt um die die fertigen Halbleiterbauteile tragende und
mechanisch stabilisierende Komponente. Beispielsweise handelt es sich bei dem Chipträger um ein Keramiksubstrat, ein
Glassubstrat oder ein Halbleitersubstrat. Ebenso können
Leiterplatten wie Metallkernplatinen oder bedruckte
Leiterplatten für den Chipträger verwendet werden. Gemäß zumindest einer Ausführungsform umfasst der Chipträger an einer Trägeroberseite elektrische Leiterstrukturen. Bei den elektrischen Leiterstrukturen handelt es sich etwa um elektrische Leiterbahnen und/oder um elektrische
Kontaktflächen. Über die elektrischen Leiterbahnen ist eine Verschaltung innerhalb des Halbleiterbauteils möglich. Die elektrischen Kontaktflächen dienen insbesondere zur internen und/oder externen Kontaktierung des Halbleiterbauteils.
Bevorzugt sind die Leiterstrukturen durch eine oder mehrere Metallisierungen gebildet.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens einer oder mehrerer
Halbleiterchips auf zumindest einer der elektrischen
Leiterstrukturen. Beispielsweise wird der zumindest eine Halbleiterchip elektrisch leitfähig angeklebt oder,
bevorzugt, angelötet. Es ist möglich, dass eine eineindeutige Zuordnung zwischen den Leiterstrukturen und den
Halbleiterchips besteht. Beispielsweise werden pro Chipträger für jeweils ein fertiges Halbleiterbauteil mindestens zwei oder mindestens vier und/oder höchstens 16 oder höchstens acht der Halbleiterchips aufgebracht. Bei den Halbleiterchips kann es sich um Flip-Chips handeln, bei denen elektrische Kontaktierungen an einer einzigen Seite liegen, oder um Chips mit elektrischen Kontakten an einander gegenüberliegenden Hauptseiten. Im Fall von Flip-Chips können die elektrischen Kontaktierungen der Trägeroberseite
zugewandt oder auch von der Trägeroberseite abgewandt sein. Der zumindest eine Halbleiterchip ist zur
Strahlungserzeugung, bevorzugt zur Lichterzeugung,
eingerichtet. Beispielsweise emittiert der zumindest eine Halbleiterchip im Betrieb blaues Licht oder weißes Licht. In den Halbleiterbauteilen können je nur baugleiche
Halbleiterchips oder voneinander verschiedene
Halbleiterchips, etwa zur Erzeugung von Licht
unterschiedlicher Farben, verbaut werden.
Gemäß zumindest einer Ausführungsform wird zumindest eine Abdichtstruktur angebracht. Die eine oder die mehreren
Abdichtstrukturen werden teilweise oder vollständig auf den elektrischen Leiterstrukturen aufgebracht. Insbesondere befinden sich die Abdichtstrukturen vollständig an der
Trägeroberseite. Die Abdichtstrukturen sind bevorzugt permanente Komponenten, sodass die Abdichtstrukturen in den fertigen Halbleiterbauteilen vorhanden sind.
Gemäß zumindest einer Ausführungsform umschließen die
Abdichtstrukturen mindestens einen Kontaktbereich in
Draufsicht auf die Trägeroberseite gesehen ringsum
vollständig. Die Abdichtstruktur formt einen durchgehenden Rahmen um den Kontaktbereich herum. Dabei beinhaltet der Kontaktbereich bevorzugt eine oder mehrere elektrische
Kontaktflächen zur externen elektrischen Kontaktierung der fertigen Halbleiterbauteile.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens eines Vergusskörpers auf. Der
Vergusskörper wird bevorzugt mittels Spritzgießen oder
Spritzpressen erzeugt. Dabei wird der Vergusskörper direkt an den zumindest einen Halbleiterchip und direkt an die
Abdichtstruktur angeformt. Das heißt, der Vergusskörper berührt sowohl den Halbleiterchip als auch die
Abdichtstruktur . Gemäß zumindest einer Ausführungsform findet das Erzeugen des Vergusskörpers in einem Spritzwerkzeug statt. Das
Spritzwerkzeug umfasst bevorzugt mehrere Teile, insbesondere zwei Teile, die gegeneinander beweglich gelagert sind. Über das Spritzwerkzeug erfolgt eine Formgebung des
Vergusskörpers .
Gemäß zumindest einer Ausführungsform dichtet die
Abdichtstruktur in dem Spritzwerkzeug den mindestens einen Kontaktbereich gegenüber einem Material des Vergusskörpers während des Erzeugens des Vergusskörpers ab. Mit anderen Worten bleibt aufgrund der Abdichtstruktur der Kontaktbereich frei von dem Vergusskörper. Wäre die Abdichtstruktur in dem Spritzwerkzeug nicht vorhanden, so würde der Kontaktbereich von dem Vergusskörper bedeckt werden.
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet und umfasst die folgenden Schritte, insbesondere in der angegebenen Reihenfolge:
A) Bereitstellen eines Chipträgers mit elektrischen
Leiterstrukturen an einer Trägeroberseite,
B) Anbringen mindestens eines Halbleiterchips, der zur
Lichterzeugung eingerichtet ist, auf zumindest einer der elektrischen Leiterstrukturen,
C) Aufbringen zumindest einer Abdichtstruktur auf zumindest einer der elektrischen Leiterstrukturen, sodass die
Abdichtstruktur mindestens einen Kontaktbereich in Draufsicht gesehen ringsum vollständig umschließt,
D) Erzeugen einer Vergussschicht direkt an dem mindestens einen Halbleiterchip und direkt an der zumindest einen
Abdichtstruktur mittels Spritzgießen oder Spritzpressen, wobei die zumindest eine Abdichtstruktur in einem Spritzwerkzeug den mindestens einen Kontaktbereich gegenüber einem Material des Vergusskörpers abdichtet, sodass der mindestens eine Kontaktbereich frei von dem Vergusskörper bleibt .
Abweichend von der vorgenannten Aufzählung können die
Verfahrensschritte B) und C) auch vertauscht werden.
Beim Erzeugen von Vergusskörpern in großflächigen Produkten mittels Spritzgießen oder Spritzpressen, auch als Molden bezeichnet, wird zu einem Abdichten in einem Spritzwerkzeug üblicherweise eine Dichtfolie verwendet. Ein solches
Verfahren wird auch als folienunterstütztes Spritzgießen oder Spritzpressen, englisch Film Assisted Molding oder kurz FAM, bezeichnet. Eine Abdichtung über Dichtfolien ist jedoch schwierig, wenn unterschiedliche Höhenniveaus auftreten, wenn also Vergusskörper mit unterschiedlichen Höhen in einem
Bauteil erzeugt werden sollen. Dies liegt insbesondere an auftretenden Höhentoleranzen des Chipträgers und der darauf aufgebrachten Halbleiterchips und optional von
Leuchtstoffkörpern .
Um bei Vergusskörpern mit unterschiedlichen Dicken eine hinreichende Abdichtung zu erzielen, müssen bei herkömmlichen Verfahren sehr dicke Dichtfolien verwendet werden, um die
Höhentoleranzen ausgleichen zu können. Dabei muss eine starke Foliendeformation in dem Spritzwerkzeug in Kauf genommen werden, was zu ungleichmäßig ausgeformten Bauteiloberflächen führt .
Bei dem hier beschriebenen Verfahren wird anstatt einer sehr dicken Dichtfolie die Abdichtstruktur verwendet, um auf mindestens einer Ebene einen Dichtrahmen zu erzeugen, der den Kontaktbereich gegenüber dem Material des Vergusskörpers abdichtet. Ein solcher Dichtrahmen, gebildet durch die
Abdichtstruktur, wird als auch Glob Top bezeichnet.
Insbesondere wird die Abdichtstruktur durch eine Klemmkraft in dem Spritzwerkzeug komprimiert oder drückt sich in die Dichtfolie ein, sodass eine Dichtung des Kontaktbereichs gegenüber der verbleibenden, mit dem Material für den
Vergusskörper zu füllenden Kavität entsteht. Durch die Elastizität der Abdichtstruktur, insbesondere des Glob Tops, können deutlich höhere Toleranzen ausgeglichen werden als nur über die Komprimierung einer dicken
Dichtfolie. Somit lassen sich Halbleiterbauteile mit
gleichmäßig ausgeformten Oberflächen realisieren. Durch die effiziente, besonders dichte Abdichtung mittels der
Abdichtstruktur können zusätzliche Nacharbeitsschritte, wie etwa die Reinigung von Oberflächen, vermieden werden. Zudem ist es möglich, die Komplexität des Spritzwerkzeugs
herabzusetzen, da beispielsweise keine oder weniger
bewegliche Werkzeugeinsätze erforderlich sind.
Kurz zusammengefasst handelt es sich bei dem hier
beschriebenen Verfahren um ein Film Assisted Molding mit einer Abdichtstruktur in Form eines Glob Tops.
Gemäß zumindest einer Ausführungsform befindet sich im
Schritt D) zwischen dem Spritzwerkzeug und dem Halbleiterchip sowie zwischen dem Spritzwerkzeug und der Abdichtstruktur eine Dichtfolie. Die Dichtfolie dient zum Abdichten gegenüber dem Material des Vergusskörpers.
Gemäß zumindest einer Ausführungsform weist Dichtfolie im Schritt D) , insbesondere bei der im Schritt verwendeten Temperatur, ein Elastizitätsmodul von mindestens 20 MPa oder 30 MPa oder 40 MPa auf. Alternativ oder zusätzlich liegt das Elastizitätsmodul der Dichtfolie bei höchstens 90 MPa oder 80 MPa oder 70 MPa. Mit anderen Worten wird eine vergleichsweise weiche Dichtfolie verwendet.
Gemäß zumindest einer Ausführungsform weist die Dichtfolie unmittelbar vor dem Schritt D) eine Dicke von mindestens 10 ym oder 20 ym oder 30 ym auf. Alternativ oder zusätzlich liegt die Dicke der Dichtfolie bei höchstens 100 ym oder 70 ym oder 50 ym. Das heißt, es wird eine vergleichsweise dünne Dichtfolie verwendet.
Gemäß zumindest einer Ausführungsform weist die
Abdichtstruktur in Schritt D) stellenweise oder in Gänze ein größeres Elastizitätsmodul auf als die Dichtfolie.
Insbesondere ist das Elastizitätsmodul der Abdichtstruktur in Schritt D) um mindestens einen Faktor 1,5 oder 2 oder 3 größer als das der Dichtfolie. Hierdurch sind besonders formstabile Abdichtstrukturen erzielbar, sodass das Material für den Vergusskörper mit vergleichsweise hohen Drücken und/oder mit einer vergleichsweise hohen Viskosität in
Schritt D) verarbeitet werden kann. Gemäß zumindest einer Ausführungsform ist die Abdichtstruktur stellenweise oder in Gänze aus einem Epoxid.
Gemäß zumindest einer Ausführungsform ist die Dichtfolie aus Polyethylenterephthalat , kurz PET. Alternativ ist die
Dichtfolie aus einem Ethylen-Tetrafluorethylen-Copolymer, kurz ETFE. Weiterhin ist es möglich, dass die Dichtfolie aus mehreren Schichten, auch aus unterschiedlichen Materialien, zusammengesetzt ist. Gemäß zumindest einer Ausführungsform weist die
Abdichtstruktur im Schritt D) stellenweise oder in Gänze ein kleineres Elastizitätsmodul auf als die Dichtfolie.
Beispielsweise liegt das Elastizitätsmodul der
Abdichtstruktur um mindestens einen Faktor 1,25 oder 1,5 oder 2 niedriger als das Elastizitätsmodul der Dichtfolie. Bei vergleichsweise weichen Abdichtstrukturen, die bevorzugt eine relativ geringe Dicke aufweisen, ist ein besonders dichtes Abdichten gegenüber der Dichtfolie erzielbar.
Gemäß zumindest einer Ausführungsform ist die Abdichtstruktur stellenweise oder in Gänze aus einem Silikon oder einem
Silikon-Epoxid-Hybridmaterial .
Gemäß zumindest einer Ausführungsform wird im Schritt D) die Abdichtstruktur zusammengedrückt. Im Schritt D) erfolgt in diesem Fall insbesondere keine oder keine signifikante
Verformung der Dichtfolie. Beispielsweise liegt die
Verformung der Dichtfolie bei höchstens 10 % der mittleren Dicke der Dichtfolie vor dem zusammendrücken. Die
Abdichtstruktur wird beispielsweise um mindestens 15 % oder 20 % und/oder um höchstens 30 % oder 25 % ihrer mittleren Dicke verformt.
Gemäß zumindest einer Ausführungsform wird die
Abdichtstruktur im Schritt D) in die Dichtfolie
hineingedrückt. Bei diesem Hineindrücken ändert sich eine Dicke der Abdichtstruktur bevorzugt nur um höchstens 20 % oder 15 % oder 10 % einer mittleren Dicke der Abdichtstruktur und/oder eine Dicke der Dichtfolie ändert sich um mindestens 10 % oder 20 % oder 30 %. Mit anderen Worten wird dann weniger die Abdichtstruktur, sondern hauptsächlich die
Dichtfolie verformt.
Gemäß zumindest einer Ausführungsform überragt die
Abdichtstruktur nach dem Schritt D) den Vergusskörper in
Richtung weg von der Trägeroberseite. Dies gilt insbesondere nach dem vollständigen Fertigen des Vergusskörpers und nach dem Entfernen der Halbleiterbauteile aus dem Spritzwerkzeug. Dieser Überstand resultiert insbesondere aus einer Verformung der Abdichtstruktur und/oder der Dichtfolie im Schritt D) .
Alternativ ist es möglich, dass die Abdichtstruktur und der Vergusskörper in Richtung weg von der Trägeroberseite bündig oder näherungsweise bündig miteinander abschließen.
Näherungsweise bündig bedeutet beispielsweise eine Toleranz von höchstens 10 ym oder 5 ym oder 2 ym.
Gemäß zumindest einer Ausführungsform wird ein
Leuchtstoffkörper auf dem mindestens einen Halbleiterchip aufgebracht. Bei dem Leuchtstoffkörper handelt es sich beispielsweise um einen Vergusskörper oder um ein Plättchen, das zumindest einen Leuchtstoff umfasst. Solche Plättchen können auf einem vergleichsweise weichen Material wie einem Silikon oder aus harten Materialien wie einem Glas oder einer Keramik basieren. Solche Leuchtstoffkörper können sich unmittelbar an einer der Trägeroberseite abgewandten
Chipoberseite des Halbleiterchips befinden. Weiterhin ist es möglich, dass solche Leuchtstoffkörper über ein
Verbindungsmittel wie einem Kleber, beispielsweise ein Glas oder ein Silikon, auf die Chipoberseite aufgeklebt werden. Es ist möglich, dass jedem Halbleiterchip ein eigener
Leuchtstoffkörper zugeordnet ist. Alternativ können mehrere oder alle Halbleiterchips von einem gemeinsamen Leuchtstoffkörper abgedeckt werden. Der Leuchtstoffkörper enthält einen oder mehrere Leuchtstoffe, bevorzugt
anorganische Leuchtstoffe wie YAG:Ce oder Quantenpunkte. Gemäß zumindest einer Ausführungsform schließt nach dem
Schritt D) die dem Chipträger abgewandte Chipoberseite des zumindest einen Halbleiterchips oder eine dem Chipträger abgewandte Körperoberseite des zumindest einen
Leuchtstoffkörpers in Richtung weg von der Trägeroberseite bündig mit dem Vergusskörper ab. Dies gilt insbesondere mit einer Toleranz von höchstens 10 ym oder 5 ym oder 2 ym.
Gemäß zumindest einer Ausführungsform weist der Vergusskörper an der Abdichtstruktur eine kleinere Höhe über der
Trägeroberseite auf als an dem Halbleiterchip. Insbesondere ist in den Vergusskörper eine oder sind mehrere Stufen geformt. Damit ist es möglich, dass die Abdichtstruktur und der Halbleiterchip, optional zusammen mit dem
Leuchtstoffkörper, unterschiedliche Höhen aufweisen können und dennoch jeweils bündig oder näherungsweise bündig mit dem Vergusskörper abschließen.
Gemäß zumindest einer Ausführungsform wird die
Abdichtstruktur stellenweise direkt auf der Trägeroberseite, insbesondere auf einem Basismaterial des Chipträgers, und stellenweise direkt den Leiterstrukturen aufgebracht. Durch die Abdichtstruktur wird in Richtung parallel zur
Trägeroberseite eine Lücke zwischen benachbarten
Leiterstrukturen verschlossen, sodass eine hinreichende
Abdichtung gegenüber dem Material des Vergusskörpers erzielt wird. Eine Höhe der Leiterstrukturen über dem Basismaterial des Chipträgers liegt beispielsweise bei mindestens 20 ym oder 40 ym und/oder bei höchstens 100 ym oder 80 ym oder 60 ym.
Gemäß zumindest einer Ausführungsform weist die
Abdichtstruktur eine mittlere Dicke oder Höhe über der
Trägeroberseite von mindestens 50 ym oder 100 ym oder 150 ym auf. Alternativ oder zusätzlich liegt die mittlere Dicke oder Höhe der Abdichtstruktur bei höchstens 400 ym oder 300 ym oder 230 ym.
Gemäß zumindest einer Ausführungsform weisen der
Vergusskörper und die Abdichtstruktur voneinander
verschiedene Materialien auf, insbesondere Materialien aus verschiedenen Materialklassen, wie ein Silikon für den
Vergusskörper und ein Epoxid für die Abdichtstruktur.
Alternativ ist es möglich, dass die Abdichtstruktur und der Vergusskörper auf demselben Material basieren, beispielsweise je auf einem Silikon. Gemäß zumindest einer Ausführungsform ist der Vergusskörper weiß geformt. Insbesondere weist der Vergusskörper für sichtbares Licht eine hohe Reflektivität auf. Alternativ kann der Vergusskörper lichtdurchlässig sein. Die Abdichtstruktur kann eine andere Farbe oder dieselbe Farbe aufweisen wie der Vergusskörper. Beispielsweise ist es möglich, dass die
Abdichtstruktur eine gezielt andere Farbe als der
Vergusskörper aufweist, beispielsweise schwarz oder grau, um Positioniermarken oder andere Markierungen auszubilden. Gemäß zumindest einer Ausführungsform liegt eine Dicke der
Leiterstrukturen über der Trägeroberseite bei mindestens 10 % oder 20 % einer mittleren Dicke der Abdichtstruktur.
Alternativ oder zusätzlich weisen die Leiterstrukturen eine Dicke von höchstens 40 % oder 30 % oder 25 % der mittleren Dicke der Abdichtstruktur auf. Mit anderen Worten sind die Leiterstrukturen im Vergleich zur Abdichtstruktur relativ dick .
Gemäß zumindest einer Ausführungsform wird die
Abdichtstruktur in Schritt C) als Paste oder als Flüssigkeit aufgebracht. Das Aufbringen kann über ein Drucken, ein Rakeln oder über ein pastenförmiges Aufzeichnen erfolgen. Bevorzugt erfolgt nach dem Aufbringen der Abdichtstruktur ein Härten, sodass die Abdichtstruktur in Schritt D) eine größere Härte aufweist als im ursprünglich aufgebrachten Zustand.
Gemäß zumindest einer Ausführungsform ist der Vergusskörper auf einen Bereich über der Trägeroberseite beschränkt.
Seitenflächen und eine der Trägeroberseite gegenüberliegende Trägerunterseite des Chipträgers sind bevorzugt frei von dem Vergusskörper. Es ist möglich, dass die gesamte
Trägeroberseite von dem Vergusskörper zusammen mit dem
Kontaktbereich, der Abdichtstruktur und dem zumindest einen Halbleiterchip bedeckt ist. Insbesondere sind in Draufsicht auf die fertigen Halbleiterbauteile lediglich die
Leuchtstoffkörper, der Vergusskörper, die Abdichtstruktur und der Kontaktbereich erkennbar.
Gemäß zumindest einer Ausführungsform weist die
Abdichtstruktur in Richtung weg von der Trägeroberseite eine monoton oder streng monoton abnehmende Breite auf. Im
Querschnitt gesehen erscheint die Abdichtstruktur zum
Beispiel dreieckig oder parabelförmig oder halbkreisförmig. Alternativ oder zusätzlich ist es möglich, dass der
Vergusskörper die Abdichtstruktur in Draufsicht gesehen stellenweise bedeckt, insbesondere ausgehend von einem Punkt größter Dicke der Abdichtstruktur in Richtung weg von dem Kontaktbereich .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Vereinzeins zu den Halbleiterbauteilen. Beim Vereinzeln werden insbesondere der Chipträger und der
Vergusskörper etwa über Sägen durchtrennt. Die fertigen
Halbleiterbauteile weisen beispielsweise an Seitenflächen Vereinzelungsspuren an dem Chipträger und an dem
Vergusskörper auf. Bevorzugt ist der Kontaktbereich von einem solchen Vereinzeln nicht betroffen, bevorzugt ebenso wenig die Abdichtstruktur.
Darüber hinaus wird ein Halbleiterbauteil angegeben, das mit einem solchen Verfahren hergestellt ist. Merkmale des
Verfahrens gelten daher auch für das fertig hergestellte Halbleiterbauteil und umgekehrt.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebenes Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine
maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß
dargestellt sein.
Es zeigen: Figur 1 schematische perspektivische Darstellungen von
Verfahrensschritten eines hier beschriebenen
Verfahrens zur Herstellung von hier beschriebenen optoelektronischen Halbleiterbauteilen, Figuren 2 und 7 schematische Schnittdarstellungen von
Verfahrensschritten eines hier beschriebenen
Verfahrens, und
Figuren 3 bis 6 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen.
In Figur 1 ist ein Verfahren zur Herstellung von
optoelektronischen Halbleiterbauteilen 1 illustriert. Gemäß Figur 1A wird ein Chipträger 2 bereitgestellt. An einer
Trägeroberseite 20 des Chipträgers 2 befinden sich mehrere elektrische Leiterstrukturen 22. Die Leiterstrukturen 22 bilden Leiterbahnen und elektrische Kontaktflächen aus. Die Leiterstrukturen 22 sind bevorzugt durch eine oder mehrere Metallisierungen gebildet. Für eine hinreichende
Stromtragfähigkeit weisen die Leiterstrukturen 22
beispielsweise eine Dicke zwischen einschließlich 40 ym und 60 ym auf. Insbesondere umfassen die Leiterstrukturen 22 Kupfer, Gold, Silber, Zinn, Platin, Chrom, Aluminium und/oder Palladium.
In Figur 1B ist dargestellt, dass auf die Leiterstrukturen 22 mehrere Halbleiterchips 3, insbesondere Leuchtdiodenchips, aufgebracht werden. Die Leuchtdiodenchips 3 sind
beispielsweise elektrisch in Serie verschaltet. Weiterhin sind die Halbleiterchips 3 bevorzugt jeweils mit einem
Leuchtstoffkörper 32 versehen. Dabei besteht bevorzugt eine eineindeutige Zuordnung zwischen Halbleiterchips 3 und
Leuchtstoffkörpern 32. Optional weisen die Leuchtstoffkörper 32 in einem Eckbereich eine Aussparung auf. In diesen Aussparungen ist je ein
Bonddraht 35 angebracht, der die Halbleiterchips 3 elektrisch mit den Leiterstrukturen 22 verbindet. Elektrische Kontakte der Halbleiterchips 3 befinden sich beispielsweise an
einander gegenüberliegenden Hauptseiten der Halbleiterchips 3.
Ferner ist in Figur 1B zu sehen, dass sich zwischen den
Leiterstrukturen 22 mehrere Lücken 25 befinden, in denen die Trägeroberseite 20 stellenweise freiliegt. In diesen Lücken 25 liegt beispielsweise ein Höhenunterschied von ungefähr 50 ym vor.
Gemäß Figur IC wird eine Abdichtstruktur 4 aufgebracht, beispielsweise als Paste, die anschließend gehärtet und/oder getrocknet wird, auch als Glob Top bezeichnet. Die
Abdichtstruktur 4 erstreckt sich mit einer gleichbleibenden oder näherungsweise gleichbleibenden Höhe über der
Trägeroberseite 20 ringsum in einer geschlossenen Bahn um einen Kontaktbereich 24 herum. Der Kontaktbereich 24
beinhaltet zum Beispiel zwei elektrische Kontaktflächen zur externen elektrischen Kontaktierung des fertigen
Halbleiterbauteils 1. Durch die Abdichtstruktur 4 werden bevorzugt auch die in Figur 1B dargestellten Lücken 25 abgedichtet. Beispielsweise ist die Abdichtstruktur schwarz gestaltet und aus einem Epoxid hergestellt.
Gemäß Figur 1D ist ein Vergusskörper 5 erzeugt. Der
Vergusskörper 5 schließt bündig oder näherungsweise bündig mit einer dem Chipträger 2 abgewandten Körperoberseite 33 der Leuchtstoffkörper 32 sowie mit der Abdichtstruktur 4 ab.
Durch die Abdichtstruktur 4 ist verhindert, dass während des Erstellens des Vergusskörpers 5 der Kontaktbereich 24 mit Material des Vergusskörpers 5 verunreinigt wird.
Optional weist der Vergusskörper 5 eine Stufe zwischen dem Kontaktbereich 24 und den Leuchtstoffkörpern 32 auf. Durch diese Stufe wird beispielsweise ein Höhenunterschied von mindestens 50 ym oder 100 ym und/oder von höchstens 300 ym oder 200 ym überbrückt. Dies liegt insbesondere an der vergleichsweise niedrigen Dicke der Abdichtstruktur von ungefähr 100 ym +/- 50 ym. Demgegenüber weisen die
Halbleiterchips 3 zusammen mit den Leuchtstoffkörpern 32 zum Beispiel eine Dicke von ungefähr 200 ym bis 300 ym auf.
In Figur 2 ist der Schritt des Herstellens des Vergusskörpers 5 illustriert. Der Vergusskörper 5 wird über Spritzgießen oder Spritzpressen, auch als Molden bezeichnet, in einem Spritzwerkzeug mit einem oberen Teil 61 und einem unteren Teil 62 erzeugt. Zur Abdichtung wird zwischen dem oberen Teil 61 und den Chipträgern 2 eine Dichtfolie 66 verwendet. Die Dichtfolie 66 ist beispielsweise aus ETFE oder PET mit einer Dicke von ungefähr 50 ym. Die Dichtfolie 66 setzt direkt auf den Körperoberseiten 33 auf sowie direkt an der
Abdichtstruktur 4. Durch das Zusammenpressen der Teile 61, 62 des Spritzwerkzeugs wird ein Abdichten erzielt. Dabei wird bevorzugt die Abdichtstruktur 4 verformt, um Dickentoleranzen auszugleichen. Insbesondere weist die Abdichtstruktur 4 eine größere Elastizität, also ein kleineres Elastizitätsmodul, auf als die Halbleiterchips 3 zusammen mit den
Leuchtstoffkörpern 32.
Optional weist der Chipträger 2 sowohl an der Trägeroberseite 20 als auch an einer gegenüberliegenden Trägerunterseite die Leiterstrukturen 22 auf. In dem Träger 2 können elektrische Durchkontaktierungen gebildet sein, die von der
Trägeroberseite 20 bis zur Trägerunterseite reichen.
Bevorzugt ist der Träger 2 frei von elektrischen
Durchkontaktierungen, sodass die Leiterstrukturen 22 an der Trägerunterseite lediglich zur Befestigung und zur
Wärmeabfuhr dienen.
In Figur 3 ist ein weiteres Ausführungsbeispiel illustriert. Das Halbleiterbauteil 1 weist in diesem Beispiel keinen
Leuchtstoffkörper auf. Der Vergusskörper 5 schließt bündig mit der Chipoberseite 30 sowie mit der Abdichtstruktur 4 ab, mit einer Toleranz von wenigen Mikrometern. Insbesondere liegt die Toleranz bei höchstens 10 % oder 5 ~6 einer
mittleren Dicke der Abdichtstruktur 4 und/oder der
Halbleiterchips 3, wie dies auch in allen anderen
Ausführungsbeispielen gelten kann.
Im Querschnitt gesehen ist es möglich, dass außerhalb der Lücken 25, vergleiche Figur 1B, die Abdichtstruktur 4 vollständig auf den Leiterstrukturen 22 liegt.
Beim Ausführungsbeispiel der Figur 4 liegt die
Abdichtstruktur 4, im Querschnitt gesehen, auch außerhalb der Lücken nur teilweise auf den Leiterstrukturen 22 auf. Die Körperoberseiten 33 schließen bündig mit dem Vergusskörper 5 ab. Die Abdichtstruktur 4 ist beispielsweise aus einem weichen Material wie einem Silikon und überragt den fertigen Vergusskörper 5. Gemäß Figur 5 schließt die Körperoberseite 33 bündig mit dem Vergusskörper 5 ab. Optional ist es möglich, wie auch in allen anderen Ausführungsbeispielen, dass der Leuchtstoffkörper 32 den zugehörigen Halbleiterchip 3 seitlich überragt.
Die Abdichtstruktur 4 ist näherungsweise gleich hoch wie der Halbleiterchip 3 zusammen mit dem Leuchtstoffkörper 32. Der Vergusskörper 5 wird geringfügig von der Abdichtstruktur 4 überragt .
In Figur 6 ist zu sehen, dass der Leuchtstoffkörper 32 geringfügig den Vergusskörper 5 überragt. Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass der
Halbleiterchip 3 als Flip-Chip gestaltet ist mit dem Träger 2 zugewandten elektrischen Kontaktflächen. Während des Erzeugens des Vergusskörpers 5 wurde die
Abdichtstruktur 4 zusammengepresst , sodass eine der
Trägeroberseite 20 abgewandte Seite der Abdichtstruktur 4 flachgepresst ist und näherungsweise parallel zur
Trägeroberseite 20 verläuft.
In Figur 7 sind optional weitere Gestaltungen der
Abdichtstruktur 4 illustriert. Die in Figur 7 dargestellten Abdichtstrukturen 4 können entsprechend in allen anderen Ausführungsbeispielen herangezogen werden.
Gemäß der Figuren 7A und 7B ist die Abdichtstruktur 4 aus mehreren Teilen zusammengesetzt. Beispielsweise ist, siehe Figur 7A, ein vergleichsweise harter Bereich 4A vorhanden, etwa aus einem Epoxid, der von einem dünnen, weicheren
Bereich 4B in Richtung weg von der Trägeroberseite 20 überdeckt wird. Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass die Abdichtstruktur 4 im Querschnitt gesehen nicht rund oder halbrund oder parabelförmig gestaltet ist, sondern rechteckig, siehe Figur 7A.
Gemäß Figur 7B ist die Abdichtstruktur 4 aus drei
Teilbereichen 4a, 4b, 4c zusammengesetzt. Beispielsweise sind die Teilbereiche 4a, 4c aus weichem Material gebildet und der Bereich 4b aus einem relativ harten Material. Hierdurch lassen sich die Lücken 25, siehe Figur 1B, effizient
schließen und eine gute Dichtigkeit gegenüber der Dichtfolie erzielen. Gleichzeitig verformt sich die Abdichtstruktur 4 in dem Spritzwerkzeug 61, 62 insgesamt nur wenig. Bei der Gestaltung der Figur 7C weist die Abdichtstruktur 4 im Querschnitt gesehen nicht nur ein, sondern zwei Maxima auf. Dadurch ist eine sichere Abdichtung gegenüber der
Dichtfolie 66 erzielbar. Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind voneinander
beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen ebenso parallel zueinander ausgerichtet. Ebenfalls soweit nicht anders kenntlich gemacht, sind die relativen Dickenverhältnisse, Längenverhältnisse und Positionen der gezeichneten
Komponenten zueinander in den Figuren korrekt wiedergegeben.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 106 407.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 optoelektronisches Halbleiterbauteil
2 Chipträger
20 Trägeroberseite
22 elektrische Leiterstruktur
24 Kontaktbereich
25 Lücke
3 Halbleiterchip
30 Chipoberseite
32 Leuchtstoffkörper
33 Körperoberseite
35 Bonddraht
4 Abdichtstruktur
5 Vergusskörper
61 Spritzwerkzeug, oberer Teil
62 Spritzwerkzeug, unterer Teil
66 Dichtfolie

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den folgenden Schritten:
A) Bereitstellen eines Chipträgers (2) mit elektrischen
Leiterstrukturen (22) an einer Trägeroberseite (20),
B) Anbringen mindestens eines Halbleiterchips (3) , der zur Lichterzeugung eingerichtet ist, auf zumindest einer der elektrischen Leiterstrukturen (22),
C) Aufbringen zumindest einer Abdichtstruktur (4) auf
zumindest einer der elektrischen Leiterstrukturen (22), sodass die Abdichtstruktur (4) mindestens einen
Kontaktbereich (24) in Draufsicht gesehen ringsum vollständig umschließt,
D) Erzeugen eines Vergusskörpers (5) direkt an dem mindestens einen Halbleiterchip (3) und direkt an der zumindest einen Abdichtstruktur (4) mittels Spritzgießen oder Spritzpressen, wobei die zumindest eine Abdichtstruktur (4) in einem
Spritzwerkzeug (61, 62) den mindestens einen Kontaktbereich (24) gegenüber einem Material des Vergusskörpers (5)
abdichtet, sodass der mindestens eine Kontaktbereich (24) frei von dem Vergusskörper (5) bleibt.
2. Verfahren nach dem vorhergehenden Anspruch,
wobei sich im Schritt D) zwischen dem Spritzwerkzeug (61) und dem Halbleiterchip (3) sowie der Abdichtstruktur (4) eine
Dichtfolie (66) befindet, die ein Elastizitätsmodul bei der im Schritt D) verwendeten Temperatur zwischen einschließlich 20 MPa und 90 MPa und eine Dicke zwischen einschließlich 20 ym und 100 ym aufweist.
3. Verfahren nach dem vorhergehenden Anspruch,
wobei die Abdichtstruktur (4) im Schritt D) mindestens stellenweise ein um mindestens einen Faktor 2 größeres
Elastizitätsmodul aufweist als die Dichtfolie (66).
4. Verfahren nach dem vorhergehenden Anspruch,
wobei die Abdichtstruktur (4) mindestens stellenweise aus einem Epoxid ist und die Dichtfolie (66) aus
Polyethylenterephthalat oder aus einem Ethylen- Tetrafluorethylen-Copolymer ist.
5. Verfahren nach einem der Ansprüche 2 bis 4,
wobei die Abdichtstruktur (4) im Schritt D) mindestens stellenweise ein um mindestens einen Faktor 1,5 kleineres Elastizitätsmodul aufweist als die Dichtfolie (66).
6. Verfahren nach dem vorhergehenden Anspruch,
wobei die Abdichtstruktur (4) mindestens stellenweise aus einem Silikon ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei im Schritt D) die Abdichtstruktur (4) zusammengedrückt wird und/oder die Abdichtstruktur (4) in die Dichtfolie (66) hineingedrückt wird.
8. Verfahren nach dem vorhergehenden Anspruch,
wobei die Abdichtstruktur (66) nach dem Schritt D) den
Vergusskörper (5) in Richtung weg von der Trägeroberseite (20) überragt.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Schritt D) eine dem Chipträger (2) abgewandte Chipoberseite (30) des Halbleiterchips (3) oder eine dem Chipträger (2) abgewandte Körperoberseite (33) eines
Leuchtstoffkörpers (32) in Richtung weg von der Trägeroberseite (20) bündig mit dem Vergusskörper (5) abschließt, mit einer Toleranz von höchstens 5 ym.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Vergusskörper (5) an der Abdichtstruktur (4) eine kleinere Höhe über der Trägeroberseite (20) aufweist als an dem Halbleiterchip (3) .
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Abdichtstruktur (4) stellenweise direkt auf der Trägeroberseite (20) und stellenweise direkt auf den
Leiterstrukturen (22) aufgebracht wird, sodass durch die
Abdichtstruktur (4) in Richtung parallel zur Trägeroberseite (20) Lücken (25) zwischen benachbarten Leiterstrukturen (22) verschlossen werden.
12. Verfahren nach dem vorhergehenden Anspruch,
wobei eine Dicke der Leiterstrukturen (22) über der
Trägeroberseite (20) zwischen einschließlich 10 % und 30 % einer mittleren Dicke der Abdichtstruktur (4) liegt.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei den Leiterstrukturen (22) um elektrische Leiterbahnen und um elektrische Kontaktflächen handelt, wobei der Kontaktbereich (24) mindestens zwei der
elektrischen Kontaktflächen umfasst, die zur externen elektrischen Kontaktierung der fertigen Halbleiterbauteile (1) eingerichtet sind.
14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Abdichtstruktur (4) im Schritt C) erst als Paste aufgebracht und anschließend gehärtet wird,
wobei der Vergusskörper (5) auf einen Bereich über der
Trägeroberseite (20) beschränkt wird.
PCT/EP2018/056871 2017-03-24 2018-03-19 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen WO2018172276A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880020782.1A CN110462854B (zh) 2017-03-24 2018-03-19 用于制造光电子半导体器件的方法
US16/489,393 US11107958B2 (en) 2017-03-24 2018-03-19 Method of producing optoelectronic semiconductor components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017106407.9 2017-03-24
DE102017106407.9A DE102017106407A1 (de) 2017-03-24 2017-03-24 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen

Publications (1)

Publication Number Publication Date
WO2018172276A1 true WO2018172276A1 (de) 2018-09-27

Family

ID=61800479

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/056871 WO2018172276A1 (de) 2017-03-24 2018-03-19 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen

Country Status (4)

Country Link
US (1) US11107958B2 (de)
CN (1) CN110462854B (de)
DE (1) DE102017106407A1 (de)
WO (1) WO2018172276A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114698363A (zh) * 2020-12-28 2022-07-01 Oppo广东移动通信有限公司 适配器组件的制造方法、适配器
DE102022121518A1 (de) 2022-08-25 2024-03-07 Ams-Osram International Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente und strahlungsemittierendes bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050248008A1 (en) * 2004-05-06 2005-11-10 Wilson Robert E Optical surface mount technology package
US20090166657A1 (en) * 2007-12-28 2009-07-02 Nichia Corporation Light emitting device
US20110254022A1 (en) * 2010-04-16 2011-10-20 Haruaki Sasano Light emitting device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398949B (zh) 2009-07-29 2013-06-11 Kingpak Tech Inc 模造成型之影像感測器封裝結構製造方法及封裝結構
CN201487662U (zh) * 2009-08-31 2010-05-26 东莞太洋橡塑制品有限公司 一种高密封性的led发光体
KR101762174B1 (ko) 2011-03-25 2017-08-07 삼성전자 주식회사 발광소자 패키지 및 제조방법
KR102026598B1 (ko) * 2012-01-16 2019-09-30 다우 실리콘즈 코포레이션 광학 물품 및 형성 방법
US8564012B2 (en) * 2012-02-10 2013-10-22 Intersil Americas LLC Optoelectronic apparatuses and methods for manufacturing optoelectronic apparatuses
CN104600171B (zh) * 2013-10-30 2017-08-08 光宝电子(广州)有限公司 发光结构
CN103887402B (zh) 2012-12-21 2018-02-09 光宝电子(广州)有限公司 发光二极管封装结构、其围墙结构及围墙结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050248008A1 (en) * 2004-05-06 2005-11-10 Wilson Robert E Optical surface mount technology package
US20090166657A1 (en) * 2007-12-28 2009-07-02 Nichia Corporation Light emitting device
US20110254022A1 (en) * 2010-04-16 2011-10-20 Haruaki Sasano Light emitting device

Also Published As

Publication number Publication date
US11107958B2 (en) 2021-08-31
DE102017106407A1 (de) 2018-09-27
CN110462854B (zh) 2022-06-10
CN110462854A (zh) 2019-11-15
US20200119239A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
EP1312124B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung, modul und vorrichtung mit einem solchen modul
DE102012102847A1 (de) Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
WO2015189216A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
EP2136981A2 (de) Verfahren zur herstellung eines optoelektronischen bauelementes und optoelektronisches bauelement
WO2015001036A1 (de) Verfahren zum herstellen eines optoelektronischen bauelementes
EP1700349B1 (de) Verfahren zum herstellen einer mehrzahl strahlungsemittierender und/oder strahlungsempfangender halbleiterbauelemente
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE102012216738A1 (de) Optoelektronisches bauelement
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
EP1527479A1 (de) VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
WO2018172276A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE202004005228U1 (de) Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement
WO2018158091A1 (de) Verfahren zur herstellung von leuchtdioden und leuchtdiode
DE102019132837A1 (de) Doppelseitiges kühlleistungsmodul und verfahren zu dessen herstellung
WO2021224015A1 (de) Optoelektronisches bauelment und verfahren zu dessen herstellung
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102016108931A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
WO2020052973A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2017050913A1 (de) Herstellung eines elektronischen bauelements
DE19640006B4 (de) Verfahren zum Herstellen eines elektronischen Bauelements
WO2016071308A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18713591

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18713591

Country of ref document: EP

Kind code of ref document: A1