DE102019132837A1 - Doppelseitiges kühlleistungsmodul und verfahren zu dessen herstellung - Google Patents

Doppelseitiges kühlleistungsmodul und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102019132837A1
DE102019132837A1 DE102019132837.3A DE102019132837A DE102019132837A1 DE 102019132837 A1 DE102019132837 A1 DE 102019132837A1 DE 102019132837 A DE102019132837 A DE 102019132837A DE 102019132837 A1 DE102019132837 A1 DE 102019132837A1
Authority
DE
Germany
Prior art keywords
lower substrate
double
semiconductor chip
substrate
sided cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019132837.3A
Other languages
English (en)
Other versions
DE102019132837B4 (de
Inventor
HanSin Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Autron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Autron Co Ltd filed Critical Hyundai Autron Co Ltd
Publication of DE102019132837A1 publication Critical patent/DE102019132837A1/de
Application granted granted Critical
Publication of DE102019132837B4 publication Critical patent/DE102019132837B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60195—Applying energy, e.g. for the soldering or alloying process using dynamic pressure, e.g. ultrasonic or thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die vorliegende Erfindung stellt ein doppelseitiges Kühlleistungsmodul, das ein unteres Substrat, das auf mindestens einer seiner Flächen einen vertieften Abschnitt aufweist, einen Halbleiterchip, der im vertieften Abschnitt ausgebildet ist, Leiterrahmen, die an beiden Enden des unteren Substrats ausgebildet sind, und ein oberes Substrat umfasst, das auf dem Halbleiterchip, auf zumindest einem Abschnitt der Leiterrahmen und auf dem unteren Substrat ausgebildet ist, sowie ein Verfahren zu dessen Herstellung bereit.

Description

  • QUERVERWEIS ZUR VERWANDTEN ANMELDUNG
  • Die vorliegende Anmeldung beansprucht die Priorität der am 5. Dezember 2018 eingereichten koreanischen Patentanmeldung Nr. 10-2018-0155073 , deren Inhalt durch Bezugnahme hier aufgenommen ist.
  • HINTERGRUND
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein doppelseitiges Kühlleistungsmodul und ein Verfahren zu dessen Herstellung und insbesondere ein doppelseitiges Kühlleistungsmodul, das bei einem Wechselrichter für ein umweltfreundliches Fahrzeug (Hybridelektrofahrzeug, engl. Hybrid Electric Vehicle (HEV), Elektrofahrzeug, engl. Electric Vehicle (EV), Plug-in Hybridfahrzeug, engl. Plug In Hybrid Vehicle (PHEV), usw.) angewendet wird und auf das ein SiC-Element aufgebracht ist, sowie ein Verfahren zu dessen Herstellung.
  • Beschreibung des Standes der Technik
  • Ein doppelseitiges Kühlleistungsmodul, das bei einem Wechselrichter für ein umweltfreundliches Fahrzeug (HEV, EV, PHEV usw.) angewendet wird, kann die technischen Vorgaben erfüllen, wenn dabei eine Ausgestaltung angewendet wird, bei der mehrere SiC-Elemente einen Multichip bilden. Die mehreren SiC-Elemente werden unter Anwendung eines Drahtbondverfahrens angebracht. In diesem Fall haben die Einzelchips jeweils unterschiedliche Drahtlängen, was ein Problem hinsichtlich der parasitären Induktivität darstellt.
  • Die Chipleistung wird bei einer Sperrschichttemperatur (Tj) eines SiC-Elements von 200°C oder mehr beibehalten, was die Modultechnologie nutzen muss. Herkömmlicherweise werden SiC-Elemente mit einem Lötverfahren verbunden. Da das Lot eine Schmelztemperatur zwischen 180°C und 220°C hat, tritt jedoch beim Lötverfahren eine vorzeitige Verschlechterung auf, wenn es bei hoher Temperatur verwendet wird.
  • Da ein doppelseitiges Kühlleistungsmodul durch Löten hergestellt wird, tritt außerdem aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten (engl. Coefficient of Thermal Expansion, CTE) zwischen den darin vorhandenen Materialien eine Wölbung auf, was zu einer hohen Ausfallrate des Moduls führt. Da ein Modul, bei dem SiC-Elemente aufgebracht sind, geringe Chipgrößen hat, besteht ein Problem darin, dass es einen Bereich zur Übertragung von Wärme zu einem oberen Substrat eines Chips aufweist, der kleiner ist als der Bereich bei einem Bipolartransistor mit integrierter Gate-Elektrode (engl. Insulated Gate Bipolar Transistor, IGBT) mit größeren Chipgrößen, wodurch der thermische Widerstand steigt.
  • KURZZUSAMMENFASSUNG
  • Die vorliegende Erfindung wurde realisiert, um zahlreiche Probleme einschließlich der oben genannten Probleme zu lösen, wobei eine Aufgabe der vorliegenden Erfindung darin besteht, ein doppelseitiges Kühlleistungsmodul, bei dem eine Innenstruktur des Moduls für ein effizientes doppelseitiges Kühlen vereinfacht werden kann, und ein Verfahren zu dessen Herstellung bereitzustellen. Die oben genannte Aufgabe ist jedoch beispielhaft, und der Umfang der vorliegenden Erfindung ist nicht darauf beschränkt.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein doppelseitiges Kühlleistungsmodul bereitgestellt. Das doppelseitige Kühlleistungsmodul kann ein unteres Substrat, das auf mindestens einer seiner Flächen einen vertieften Abschnitt aufweist, einen Halbleiterchip, der im vertieften Abschnitt ausgebildet ist, Leiterrahmen, die an beiden Enden des unteren Substrats ausgebildet sind, und ein oberes Substrat, das auf dem Halbleiterchip, auf zumindest einem Abschnitt der Leiterrahmen und auf dem unteren Substrat ausgebildet ist, umfassen.
  • Bei dem doppelseitigen Kühlleistungsmodul kann der vertiefte Abschnitt ausgebildet werden, indem zumindest ein Abschnitt einer Oberseite des unteren Substrats so bearbeitet wird, dass er eine Abstufung aufweist, so dass der Halbleiterchip nicht zur Oberseite des unteren Substrats hervorsteht.
  • Bei dem doppelseitigen Kühlleistungsmodul kann ein Innenraum zwischen dem vertieften Abschnitt und dem Halbleiterchip mit einer Unterfüllung gefüllt sein.
  • Bei dem doppelseitigen Kühlleistungsmodul können beide Enden des unteren Substrats so bearbeitet sein, dass sie eine Abstufung aufweisen, so dass die Leiterrahmen nicht zur Oberseite des unteren Substrats hervorstehen.
  • Bei dem doppelseitigen Kühlleistungsmodul kann der Halbleiterchip unter Verwendung eines leitenden Klebstoffs mit der Oberseite des unteren Substrats und mit der Unterseite des oberen Substrats verbunden sein.
  • Bei dem doppelseitigen Kühlleistungsmodul kann der Halbleiterchip ein SiC-MOSFET-Element umfassen.
  • Bei dem doppelseitigen Kühlleistungsmodul können beide Enden der Unterseite des oberen Substrats so bearbeitet sein, dass sie eine Abstufung aufweisen.
  • Bei dem doppelseitigen Kühlleistungsmodul können beide Enden des unteren Substrats und beide Enden des oberen Substrats miteinander verbunden sein, indem ein nicht leitender Klebstoff darauf aufgetragen wird.
  • Bei dem doppelseitigen Kühlleistungsmodul kann ein Formabschnitt vorgesehen sein, der so ausgebildet ist, dass er Außenumfangsflächen des unteren Substrats, der Leiterrahmen und des oberen Substrats umgibt, wobei zumindest ein Abschnitt der Leiterrahmen außerhalb des Formabschnitts hervorstehen kann.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines doppelseitigen Kühlleistungsmoduls bereitgestellt. Das Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls kann folgende Prozesse umfassen: Ausbilden eines vertieften Abschnitts auf mindestens einer Fläche eines unteren Substrats; Ausbilden eines Halbleiterchips in dem vertieften Abschnitt; Ausbilden von Leiterrahmen an beiden Enden des unteren Substrats; und Ausbilden eines oberen Substrats auf dem Halbleiterchip, auf zumindest einem Abschnitt der Leiterrahmen und auf dem unteren Substrat.
  • Bei dem Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls kann der vertiefte Abschnitt so bearbeitet werden, dass er eine Abstufung aufweist, so dass der Halbleiterchip nicht zu einer Oberseite des unteren Substrats hervorsteht, und der Prozess, bei dem der Halbleiterchip ausgebildet wird, kann folgende Prozesse umfassen: Auftragen eines leitenden Klebstoffs auf eine Unterseite des Halbleiterchips und dann Verbinden des Halbleiterchips im vertieften Abschnitt; und Füllen eines Innenraums zwischen dem vertieften Abschnitt und dem Halbleiterchip mit einer Unterfüllung.
  • Bei dem Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls kann der Prozess, bei dem die Leiterrahmen ausgebildet werden, folgende Prozesse umfassen: Bearbeiten beider Enden des unteren Substrats, so dass sie eine Abstufung aufweisen und die Leiterrahmen nicht zur Oberseite des unteren Substrats hervorstehen, bevor die Leiterrahmen mit beiden Enden des unteren Substrats verbunden werden; und Verbinden der Leiterrahmen an beiden Enden des abgestuften unteren Substrats unter Anwendung eines Sinterverfahrens oder eines Ultraschallschweißverfahrens.
  • Bei dem Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls kann der Prozess, bei dem das obere Substrat ausgebildet wird, folgende Prozesse umfassen: Auftragen eines leitenden Klebstoffs auf die Oberseite des Halbleiterchips; Auftragen eines nicht leitenden Klebstoffs auf das untere Substrat und auf die Leiterrahmen mit Ausnahme von der Oberseite des Halbleiterchips; Auftragen eines nicht leitenden Klebstoffs auf beide Enden einer Unterseite des oberen Substrats; und Anordnen des unteren Substrats und des oberen Substrats, auf die der nicht leitende Klebstoff aufgetragen ist, einander gegenüber und dann Verbinden des unteren Substrats und des unteren Substrats.
  • Bei dem Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls kann vor dem Prozess, bei dem der nicht leitende Klebstoff auf beide Enden der Unterseite des oberen Substrats aufgetragen wird, ein Prozess zum Bearbeiten beider Enden der Unterseite des oberen Substrats, so dass sie eine Abstufung aufweisen, vorgesehen sein.
  • Bei dem Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls kann nach dem Prozess zum Ausbilden des oberen Substrats ein Prozess vorgesehen sein, bei dem ein Formabschnitt so ausgebildet wird, dass er Außenumfangsflächen des unteren Substrats, der Leiterrahmen und des oberen Substrats umgibt, wobei zumindest ein Abschnitt der Leiterrahmen außerhalb des Formabschnitts hervorstehen kann.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung, die wie oben beschrieben ausgestaltet ist, kann ein großer Reduktionseffekt hinsichtlich des schnellen Schaltens eines SiC-MOSFETs des Multichips durch Anpassung der Strompfade und Reduzierung der Widerstandskomponenten erreicht werden, kann die Chiptemperatur oberhalb von 200°C verwendet werden, wodurch ein Kühlsystem eines Hybrid-Elektrofahrzeugs verkleinert wird, kann die thermische Verformung aufgrund unterschiedlicher Moduldicken und thermischer Ausdehnungskoeffizienten von Materialien durch Pressen, Erwärmen und Verbinden mit zwei Flachpressen minimiert werden, und kann der thermische Widerstand im Vergleich zu einem herkömmlichen IGBT-Modul gesenkt werden, so dass die Wärme im Inneren des Chips schneller abgegeben werden kann, wodurch das Kühlsystem weniger belastet wird.
  • Darüber hinaus ist es möglich, ein doppelseitiges Kühlleistungsmodul, das aufgrund einer Sinterverbindung mit ausgezeichneter Wärmeleitfähigkeit eine andere Wärmeableitungsstrecke als ein Abstandshalter aufweist und dadurch eine effiziente Wärmeableitung ermöglicht, sowie ein Verfahren zu dessen Herstellung zu realisieren. Es sollte auch zu verstehen sein, dass der Umfang der vorliegenden Erfindung nicht durch die oben genannten Effekte begrenzt ist.
  • Figurenliste
    • 1 bis 13 sind Querschnittansichten, die ein Verfahren zur Herstellung eines doppelseitigen Kühlleistungsmoduls gemäß einer Ausführungsform der vorliegenden Erfindung in der Reihenfolge einer Prozessabfolge schematisch veranschaulichen.
    • 14 ist eine Querschnittansicht, die ein doppelseitiges Kühlleistungsmodul gemäß einem Vergleichsbeispiel der vorliegenden Erfindung schematisch veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung anhand der beigefügten Zeichnungen ausführlich beschrieben. Es sollte jedoch zu verstehen sein, dass die vorliegende Erfindung nicht auf die nachfolgend beschriebenen Ausführungsformen beschränkt ist und in vielen verschiedenen Formen implementiert werden kann und die nachfolgenden Ausführungsformen bereitgestellt werden, um die Offenbarung der vorliegenden Erfindung zu vervollständigen und dem Fachmann den Umfang der Erfindung vollständig zu vermitteln. Zur Vereinfachung der Beschreibung können darüber hinaus die Größen der Bauteile in den Figuren übertrieben oder verkleinert dargestellt sein.
  • Nachfolgend werden mit Bezug auf die 1 bis 13 Probleme, die sich aus einer Struktur und aus Prozessen eines doppelseitigen Kühlleistungsmoduls ergeben, sowie Lösungen dazu beschrieben.
  • Zunächst ist 14 eine Querschnittansicht, die ein doppelseitiges Kühlleistungsmodul gemäß einem Vergleichsbeispiel der vorliegenden Erfindung schematisch veranschaulicht. Das doppelseitige Kühlleistungsmodul 2000 kann ein unteres Substrat 100, einen Halbleiterchip 200, Leiterrahmen 300, einen Abstandshalter 400, ein oberes Substrat 500 und einen Formabschnitt 600 umfassen.
  • Für das untere Substrat 100 und das obere Substrat 500 wird z.B. ein aktives hartgelötetes Kupfersubstrat (engl. Active Metal Copper, AMC) oder ein direkt verbundenes Kupfersubstrat (engl. Direct Bonded Copper, DBC) verwendet. Der Halbleiterchip 200 zum Antreiben eines Motors eines Hybridfahrzeugs wird zunächst unter Verwendung einer ersten Lötvorform 802 durch Löten mit dem unteren Substrat 100 verbunden. Der Halbleiterchip 200 weist hier eine Oberseite als Emitter und eine Unterseite als Kollektor auf und wird so betrieben, dass der Strom vom Kollektor zum Emitter fließt. Eine Diode arbeitet auch in ähnlicher Weise.
  • Danach werden die Leiterrahmen 300 auf dem unteren Substrat 100 ausgebildet, und der Halbleiterchip 200 und einer der Leiterrahmen 300 werden durch Drahtbonden miteinander verbunden. Anschließend wird der Abstandshalter 400 unter Verwendung einer zweiten Lötvorform 804 durch Löten auf dem Halbleiterchip 200 verbunden und das obere Substrat 500 unter Verwendung einer dritten Lötvorform 806 durch Löten auf dem Abstandshalter 400 verbunden, die dann mit dem Formabschnitt 600 eingekapselt wird, um eine Gesamtstruktur zu bilden.
  • Andererseits kann z.B. ein Metall mit ausgezeichneter Leitfähigkeit wie Kupfer (Cu) für den Abstandshalter 400 verwendet werden, und der Abstandshalter 400 hat die Funktion, einen Abstand zwischen dem unteren Substrat 100 und dem oberen Substrat 500 aufrechtzuerhalten, um einen Draht 900 zu schützen, der den Halbleiterchip 200 und eine erste externe Leitung 310 elektrisch verbindet.
  • Die oben erwähnte Struktur verursacht folgende Probleme. Mehrere Halbleiterchips 200 verwenden z.B. SiC-Elemente und werden mit einem Drahtbondverfahren angebracht. In diesem Fall hat jeder Halbleiterchip 200 eine unterschiedliche Drahtlänge, was ein Problem hinsichtlich parasitärer Induktivität verursacht. Darüber hinaus wird die Chipleistung bei einer Sperrschichttemperatur Tj eines SiC-Elements von 200°C oder mehr aufrechterhalten, was von der Modultechnologie genutzt werden muss. Herkömmlicherweise wird der Halbleiterchip 200 durch Löten verbunden. Da das Lot jedoch einen Schmelzpunkt von 180°C bis 220°C hat, kommt es beim Lötverfahren bei dessen Verwendung bei hoher Temperatur zu einer vorzeitigen Verschlechterung.
  • Da das doppelseitige Kühlleistungsmodul 2000 durch Löten hergestellt wird, kommt es darüber hinaus aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten (CTE) zwischen den darin enthaltenen Materialien zu einer Wölbung, was zu einer hohen Ausfallrate des Moduls führt. Da ein Modul, auf das SiC-Elemente aufgebracht sind, kleine Chipgrößen hat, besteht ein Problem darin, dass es eine Fläche zur Übertragung von Wärme zu einem oberen Substrat eines Chips aufweist, die kleiner ist als die eines Bipolartransistors mit isoliertem Gate (IGBT) mit größeren Chipgrößen, wodurch der thermische Widerstand erhöht wird.
  • Zur Lösung der Probleme werden durch die vorliegende Erfindung ein doppelseitiges Kühlleistungsmodul, bei dem die Innenstruktur des Moduls vereinfacht ist, die Leistung des Moduls aufgrund einer robusten Struktur verbessert ist, eine Struktur bereitgestellt wird, bei der eine Kühlung auf beiden Seiten des Moduls möglich ist, eine Wärmeableitungsfläche dazu ausgelegt ist, isoliert zu werden, und ein Verbindungskontakt vorgesehen ist, so dass ein Leistungsanschluss und ein Signalanschluss eines Chips mit einer externen Steuerplatine des Moduls verbunden werden können, wodurch eine ausgezeichnete Kühleffizienz erreicht wird, sowie ein Verfahren zu dessen Herstellung bereitgestellt.
  • Die 1 bis 13 sind Querschnittsansichten, die schematisch ein Verfahren zur Herstellung eines doppelseitigen Kühlleistungsmoduls gemäß einer Ausführung der vorliegenden Erfindung in der Reihenfolge eines Prozessablaufs davon veranschaulichen.
  • Bezugnehmend auf 13 kann zunächst das doppelseitige Kühlleistungsmodul 1000 gemäß einer Ausführungsform der vorliegenden Erfindung ein unteres Substrat 100, das einen vertieften Abschnitt 110 auf mindestens einer seiner Flächen aufweist, einen Halbleiterchip 200, der im vertieften Abschnitt 110 ausgebildet ist, Leiterrahmen 300, die an beiden Enden des unteren Substrats 100 ausgebildet sind, und ein unteres Substrat 500, das auf dem Halbleiterchip 200, auf zumindest einem Abschnitt der Leiterrahmen 300 und auf dem unteren Substrat 100 ausgebildet ist, umfassen.
  • Hier kann der vertiefte Abschnitt 110 ausgebildet werden, indem zumindest ein Abschnitt der Oberseite des unteren Substrats 100 so bearbeitet wird, dass er eine Abstufung aufweist, so dass der Halbleiterchip 200 nicht zur Oberseite des unteren Substrats 100 hervorsteht. Cu-Verdrahtungen können auf Oberseiten des vertieften Abschnitts 110 und des unteren Substrats 100 ausgebildet werden. Bei der Stufenbearbeitung kann der Halbleiterchip 200 so ausgebildet werden, dass er nicht zur Oberseite des unteren Substrats 100 hervorsteht. Es ist jedoch vorzuziehen, eine Struktur bereitzustellen, in der verbundene Abschnitte des Halbleiterchips 200 so ausgebildet werden, dass sie nicht über das untere Substrat 100 hervorstehen. In diesem Fall kann eine Oberseite des Halbleiterchips 200 entsprechend der Höhe von Cu-Bondstellen höher als die Oberseite des unteren Substrats 100 ausgebildet werden.
  • Andererseits kann der Halbleiterchip 200 z.B. SiC-MOSFET-Elemente umfassen. Im Halbleiterchip 200 können Cu-Bondstellen 220 auf Gate- und Source-Elektroden-Bondinseln 210 ausgebildet werden, und erste leitende Klebstoffe 810 können darauf laminiert und verbunden werden. Es ist z.B. möglich, einen Ag-Film oder eine Ag-Paste für den ersten leitenden Klebstoff 810 zu verwenden.
  • Zu diesem Zeitpunkt wird ein Innenraum zwischen dem vertieften Abschnitt 110 und dem Halbleiterchip 200 mit einer Unterfüllung 120 gefüllt. Es kann z.B. ein Harz wie Epoxid oder dergleichen für ein Material der Unterfüllung 120 verwendet werden.
  • Zusätzlich können beide Enden des unteren Substrats 100 so bearbeitet werden, dass sie eine Abstufung aufweisen, so dass die Leiterrahmen 300 nicht zur Oberseite des unteren Substrats 100 hervorstehen. Die Leiterrahmen 300 sind an beiden abgestuften Enden so ausgebildet, dass sie als Leistungsanschluss und Signalanschluss fungieren. Nach dem Ausbilden der Leiterrahmen 300 ist es möglich, einen nicht leitenden Klebstoff auf einen Bereich aufzutragen, der eine Isolierung erfordert (an beiden Enden des unteren Substrats 100), einen nicht leitenden Klebstoff entsprechend dem Bereich auf beide Enden einer Unterseite des oberen Substrats 500 aufzutragen und diese dann einander gegenüberliegend zu verbinden. Hier können wahlweise beide Enden der Unterseite des oberen Substrats 500 in einer abgestuften Form verbunden werden, um die Verbindung mit dem Halbleiterchip 200 zu erhöhen, und ein leitender Klebstoff wird auf die Oberseite des Halbleiterchips 200 aufgetragen, um das untere Substrat 100 und das obere Substrat 500 miteinander zu verbinden. In diesem Fall wird die Oberseite des Halbleiterchips 200 unter Verwendung eines zweiten leitenden Klebstoffs 820 direkt mit der Unterseite des oberen Substrats 500 verbunden, so dass auf einen herkömmlich verwendeten Abstandshalter verzichtet werden kann.
  • Andererseits ist ein Formabschnitt 600 vorgesehen, der so geformt ist, dass er Außenumfangsflächen des unteren Substrats 100, der Leiterrahmen 300 und des oberen Substrats 500 umgibt, wobei zumindest ein Abschnitt der Leiterrahmen 300 außerhalb des Formabschnitts 600 hervorstehen kann.
  • Nachfolgend wird ein Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls 1000 gemäß einer Ausführungsform der vorliegenden Erfindung anhand der 1 bis 13 ausführlich beschrieben.
  • Bezugnehmend auf 1 und 2 kann bei dem Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls 1000 gemäß einer Ausführungsform der vorliegenden Erfindung der vertiefte Abschnitt 110 auf mindestens einer Oberfläche des unteren Substrats 100 ausgebildet werden. Dabei weist das untere Substrat 100 ein direkt gebundenes Kupfersubstrat (DBC-Substrat) auf, und das DBC-Substrat weist eine Keramikschicht 104 zwischen einer ersten Metallschicht 102 und einer zweiten Metallschicht 106 auf.
  • Der vertiefte Abschnitt 110 wird auf mindestens einer Oberfläche des vorbereiteten unteren Substrats 100 ausgebildet, z.B. auf der Oberseite des unteren Substrats 100. Der vertiefte Abschnitt 110 wurde so bearbeitet, dass er eine Abstufung aufweist, so dass der Halbleiterchip (200 in 3 gezeigt), der später verbunden wird, nicht zur Oberseite des unteren Substrats 100 hervorsteht. Entsprechend einer Dicke des unteren Substrats 100 oder einer Dicke der zweiten Metallschicht 106 kann der vertiefte Abschnitt 110 jedoch so bearbeitet werden, dass er eine Abstufung aufweist und eine Höhe hat, bei der die verbundenen Abschnitte des Halbleiterchips 200, die in 3 gezeigt sind, nicht dahin hervorstehen.
  • Danach kann, wie in 3 gezeigt, der Halbleiterchip 200 in dem vertieften Abschnitt 110 ausgebildet werden. Der Halbleiterchip 200 hat eine Struktur, bei der die Bondstellen 220 auf den Bondinseln 210 ausgebildet und durch Flip-Chip-Verbinden mit dem vertieften Abschnitt 110 verbunden werden. In diesem Fall werden die Bondflächen der Bondstellen 220 mittels einer leitenden Paste oder eines leitenden Films verbunden. Nachdem das Verbinden abgeschlossen ist, wird die Unterfüllung 120 wie in 4 gezeigt in den Innenraum zwischen dem vertieften Abschnitt 110 und dem Halbleiterchip 200 gefüllt.
  • Wie in 5 gezeigt, werden die ersten Abstufungen 130 an den Positionen ausgebildet, an denen die in 6 gezeigten Leiterrahmen 300 ausgebildet werden. Die ersten Abstufungen 130 können so bearbeitet werden, dass sie an beiden Enden des unteren Substrats 100 so gestuft sind, dass die in 6 gezeigten Leiterrahmen 300 nicht zur Oberseite des unteren Substrats 100 hervorstehen. Danach können, wie in 6 gezeigt, die Leiterrahmen 300 mit einem Sinterverfahren oder einem Ultraschallschweißverfahren mit den ersten Abstufungen 130 verbunden werden.
  • Bezugnehmend auf 7 kann nach dem Verbinden der Leiterrahmen 300 der zweite leitende Klebstoff 820 auf die Oberseite des Halbleiterchips 200 aufgetragen und ein erster nicht leitender Klebstoff 830 aufgetragen werden, um die Oberseite des unteren Substrats 100, auf das der zweite leitende Klebstoff 820 nicht aufgetragen ist, und zumindest einen Abschnitt der Leiterrahmen 300 zu isolieren.
  • Andererseits kann das obere Substrat 500 bezugnehmend auf die 8 bis 10 den gleichen Substrattyp wie das untere Substrat 100 verwenden und mit einer Keramikschicht 504 zwischen einer ersten Metallschicht 502 und einer zweiten Metallschicht 506 versehen werden. Ein zweiter nicht leitender Klebstoff 840 kann auf die Unterseite des vorbereiteten oberen Substrats 500, d.h. auf beide Enden der ersten Metallschicht 502 aufgetragen werden, so dass er dem ersten nicht leitenden Klebstoff 830 entsprechen kann, der auf beide Enden des unteren Substrats 100 im gleichen Bereich aufgetragen wird. Dabei können der erste nicht leitende Klebstoff 830 und der zweite nicht leitende Klebstoff 840 identisch sein.
  • Optional können vor dem Aufbringen des zweiten nicht leitenden Klebstoffs 840 auf beide Enden der Unterseite des oberen Substrats 500 zweite Abstufungen 530 an beiden Enden der ersten Metallschicht 502 des oberen Substrats 500 ausgebildet werden. Die zweiten Abstufungen 530 werden nicht zwangsläufig ausgebildet, es ist jedoch zu verstehen, dass eine Teilverarbeitung zur Bildung der Abstufungen durchgeführt wird, um die Verbindungseigenschaften von mit dem Halbleiterchip 200 verbundenen Abschnitten zu verbessern.
  • Bezugnehmend auf die 11 und 12 können anschließend das untere Substrat 100, auf das der erste nicht leitende Klebstoff 830 aufgetragen ist, und das obere Substrat 500, auf das der zweite nicht leitende Klebstoff 840 aufgetragen ist, so angeordnet werden, dass sie einander zugewandt sind, wobei dann das untere Substrat 100 und das obere Substrat 500 miteinander verbunden werden können. In diesem Fall werden Heizblöcke 700 auf einer Unterseite der ersten Metallschicht 102 des unteren Substrats 100 und auf einer Oberseite der zweiten Metallschicht 506 des oberen Substrats 500 angeordnet und dann durch Aufbringen einer Kraft in Pfeilrichtung thermisch komprimiert, wobei das obere Substrat 500 thermisch komprimiert und mit dem Halbleiterchip 200, mindestens einem Abschnitt der Leiterrahmen 300 und dem unteren Substrat 100 verbunden werden kann.
  • Hier wird der Halbleiterchip 200 durch Sintern über den zweiten leitenden Klebstoff 820 verbunden, und die Aushärtungsreaktion des Klebstoffs erfolgt in dem isolierten Bereich, in dem der erste nicht leitende Klebstoff 830 und der zweite nicht leitende Klebstoff 840 aufgebracht sind, wobei die Oberseite des Halbleiterchips 200 über den zweiten leitenden Klebstoff 820 direkt mit der Unterseite des oberen Substrats 500 verbunden wird, so dass ein herkömmlich verwendeter Abstandshalter entfallen kann.
  • Wie in 13 gezeigt, wird nach dem Verbinden des oberen Substrats 500 der Formabschnitt 600 so ausgebildet, dass er die Außenumfangsflächen des unteren Substrats 100, der Leiterrahmen 300 und des oberen Substrats 500 so umgibt, dass zumindest ein Abschnitt der Leiterrahmen 300 aus dem Formabschnitt 600 hervorsteht, wodurch das doppelseitige Kühlleistungsmodul 1000 mit einer vereinfachten Innenstruktur hergestellt werden kann, die bei einem Wechselrichter für ein umweltfreundliches Fahrzeug anwendbar ist.
  • Hier kann z.B. ein Polymermaterial mit hervorragenden Isolier- und Schutzeigenschaften wie Epoxid-Formmasse (EMC) oder Material auf Polyimidbasis für den Formabschnitt 600 verwendet werden. Der Formabschnitt 600 kann alle Bereiche mit Ausnahme der Bereiche, in denen die Leiterrahmen 300, die Unterseite des unteren Substrats 100 und die Oberseite des oberen Substrats 500 freiliegen, verkapseln. Da die obige Struktur keinen Abstandshalter verwendet, können Bereiche zwischen Rändern des Moduls und den Leistungs- und Signalanschlüssen auf einfache Weise isoliert und befestigt werden, ohne die zwischen dem unteren Substrat 100 und dem oberen Substrat 500 gebildeten Lücken mit dem Formabschnitt 600 zu füllen.
  • Auch wenn dies nicht in den Figuren gezeigt ist, kann schließlich nach dem Ausbilden des Formabschnitts 600 zumindest ein Abschnitt der Leiterrahmen 300 beschnitten werden. Nachdem unnötige Abschnitte der Leiterrahmen 300 beschnitten wurden, kann das Modul eine Form haben, bei der nur die Signalanschlüsse und die Leistungsanschlüsse aus dem Formabschnitt 600 hervorstehen.
  • Wie oben beschrieben, kann bei dem doppelseitigen Kühlleistungsmodul gemäß der Ausführungsform der vorliegenden Erfindung der Abstandshalter durch Flip-Chip-Verbinden von SiC-Elementen unter Verwendung von Ag-Bondstellen und Cu-Mustern anstelle von AI-Draht-Bonden entfallen, und der Formabschnitt zwischen dem unteren DBC-Substrat und dem oberen DBC-Substrat kann reduziert oder entfallen, wodurch hervorragende Wärmeableitungseigenschaften bereitgestellt werden.
  • Darüber hinaus kann eine resistiv-kapazitive (RC) Verzögerung durch das Drahtbonden reduziert werden, die Chip-Leistung wird auch bei einer hohen Temperatur von 200°C oder höher beibehalten und das Wölben der Substrate während des Formprozesses kann kontrolliert werden. Da das Innere des Moduls vollständig mit Material gefüllt ist, selbst wenn thermischer Druck von oben und unten auf das Modul ausgeübt wird, beeinflussen Temperatur- und Druckverteilungen gleichmäßig die gesamte Fläche, ohne sich auf den Chip zu konzentrieren, wobei so der Formprozess gleichmäßig durchgeführt werden kann.
  • Außerdem wird das Modul herkömmlicherweise durch Löten mit einem darin angeordneten Abstandshalter aus Metall verbunden. Dementsprechend werden Lötschichten mit hohen thermischen Widerständen darauf aufgetragen, was zu einer Begrenzung bei der Reduzierung seiner Dicke führt. Da die Cu-Schichten vergleichsweise dicker ausgebildet sein können als die im IGBT-Modul und dabei die Dicke reduziert wird, ist jedoch gemäß der vorliegenden Erfindung ein effizientes Kühlen möglich, indem eine Wärmediffusionsgeschwindigkeit in einer lateralen Richtung des Chips erhöht wird.
  • Auch wenn die vorliegende Erfindung mit Bezug auf die in den Figuren gezeigten Ausführungsformen beschrieben wurde, sollte zu verstehen sein, dass sie lediglich beispielhaft sind und der Fachmann auf der Basis des Vorhergehenden verschiedene Änderungen und weitere dazu gleichwertige Ausführungsformen durchführen kann. Der tatsächliche technische Umfang der vorliegenden Erfindung ist daher anhand des technischen Gedankens der beigefügten Ansprüche zu definieren.
  • Bezugszeichenliste
    • 100
    unteres Substrat
    110
    vertiefter Abschnitt
    120
    Unterfüllung
    130
    erste Abstufung
    102, 502
    erste Metallschicht
    104, 504
    Keramikschicht
    106, 506
    zweite Metallschicht
    200
    Halbleiterchip
    210
    Bondinsel
    220
    Cu-Bondstelle
    300
    Leiterrahmen
    400
    Abstandshalter
    500
    oberes Substrat
    530
    zweite Abstufung
    600
    Formabschnitt
    700
    Heizblock
    802
    erste Lotvorform
    804
    zweite Lotvorform
    806
    dritte Lotvorform
    810
    erster leitender Klebstoff
    820
    zweiter leitender Klebstoff
    830
    erster nicht leitender Klebstoff
    840
    zweiter nicht leitender Klebstoff
    900
    Draht
    1000, 2000
    doppelseitiges Kühlleistungsmodul
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020180155073 [0001]

Claims (15)

  1. Doppelseitiges Kühlleistungsmodul, das Folgendes umfasst: ein unteres Substrat, das auf mindestens einer seiner Flächen einen vertieften Abschnitt aufweist; einen Halbleiterchip, der im vertieften Abschnitt ausgebildet ist; Leiterrahmen, die an beiden Enden des unteren Substrats ausgebildet sind; und ein oberes Substrat, das auf dem Halbleiterchip, auf zumindest einem Abschnitt der Leiterrahmen und auf dem unteren Substrat ausgebildet ist.
  2. Doppelseitiges Kühlleistungsmodul nach Anspruch 1, wobei der vertiefte Abschnitt ausgebildet wird, indem zumindest ein Abschnitt einer Oberseite des unteren Substrats so bearbeitet wird, dass er eine Abstufung aufweist, so dass der Halbleiterchip nicht zur Oberseite des unteren Substrats hervorsteht.
  3. Doppelseitiges Kühlleistungsmodul nach Anspruch 1 oder 2, wobei ein Innenraum zwischen dem vertieften Abschnitt und dem Halbleiterchip mit einer Unterfüllung gefüllt ist.
  4. Doppelseitiges Kühlleistungsmodul nach einem der vorhergehenden Ansprüche, wobei beide Enden des unteren Substrats so bearbeitet sind, dass sie eine Abstufung aufweisen, so dass die Leiterrahmen nicht zur Oberseite des unteren Substrats hervorstehen.
  5. Doppelseitiges Kühlleistungsmodul nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip unter Verwendung eines leitenden Klebstoffs mit der Oberseite des unteren Substrats und mit der Unterseite des oberen Substrats verbunden ist.
  6. Doppelseitiges Kühlleistungsmodul nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip ein SiC-MOSFET-Element umfasst.
  7. Doppelseitiges Kühlleistungsmodul nach einem der vorhergehenden Ansprüche, wobei beide Enden der Unterseite des oberen Substrats so bearbeitet sind, dass sie eine Abstufung aufweisen.
  8. Doppelseitiges Kühlleistungsmodul nach einem der vorhergehenden Ansprüche, wobei beide Enden des unteren Substrats und beide Enden des oberen Substrats miteinander verbunden sind, indem ein nicht leitender Klebstoff darauf aufgetragen wird.
  9. Doppelseitiges Kühlleistungsmodul nach einem der vorhergehenden Ansprüche, das ferner einen Formabschnitt aufweist, der so ausgebildet ist, dass er Außenumfangsflächen des unteren Substrats, der Leiterrahmen und des oberen Substrat umgibt, wobei zumindest ein Abschnitt der Leiterrahmen außerhalb des Formabschnitts hervorsteht.
  10. Verfahren zur Herstellung eines doppelseitigen Kühlleistungsmoduls, das folgende Prozesse umfasst: Ausbilden eines vertieften Abschnitts auf mindestens einer Fläche eines unteren Substrats; Ausbilden eines Halbleiterchips in dem vertieften Abschnitt; Ausbilden von Leiterrahmen an beiden Enden des unteren Substrats; und Ausbilden eines oberen Substrats auf dem Halbleiterchip, auf zumindest einem Abschnitt der Leiterrahmen und auf dem unteren Substrat.
  11. Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls nach Anspruch 10, wobei der vertiefte Abschnitt so bearbeitet wird, dass er eine Abstufung aufweist, so dass der Halbleiterchip nicht zu einer Oberseite des unteren Substrats hervorsteht, und der Prozess, bei dem der Halbleiterchip ausgebildet wird, folgende Prozesse umfasst: Auftragen eines leitenden Klebstoffs auf eine Unterseite des Halbleiterchips und dann Verbinden des Halbleiterchips im vertieften Abschnitt; und Füllen eines Innenraums zwischen dem vertieften Abschnitt und dem Halbleiterchip mit einer Unterfüllung.
  12. Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls nach Anspruch 10 oder 11, wobei der Prozess, bei dem die Leiterrahmen ausgebildet werden, folgende Prozesse umfasst: Bearbeiten beider Enden des unteren Substrats, so dass sie eine Abstufung aufweisen und die Leiterrahmen nicht zur Oberseite des unteren Substrats hervorstehen, bevor die Leiterrahmen mit beiden Enden des unteren Substrats verbunden werden; und Verbinden der Leiterrahmen an beiden Enden des abgestuften unteren Substrats unter Anwendung eines Sinterverfahrens oder eines Ultraschallschweißverfahrens.
  13. Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls nach einem der Ansprüche 10 bis 12, wobei der Prozess, bei dem das obere Substrat ausgebildet wird, folgende Prozesse umfasst: Auftragen eines leitenden Klebstoffs auf die Oberseite des Halbleiterchips; Auftragen eines nicht leitenden Klebstoffs auf das untere Substrat und auf die Leiterrahmen mit Ausnahme von der Oberseite des Halbleiterchips; Auftragen eines nicht leitenden Klebstoffs auf beide Enden einer Unterseite des oberen Substrats; und Anordnen des unteren Substrats und des oberen Substrats, auf die der nicht leitende Klebstoff aufgetragen ist, einander gegenüber und dann Verbinden des unteren Substrats und des unteren Substrats.
  14. Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls nach einem der Ansprüche 10 bis 13, das ferner vor dem Prozess, bei dem der nicht leitende Klebstoff auf beide Enden der Unterseite des oberen Substrats aufgetragen wird, einen Prozess zum Bearbeiten beider Enden der Unterseite des oberen Substrats umfasst, so dass sie eine Abstufung aufweisen.
  15. Verfahren zur Herstellung des doppelseitigen Kühlleistungsmoduls nach einem der Ansprüche 10 bis 14, das ferner nach dem Prozess zum Ausbilden des oberen Substrats einen Prozess umfasst, bei dem ein Formabschnitt so ausgebildet wird, dass er Außenumfangsflächen des unteren Substrats, der Leiterrahmen und des oberen Substrats umgibt, wobei zumindest ein Abschnitt der Leiterrahmen außerhalb des Formabschnitts hervorsteht.
DE102019132837.3A 2018-12-05 2019-12-03 Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung Active DE102019132837B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0155073 2018-12-05
KR1020180155073A KR102163662B1 (ko) 2018-12-05 2018-12-05 양면 냉각 파워 모듈 및 이의 제조방법

Publications (2)

Publication Number Publication Date
DE102019132837A1 true DE102019132837A1 (de) 2020-06-10
DE102019132837B4 DE102019132837B4 (de) 2022-06-15

Family

ID=70776489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019132837.3A Active DE102019132837B4 (de) 2018-12-05 2019-12-03 Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (2) US11251112B2 (de)
KR (1) KR102163662B1 (de)
CN (1) CN111276447B (de)
DE (1) DE102019132837B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220005260A (ko) 2020-07-06 2022-01-13 엘지전자 주식회사 전력모듈 신터링 장비
CN111933604B (zh) * 2020-07-08 2021-07-27 南京晟芯半导体有限公司 一种提高半导体场效应晶体管芯片短路能力的结构及方法
US11776871B2 (en) * 2020-12-15 2023-10-03 Semiconductor Components Industries, Llc Module with substrate recess for conductive-bonding component

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538170A (en) 1983-01-03 1985-08-27 General Electric Company Power chip package
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
DE102004011203B4 (de) * 2004-03-04 2010-09-16 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung
US20060284301A1 (en) * 2005-06-17 2006-12-21 Corisis David J CSP semiconductor chip and BGA assembly with enhanced physical protection, protective members and assemblies used with same, and methods of enhancing physical protection of chips and assemblies
WO2007001144A1 (en) * 2005-06-27 2007-01-04 Lg Chem, Ltd. Method for preparing light emitting diode device having heat dissipation rate enhancement
TWI296037B (en) * 2006-04-28 2008-04-21 Delta Electronics Inc Light emitting apparatus
JP2006310887A (ja) * 2006-07-25 2006-11-09 Nippon Leiz Co Ltd 光源装置の製造方法
KR100888195B1 (ko) * 2007-08-06 2009-03-12 한국과학기술원 능동소자가 내장된 유기기판 제조방법
US20110247197A1 (en) * 2008-01-09 2011-10-13 Feinics Amatech Teoranta Forming channels for an antenna wire of a transponder
US8450845B2 (en) 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
US7759778B2 (en) * 2008-09-15 2010-07-20 Delphi Technologies, Inc. Leaded semiconductor power module with direct bonding and double sided cooling
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8680656B1 (en) * 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
CN102449758A (zh) * 2009-05-27 2012-05-09 库拉米克电子学有限公司 受冷却的电结构单元
JP5936810B2 (ja) * 2009-09-11 2016-06-22 ローム株式会社 発光装置
US8613132B2 (en) * 2009-11-09 2013-12-24 Feinics Amatech Teoranta Transferring an antenna to an RFID inlay substrate
TWI414050B (zh) * 2010-10-19 2013-11-01 Unistars 封裝板與其製造方法
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
US8927339B2 (en) * 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8354684B2 (en) * 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
US8350376B2 (en) 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
US9178093B2 (en) * 2011-07-06 2015-11-03 Flextronics Ap, Llc Solar cell module on molded lead-frame and method of manufacture
CN102324407A (zh) * 2011-09-22 2012-01-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR101331724B1 (ko) * 2012-04-13 2013-11-20 삼성전기주식회사 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지
US8716864B2 (en) 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
US9847235B2 (en) * 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof
KR102337876B1 (ko) * 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20170024254A (ko) * 2015-08-25 2017-03-07 현대자동차주식회사 파워 반도체 모듈 및 이의 제조 방법
KR20170039431A (ko) * 2015-10-01 2017-04-11 현대자동차주식회사 솔더링 접합방식 인버터 및 이를 적용한 하이브리드 차량
US9952110B2 (en) * 2016-03-29 2018-04-24 Infineon Technologies Ag Multi-die pressure sensor package
KR20180038597A (ko) * 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
JP6638620B2 (ja) * 2016-11-01 2020-01-29 株式会社デンソー 半導体装置
KR101897641B1 (ko) * 2016-11-29 2018-10-04 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
KR101847168B1 (ko) * 2016-12-08 2018-04-09 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
JP6885175B2 (ja) 2017-04-14 2021-06-09 富士電機株式会社 半導体装置
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
KR20200068285A (ko) 2020-06-15
CN111276447B (zh) 2023-06-23
US11251112B2 (en) 2022-02-15
US20200185310A1 (en) 2020-06-11
DE102019132837B4 (de) 2022-06-15
US20220102249A1 (en) 2022-03-31
US11862542B2 (en) 2024-01-02
CN111276447A (zh) 2020-06-12
KR102163662B1 (ko) 2020-10-08

Similar Documents

Publication Publication Date Title
DE102014113238B4 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009045063B4 (de) Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE112015006112B4 (de) Halbleitervorrichtung
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE112016006381T5 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102016121801B4 (de) Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011053362A1 (de) Leistungs-halbleiterchip-verkapselung
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014107743A1 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung
DE112016005885T5 (de) Metallrohlinge zum doppelseitigen Kühlen eines Leistungsmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: HYUNDAI MOBIS CO., LTD., KR

Free format text: FORMER OWNER: HYUNDAI AUTRON CO., LTD., SEOUL, KR

R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final