CN111933604B - 一种提高半导体场效应晶体管芯片短路能力的结构及方法 - Google Patents
一种提高半导体场效应晶体管芯片短路能力的结构及方法 Download PDFInfo
- Publication number
- CN111933604B CN111933604B CN202010653924.7A CN202010653924A CN111933604B CN 111933604 B CN111933604 B CN 111933604B CN 202010653924 A CN202010653924 A CN 202010653924A CN 111933604 B CN111933604 B CN 111933604B
- Authority
- CN
- China
- Prior art keywords
- chip
- copper layer
- dbc
- short
- hot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 80
- 238000003466 welding Methods 0.000 claims abstract description 34
- 239000012943 hotmelt Substances 0.000 claims abstract description 19
- 239000000919 ceramic Substances 0.000 claims abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 41
- 229910052802 copper Inorganic materials 0.000 claims description 41
- 239000010949 copper Substances 0.000 claims description 41
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims 1
- 239000002994 raw material Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 22
- 238000002844 melting Methods 0.000 abstract description 8
- 230000008018 melting Effects 0.000 abstract description 8
- 238000013461 design Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 16
- 238000004088 simulation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- -1 SiC metal oxide Chemical class 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000005493 welding type Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种提高半导体场效应晶体管芯片短路能力的结构，包括热熔材料，设置于芯片本体的周围；DBC模块，所述DBC模块设置于所述热熔材料的下方，与所述芯片本体焊接；底板，所述底板通过焊接设置于所述DBC模块下方。本发明的有益效果：芯片源极通过键合方式实现连接，不需要更换芯片或者增加芯片工艺；对芯片栅极位置无要求，可不改变DBC及芯片布局设计；芯片周围热容材料在芯片短路时吸收热量可迅速通过DBC的陶瓷向下传导，保证芯片具有较低的温度；方式灵活，可在芯片焊接以外的面积增加热容材料，提升芯片短路能力；结构原有键合设备可满足工艺要求。
Description
技术领域
本发明涉及的技术领域，尤其涉及一种提高SiC金属氧化物半导体场效应晶体管芯片短路能力的方法。
背景技术
近年来碳化硅(SiC)功率器件的应用可大幅提高电力电子变换器的性能，目前在工业变频、电动汽车、轨道牵引、再生能源发电等诸多场合中已获得初步应用。随着SiC材料和工艺技术的日趋成熟，SiC功率器件有望取代传统的Si基功率器件，在未来的电力电子变换器中获得更为广泛的应用与发展。
SiC金属氧化物半导体场效应晶体管(MOSFET)是目前商业化应用最多的开关器件。然而受材料缺陷密度及器件特性的限制，SiC MOSFET芯片面积小、短路电流大，这导致芯片短路能力较弱，通常只有3-4μs，远远小于Si基IGBT芯片10μs的短路时间，应用中容易出现短路失效的问题。应用中通常通过优化驱动保护电路的方式实现短路工况的快速保护，以避免短路失效问题。然而实际应用中短路工况非常复杂，保护电路响应时间有限，经常发生由于短路保护不及时而导致的器件失效问题。因此，如何通过优化封装材料与结构提升SiC MOSFET芯片短路能力，是目前急需解决的问题。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述现有存在的问题，提出了本发明。
因此，本发明解决的技术问题是：提供一种提高半导体场效应晶体管芯片短路能力的结构及方法，在不增加工艺步骤和复杂度的情况下提升芯片的短路能力。
为解决上述技术问题，本发明提供如下技术方案：一种提高半导体场效应晶体管芯片短路能力的结构，包括热熔材料，设置于芯片本体的周围；DBC模块，所述DBC模块设置于所述热熔材料的下方，与所述芯片本体焊接；底板，所述底板通过焊接设置于所述DBC模块下方。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的结构的一种优选方案，其中：所述DBC模块还包括由上向下依次设置的上铜层、陶瓷层和下铜层。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的结构的一种优选方案，其中：所述上铜层与所述芯片本体的芯片源极通过键合方式连接，所述下铜层与所述底板通过DBC焊层连接。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的结构的一种优选方案，其中：所述热熔材料通过芯片焊层采用焊接或者烧结方式设置于所述芯片本体的周围。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的结构的一种优选方案，其中：所述热熔材料通过所述DBC模块上添加厚铜层后腐蚀得到并设置于所述芯片本体的周围。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的结构的一种优选方案，其中：所述芯片本体发生短路时设置于周围的所述热熔材料能够迅速将热量抽取并通过所述陶瓷层向所述底板导出。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的结构的一种优选方案，其中：所述热熔材料优选铜。
本发明还提供如下技术方案：一种提高半导体场效应晶体管芯片短路能力的方法，包括以下步骤，制作DBC模块的母板；选择合适的热熔材料，并于所述母板的上铜层敷一层厚的所述热熔材料；将所述热熔材料通过两端保留、中间腐蚀的方式得到所需结构；在中间腐蚀后的焊接面上焊接或烧结的方式设置芯片本体，至所述热熔材料位于所述芯片本体周围；位于所述母板的下铜层上焊接设置底板。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的方法的一种优选方案，其中：包括以下步骤，制作DBC模块的母板；在所述母板的上铜层的两端、中端分别设置焊层；选择合适的热熔材料焊接于两端的焊层上，同时将芯片本体焊接于与中端的焊层上，至所述热熔材料位于所述芯片本体周围；位于所述母板的下铜层上焊接设置底板。
作为本发明所述的提高半导体场效应晶体管芯片短路能力的方法的一种优选方案，其中：包括以下步骤，芯片本体发生短路时，周围所述热熔材料迅速将热量抽取；抽取的热量通过所述DBC模块向所述底板导出，提升芯片短路能力。
本发明的有益效果：芯片源极通过键合方式实现连接，不需要更换芯片或者增加芯片工艺；对芯片栅极位置无要求，可不改变DBC及芯片布局设计；芯片周围热容材料在芯片短路时吸收热量可迅速通过DBC的陶瓷向下传导，保证芯片具有较低的温度；方式灵活，可在芯片焊接以外的面积增加热容材料，提升芯片短路能力；结构原有键合设备可满足工艺要求。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为现有IGBT芯片发射极表面焊接钼块的示意图；
图2为本发明第一种实施例所述提高芯片短路能力的模块结构示意图；
图3为本发明第二种实施例所述DBC厚铜层腐蚀方式示意图；
图4为本发明第二种实施例所述热容材料焊接方式示意；
图5为本发明第三种实施例所述最终的仿真结果参照图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
同时在本发明的描述中，需要说明的是，术语中的“上、下、内和外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一、第二或第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明中除非另有明确的规定和限定，术语“安装、相连、连接”应做广义理解，例如：可以是固定连接、可拆卸连接或一体式连接；同样可以是机械连接、电连接或直接连接，也可以通过中间媒介间接相连，也可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1
现有中提出在Si IGBT芯片发射极表面焊接钼块增加芯片短路能力，钼块作为热容在IGBT芯片短路时可快速将芯片中的热量抽取，提升了芯片短路能力，如图1的示意。
需要说明的是，上述采用在功率芯片表面焊接热容材料的缺点如下：
(1)IGBT芯片发射极或MOSFET芯片源极通常为铝金属，通过键合方式连接，无法进行焊接。焊接连接时需要沉积如银、镍等金属，增加了芯片工艺复杂性。
(2)该方式增加了热容焊接工艺，增加了封装工艺复杂性。
(3)该方式只适用于栅极位于芯片边缘的芯片结构，栅极在芯片中间时实现难度很大。
(4)该方式不适合应用于如SiC MOSFET这种芯片面积较小的功率芯片，工艺复杂程度高，同时热容较小，提升短路能力有限。
(5)通用键合设备很难实现键合点高度差异很大的键合。
(6)芯片短路时热容吸收的热量还是需要通过芯片向下传导出，芯片短路后芯片在很长时间结温很高，失效风险大。
因此本实施例提出了一种DBC(直接敷铜板)结构，通过特殊结构设计提升SiCMOSFET芯片的短路能力，同时不增加封装工艺流程与复杂程度。
参照图2的示意，示意具有提高SiC MOSFET芯片短路能力的模块结构，该模块结构与传统焊接式SiC模块相同，芯片与DBC通过焊接方式连接，本发明在SiC MOSFET芯片周围设计热容材料，芯片短路时周围热容材料迅速将热量抽取并通过DBC陶瓷向底板导出，提升了芯片短路能力。
同时芯片周围热容材料可以通过DBC上厚铜层腐蚀得到，也可以通过与芯片相同焊接方式焊接得到。
与在芯片上焊接热容材料的方式相比，本发明具有如下优势：
(1)SiC芯片源极通过键合方式实现连接，不需要更换芯片或者增加芯片工艺。
(2)该方式对芯片栅极位置无要求，可不改变DBC及芯片布局设计。
(3)芯片周围热容材料在芯片短路时吸收热量可迅速通过DBC陶瓷向下传导，保证芯片具有较低的温度。
(4)该方式灵活，可在芯片焊接以外的面。
本发明与既有方式的差异：
首先在热量传导方面，传统芯片短路产生热量会直接被上部热容材料吸走，热量传导更直接，响应快，效率高。本发明芯片短路产生的热量需要通过DBC上铜层传导至热容材料，响应相对较慢。
热容材料工作温度方面，传统模块正常工作时，热容材料温度接近于芯片结温，热容材料温度较高，芯片短路时吸收热量受限。本发明模块正常工作时，热容材料温度远低于芯片结温，热容材料温度较低，芯片短路时可吸收更过热量。
总热容材料设置方面，传统热容材料只能设置在芯片上面，受芯片面积、模块封装高度及键合点高度限制，热容材料体积不能太大，短路时吸收热量有限。本发明热容材料可以布满芯片以外的DBC上铜层，热容材料。
SiC MOSFET芯片要求上，芯片表面需要镀镍或其它可焊金属，芯片栅极必须位于芯片角部或者边缘，芯片无特殊要求。
寄生参数变化上，传统热容材料位于芯片电流导通路径上，增加了寄生电阻，模块导通压降增加。但本发明芯片导通路径上无寄生参数增加，热容材料为金属时(如铜等)，可降低导通路径寄生电阻，模块导通压降降低。
工艺复杂程度上，传统需要单独增加热容材料焊接工艺，封装工艺复杂性增加。本发明无需增加工艺，采用焊接方式连接热容材料时，热容材料和芯片同时完成焊接。
实施例2
参照图3～4的示意，本实施例提出热容材料100获得的两种具体实施方式，包括DBC厚铜层腐蚀方式和热容材料焊接方式。
参照图3中，DBC厚铜层腐蚀方式：
铜具有热导率高、热容大的特点，可作为热容材料应用于SiC MOSFET模块封装中。此实施方案热容使用DBC中敷铜层实现，在DBC母板制作中芯片焊接面采用厚铜实现，铜层厚度依据设计要求实现。DBC母板制作完成后通过腐蚀方式实现所需的结构，与传统DBC结构相比只需增加一次腐蚀工艺，腐蚀是DBC板制作中的通用工艺。
参照图4中，热容材料100焊接方式：
该方式DBC结构及工艺与传统方式相同，在进行SiC MOSFET芯片焊接时同时实现热容材料100的焊接。焊接的热容材料100表面金属要求具备焊接或烧结能力，能与芯片采用相同的工艺与材料实现与DBC上铜层的连接，热容材料100优选铜等热容较大的材料。
本实施例的关键点在于：通过在SiC MOSFET芯片周围设计热容材料100来提升芯片短路能力，热容材料可以通过DBC厚铜层腐蚀实现，也可以通过焊接或烧结方式与DBC模块200连接实现。具有如下优势：
通过在SiC功率芯片周围设计热容材料100提升芯片短路能力。
热容材料100通过DBC厚铜层腐蚀得到。
热熔材料100通过DBC模块200上添加厚铜层后腐蚀得到并设置于芯片本体s的周围，具体的，热容材料100通过焊接或者烧结方式在芯片周围实现。
该方式不增加模块封装工艺步骤。现有需要单独增加热容材料100焊接工艺，封装工艺复杂性增加，本实施例采用焊接方式连接热容材料100时，热容材料100和芯片同时完成焊接。
实施例3
为验证本发明取得的真实效果，本实施例中基于ANSYS有限元仿真建模仿真，采用仿真计算方式对传统方案和本发明进行仿真对比，仿真中芯片初始温度都为80℃，从0秒开始芯片进行短路状态，在芯片施加相同短路功率，10μs后短路结束，仿真计算芯片结温随短路过程的变化关系，最终的仿真结果参照图5的示意，其示意为传统方式及本发明结温仿真结果对比。
从图5中的仿真结果可以看出，相比于传统方式，本发明在短路初期温升较高，但短路后期结温升高明显变慢，最高结温低于传统方式。
由于传统方式中，热容材料焊接于芯片上部，芯片短路时产生热量迅速被热容材料吸收，结温上升较慢。随着热容材料温度的上升，热容材料吸收热量受限，结温不断上升。短路结束后，热容材料及芯片产生的热量需要从芯片向下传导，芯片结温降低较慢。
而本发明中热容材料位于芯片周围，芯片短路时热量需通过DBC上铜层传导至热容材料，芯片短路初期结温上升迅速。由于热容材料远离芯片，因此正常工况时热容材料温度较低，同时热容材料吸收热量同时向下部DBC传导热量，因此短路后期芯片温度升高很慢。短路结束后芯片及热容材料同时先下传导热量，芯片结温降低很快。仿真结果可以看出，本发明相比于传统的方案，在芯片最高结温及结温下降速率等方面都要明显优势。
应当认识到，本发明的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术-包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现，其中如此配置的存储介质使得计算机以特定和预定义的方式操作——根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。
此外，可按任何合适的顺序来执行本文描述的过程的操作，除非本文另外指示或以其他方式明显地与上下文矛盾。本文描述的过程(或变型和/或其组合)可在配置有可执行指令的一个或多个计算机系统的控制下执行，并且可作为共同地在一个或多个处理器上执行的代码(例如，可执行指令、一个或多个计算机程序或一个或多个应用)、由硬件或其组合来实现。所述计算机程序包括可由一个或多个处理器执行的多个指令。
进一步，所述方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时，本文所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时，本发明还包括计算机本身。计算机程序能够应用于输入数据以执行本文所述的功能，从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中，转换的数据表示物理和有形的对象，包括显示器上产生的物理和有形对象的特定视觉描绘。
如在本申请所使用的，术语“组件”、“模块”、“系统”等等旨在指代计算机相关实体，该计算机相关实体可以是硬件、固件、硬件和软件的结合、软件或者运行中的软件。例如，组件可以是，但不限于是：在处理器上运行的处理、处理器、对象、可执行文件、执行中的线程、程序和/或计算机。作为示例，在计算设备上运行的应用和该计算设备都可以是组件。一个或多个组件可以存在于执行中的过程和/或线程中，并且组件可以位于一个计算机中以及/或者分布在两个或更多个计算机之间。此外，这些组件能够从在其上具有各种数据结构的各种计算机可读介质中执行。这些组件可以通过诸如根据具有一个或多个数据分组(例如，来自一个组件的数据，该组件与本地系统、分布式系统中的另一个组件进行交互和/或以信号的方式通过诸如互联网之类的网络与其它系统进行交互)的信号，以本地和/或远程过程的方式进行通信。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (2)
1.一种提高半导体场效应晶体管芯片短路能力的结构，其特征在于：包括，
热熔材料(100)，设置于芯片本体(s)的周围；
DBC模块(200)，所述DBC模块(200)设置于所述热熔材料(100)的下方，与所述芯片本体(s)焊接；
底板(300)，所述底板(300)通过焊接设置于所述DBC模块(200)下方；
所述DBC模块(200)还包括由上向下依次设置的上铜层(201)、陶瓷层(202)和下铜层(201)；
所述上铜层(201)与所述芯片本体(s)的芯片源极通过键合方式连接，所述下铜层(201)与所述底板(300)通过DBC焊层连接；
所述热熔材料(100)通过所述DBC模块(200)的所述上铜层制作为厚铜层，并对所述厚铜层进行中间腐蚀，两端保留得到；
所述芯片本体(s)发生短路时设置于周围的所述热熔材料(100)能够迅速将热量抽取并通过所述陶瓷层(202)向所述底板(300)导出。
2.一种提高半导体场效应晶体管芯片短路能力的方法，其特征在于：包括以下步骤，
制作DBC模块(200)的母板，其中所述母板上铜层为厚铜层；
以两端保留、中间腐蚀的方式处理所述厚铜层，两端保留的部分构成热熔材料；
在中间腐蚀后的焊接面上焊接或烧结的方式设置芯片本体(s)，至所述热熔材料(100)位于所述芯片本体(s)周围；
位于所述母板的下铜层(201)上焊接设置底板(300)；
芯片本体(s)发生短路时，周围所述热熔材料(100)迅速将热量抽取；
抽取的热量通过所述DBC模块(200)向所述底板(300)导出，提升芯片短路能力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010653924.7A CN111933604B (zh) | 2020-07-08 | 2020-07-08 | 一种提高半导体场效应晶体管芯片短路能力的结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010653924.7A CN111933604B (zh) | 2020-07-08 | 2020-07-08 | 一种提高半导体场效应晶体管芯片短路能力的结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933604A CN111933604A (zh) | 2020-11-13 |
| CN111933604B true CN111933604B (zh) | 2021-07-27 |
Family
ID=73313789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010653924.7A Active CN111933604B (zh) | 2020-07-08 | 2020-07-08 | 一种提高半导体场效应晶体管芯片短路能力的结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933604B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101335216A (zh) * | 2007-06-27 | 2008-12-31 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
| CN101794754A (zh) * | 2009-02-04 | 2010-08-04 | 株式会社丰田自动织机 | 半导体装置 |
| CN111276447A (zh) * | 2018-12-05 | 2020-06-12 | 奥特润株式会社 | 双侧冷却功率模块及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8018056B2 (en) * | 2005-12-21 | 2011-09-13 | International Rectifier Corporation | Package for high power density devices |
-
2020
- 2020-07-08 CN CN202010653924.7A patent/CN111933604B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101335216A (zh) * | 2007-06-27 | 2008-12-31 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
| CN101794754A (zh) * | 2009-02-04 | 2010-08-04 | 株式会社丰田自动织机 | 半导体装置 |
| CN111276447A (zh) * | 2018-12-05 | 2020-06-12 | 奥特润株式会社 | 双侧冷却功率模块及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111933604A (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Calata et al. | Three-dimensional packaging for power semiconductor devices and modules | |
| JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
| JP4775327B2 (ja) | 半導体装置の製造方法 | |
| JP5103863B2 (ja) | 半導体装置 | |
| JP5895220B2 (ja) | 半導体装置の製造方法 | |
| CN110838480A (zh) | 一种碳化硅mosfet模块的封装结构和制作方法 | |
| CN105531817A (zh) | 半导体模块单元以及半导体模块 | |
| JP5737412B2 (ja) | 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置 | |
| CN105161467A (zh) | 一种用于电动汽车的功率模块 | |
| CN104051374A (zh) | 半导体存储装置 | |
| Zeng et al. | Reliability-oriented automated design of double-sided cooling power module: A thermo-mechanical-coordinated and multi-objective-oriented optimization methodology | |
| JP6001472B2 (ja) | 半導体装置の製造方法 | |
| JPWO2019146524A1 (ja) | 回路装置および電力変換装置 | |
| US9859195B1 (en) | Semiconductor device | |
| CN111933604B (zh) | 一种提高半导体场效应晶体管芯片短路能力的结构及方法 | |
| Evans et al. | Electronic design automation (EDA) tools and considerations for electro-thermo-mechanical co-design of high voltage power modules | |
| CN107845615B (zh) | 功率模块及其制造方法 | |
| JP2006066704A (ja) | 半導体装置 | |
| CN214254416U (zh) | 功率模块及其散热底板 | |
| CN108878391A (zh) | 智能功率模块结构及其制造方法 | |
| JP6477105B2 (ja) | 半導体装置 | |
| CN208368501U (zh) | Igbt模块封装结构及冷却系统 | |
| JP2021034657A (ja) | 半導体装置及び半導体装置の製造方法 | |
| Ke | 3-D prismatic packaging methodologies for wide band gap power electronics modules | |
| CN213071115U (zh) | 一种用于电子器件温度控制的新型相变材料封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |