CN102324407A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN102324407A
CN102324407A CN201110284114A CN201110284114A CN102324407A CN 102324407 A CN102324407 A CN 102324407A CN 201110284114 A CN201110284114 A CN 201110284114A CN 201110284114 A CN201110284114 A CN 201110284114A CN 102324407 A CN102324407 A CN 102324407A
Authority
CN
China
Prior art keywords
substrate
radiator structure
lateral surface
heating panel
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110284114A
Other languages
English (en)
Inventor
陈光雄
王圣民
冯相铭
李育颖
郑秉昀
孙余青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201110284114A priority Critical patent/CN102324407A/zh
Publication of CN102324407A publication Critical patent/CN102324407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体封装件及其制造方法。半导体封装件包括基板、芯片及散热结构。基板具有外侧面。芯片设于基板上。散热结构设于基板上且包括连续侧部，连续侧部环绕容置空间且具有凹陷外侧面，芯片位于容置空间内，连续侧部的凹陷外侧面与基板的外侧面间隔一距离。

Description

半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有散热结构的半导体封装件及其制造方法。
背景技术
半导体元件已经逐渐变得更加复杂，部分原因是由于半导体元件的需求渐渐趋向小尺寸及高处理速度。虽然拥有小尺寸及高处理速度特性的半导体元件具有许多优点，此些特性亦造成许多问题。具体来说，当时脉速度(clock speed)增加时，可能增加半导体元件的发热量。
一般而言，半导体元件可通过其露出的表面或与一外部元件的接触而进行散热。然而，半导体元件的露出表面的散热效果不佳，无法有效地将发热量传导至外界。
发明内容
本发明有关于一种半导体封装件及其制造方法，其具有散热结构，可传导半导体封装件的热量至外界。
根据本发明的一实施例，提出一种半导体封装件。半导体封装件包括一基板、一芯片及一散热结构。基板具有一外侧面。芯片设于基板上。散热结构设于基板上，且包括一第一连续侧部，第一连续侧部环绕一容置空间且具有一凹陷外侧面，芯片位于容置空间内，第一连续侧部的凹陷外侧面与基板的外侧面间隔一距离。
根据本发明的另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一散热板；形成一介电保护层覆盖散热板上；形成一图案化线路层于介电保护层中，其中介电保护层及图案化线路层形成一基板，图案化线路层经由介电保护层延伸至散热板；移除散热板的一部分，其中散热板形成一散热结构，其中散热结构包括一第一连续侧部，第一连续侧部围绕一容置空间且具有一凹陷外侧面，图案化线路层从该容置空间露出；设置一芯片于容置空间内，其中芯片电性连接至图案化线路层；以及，形成一切割狭缝经过基板，其中基板形成一外侧面，第一连续侧部的凹陷外侧面与基板的外侧面间隔一距离。
根据本发明的另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一散热板；移除散热板的一部分，使散热板形成一散热结构，其中散热结构包括一第一连续侧部，第一连续侧部围绕一容置空间且具有一凹陷部；设置散热结构于一基板上，其中凹陷部面向基板且基板从容置空间露出；形成一预切割狭缝，其中预切割狭缝延伸至凹陷部；设置一芯片于容置空间内，其中芯片电性连接于基板；以及，形成一切割狭缝经过基板，其中基板形成一外侧面，凹陷部的一凹陷外侧面与基板的外侧面间隔一距离。
根据本发明的另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一散热板；移除散热板的一部分，使散热板形成一散热结构，其中散热结构包括一第一连续侧部及一上盖部，第一连续侧部及上盖部定义一容置空间，第一连续侧部具有一凹陷外侧面；设置一基板及一芯片于散热结构上，其中芯片设于基板上，芯片位于容置空间内，而基板连接于第一连续侧部且上盖部覆盖芯片；以及，形成一切割狭缝经过基板，其中基板形成一外侧面，凹陷外侧面与基板的外侧面间隔一距离。
为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示依照本发明一实施例的半导体封装件的外观图。
图1B绘示图1A方向1B-1B’的剖视图。
图2绘示依照本发明另一实施例的半导体封装件的剖视图。
图3A绘示依照本发明另一实施例的半导体封装件的外观图。
图3B绘示图3A中方向3B-3B’的剖视图。
图4A绘示依照本发明另一实施例的半导体封装件的外观图。
图4B绘示图4A中方向4B-4B’的剖视图。
图5A绘示依照本发明另一实施例的半导体封装件的外观图。
图5B绘示图5A中方向5B-5B’的剖视图。
图6A至6M绘示图1B的半导体封装件的制造过程图。
图7A至7B绘示图2的半导体封装件的制造过程图。
图8A至8L绘示图3B的半导体封装建的制造过程图。
图9A至9I绘示图4B的半导体封装建的制造过程图。
图10A至10G绘示图5B的半导体封装件的制造过程图。
主要元件符号说明
100、200、300、400、500：半导体封装件
110、310：基板
110b、120b、130b：第二面
110s、310s、360s：外侧面
111：介电保护层
111a：开孔
110b、310b：第二面
110u、120u、130u、310u：第一面
112：图案化线路层
120：芯片
121、150、212a、261：电性接点
130、230、330、430、530：散热结构
130’：第一散热板
130”：第二散热板
130s：侧面
130p：余留部
131、231、331、431、531：第一连续侧部
131s1、331s1、431s1、531s1：凹陷外侧面
131s2、331s2、431s2、531s2：内侧面
132、432、532：容置空间
140：底胶
160：介电保护层
160a：开孔
180：黏合元件
190、192、193、194、195：图案化遮蔽层
190a、192a、193a、194a、195a：镂空图案
191：完整遮蔽层
260：芯片
331s3、531s3：边缘外侧面
335：凹陷部
360：第一结合元件
390：压板
433、533：上盖部
470：第二结合元件
480：第三结合元件
491：遮罩模具
491a：镂空区
4911：遮块
4912：连接部
494：载板
534：第二连续侧部
D1：距离
具体实施方式
请参照图1A，图1A绘示依照本发明一实施例的半导体封装件的外观图，图1B绘示图1A方向1B-1B’的剖视图。
如图1A所示，半导体封装件100包括基板110、芯片120、散热结构130、底胶140及至少一电性接点150(绘示于图1B)。
如图1B所示，基板110包括至少一介电保护层111及至少一图案化线路层112。图案化线路层112通过对应的介电保护层111的贯孔(未标示)电性连接于对应的图案化线路层112，而构成一堆迭结构。
芯片120具有相对的第一面120u与第二面120b。本实施例中，芯片120从半导体封装件100外露。芯片120的第一面120u相距基板110的距离小于或实质上等于散热结构130的第一面130u相距基板110的距离，如此可使芯片未突出超过散热结构130的第一面130u。在芯片120未突出超过散热结构130的第一面130u的情况下，散热结构130可保护芯片120，如同封装体的功能。也就是说，半导体封装件100可省略包覆芯片120的封装体。另一实施例中，即使芯片120未突出超过散热结构130的第一面130u，半导体封装件100仍可使用封装体(未绘示)包覆芯片120。其它实施例中，在芯片120突出超过散热结构130的第一面130u的情况下，可选择性地使用封装体包覆芯片120。
芯片120更包括至少一电性接点121，其中电性接点121邻近第二面120b设置。电性接点121例如是焊球(solder ball)或凸块。芯片120例如是覆晶(flip chip)，其以”面下(face-down)”方位设于基板110且通过其电性接点121电性连接于基板110的图案化线路层112。
如图1B所示，散热结构130设于基板110上。散热结构130具有相对的第一面130u及第二面130b。本实施例中，散热结构130以第二面130b直接设于基板110上。此外，散热结构130的第一面130u与芯片120的第一面120u实质上朝向同一方位，例如，本实施例中，散热结构130的第一面130u及芯片120的第一面120u上表面。
散热结构130可将半导体封装件100的热量传导至外界。散热结构130的材质高导热系数的材质，其可传导半导体封装件100的热量至外界。一实施例中，散热结构130的材质金属，如铝或铜。此外，散热结构130可由板件形成，其可加强半导体封装件100的强度，减少半导体封装件100在制造过程或工作过程的变形量。
散热结构130更包括第一连续侧部131。第一连续侧部131例如是连续环状结构，其环绕出容置空间132。芯片120位于容置空间132内。本实施例中，容置空间132贯孔，其贯穿散热结构130，使基板110及芯片120可从容置空间132露出。
第一连续侧部131具有相对的凹陷外侧面131s1与内侧面131s2。凹陷外侧面131s1可沿基板110的第一面110u的延伸方向与基板110的外侧面110s间隔一距离。此外，基板110的第一面110u与散热结构130的第一面130u实质上朝向同一方位。
凹陷外侧面131s1例如是曲面，相较于平面，曲面可提供更大的散热面积。本实施例中，凹陷外侧面131s1从散热结构130的第一面130u往第二面130b的方向渐扩。经由凹陷外侧面131s1的渐扩特征，使凹陷外侧面131s1的底部可延伸至连接于基板110的外侧面110s，然此非用以限制本发明。另一实施例中，凹陷外侧面131s1的底部亦可延伸至基板110的第一面110u，而不连接于基板110的外侧面110s。
内侧面131s2例如是曲面，相较于平面，曲面可提供更大的散热面积。本实施例中，内侧面131s2从散热结构130的第一面130u往第二面130b的方向渐扩。渐扩的内侧面131s2具有大散热面积，其可帮助半导体封装件100的热量更快速地传导至外界。
电性接点150例如是焊球或凸块，其邻近基板110的第二面110b形成。半导体封装件100可通过电性接点150电性连接于电路板、芯片或另一基板上。
请参照图2，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括半导体封装件200及芯片260。
半导体封装件200例如是半导体堆迭封装件，其包括基板110、芯片120、散热结构230、底胶140及电性接点150。
基板110包括至少一电性接点212a，其位于基板110的边缘，用以与芯片260电性连接。电性接点212a例如是焊球、导电柱、导通孔(conductive via)或凸块，其电性连接于对应的图案化线路层112。
散热结构230包括第一连续侧部231，其中，第一连续侧部231例如是连续环状结构，其环绕出容置空间132。芯片120位于容置空间132内。
第一连续侧部231具有凹陷外侧面131s1，凹陷外侧面131s1的底部并未延伸至基板110的外侧面110s，而是与基板110的外侧面110s间隔一距离D1，以露出基板110的一边缘。基板110的电性接点212a邻近基板110的该边缘，如此电性接点212a可从基板110的该边缘露出，使芯片260的电性接点261可对接至基板110中露出的电性接点212a上。
请参照图3A，图3A绘示依照本发明另一实施例的半导体封装件的外观图，图3B绘示图3A中方向3B-3B’的剖视图。
如图3A所示，半导体封装件300包括基板310、芯片120、散热结构330、底胶140、电性接点150(绘示于图3B)及第一结合元件360。
如图3B所示，散热结构330设于基板310上。散热结构330具有相对的第一面130u与第二面130b且包括第一连续侧部331。第一连续侧部331例如是连续环状结构，其环绕出容置空间132，芯片120设于容置空间132内。本实施例中，容置空间132贯孔，其贯穿散热结构330，使芯片120可从容置空间132露出。
第一连续侧部331具有相对的凹陷外侧面331s1与内侧面331s2。凹陷外侧面331s1与基板310的外侧面310s间隔一距离，例如，凹陷外侧面331s1的下缘(邻近第二面130b的部位)沿基板310的第一面310u的延伸方向与基板310的外侧面310s间隔一距离。
凹陷外侧面331s1例如是曲面且面向基板310，相较于平面，曲面可提供更大的散热面积，以提升散热效果。本实施例中，凹陷外侧面331s1从散热结构330的第一面130u往第二面130b的方向渐缩。此外，第一连续侧部331的内侧面331s2例如是平面，其可实质上垂直于基板310，然此非用以限制本发明。另一实施例中，内侧面331s2亦可为曲面或斜面。
第一连续侧部331更具有边缘外侧面331s3。边缘外侧面331s3从第一面130u延伸至凹陷外侧面331s1，且与基板310的外侧面310s实质上对齐，例如是共面。
第一结合元件360形成于基板310与散热结构330之间，以结合基板310与散热结构330。第一结合元件360形成于凹陷外侧面331s1上，本实施例中，第一结合元件360覆盖整个凹陷外侧面331s1。另一实施例中，第一结合元件360可仅覆盖凹陷外侧面331s1的一部分。本实施例中，由于凹陷外侧面331s1提供一大面积，使第一结合元件360接触散热结构330的面积增加，可提升散热结构330与基板310的结合性。此外，由于凹陷外侧面331s1提供一大面积，故可提升散热效果。
此外，第一结合元件360的外侧面360s与基板310的外侧面310s实质上对齐，例如是共面。第一结合元件360的材质例如是环氧树脂。
请参照图4A，图4A绘示依照本发明另一实施例的半导体封装件的外观图，图4B绘示图4A中方向4B-4B’的剖视图。
如图4A所示，半导体封装件400包括基板310、散热结构430、底胶140(绘示于图4B)、电性接点150(绘示于图4B)及第三结合元件480。
如图4B所示，散热结构430设于基板310上。散热结构430具有第一面130u及第二面130b且包括第一连续侧部431及上盖部433。半导体封装件400更包括芯片120，上盖部433连接于第一连续侧部431且覆盖芯片120。
第一连续侧部431与上盖部433定义容置空间432，芯片120位于容置空间432内。本实施例中，容置空间432凹槽，上盖部433形同凹槽底部，而第一连续侧部431形同凹槽侧部。
如图4B所示，第一连续侧部431具有凹陷外侧面431s1。凹陷外侧面431s1与基板110的外侧面110s间隔一距离，例如，凹陷外侧面431s1沿基板310的第一面310u的延伸方向与基板110的外侧面110s间隔一距离。
凹陷外侧面431s1例如是曲面，相较于平面，曲面可提供更大的散热面积，以提升散热效果。本实施例中，凹陷外侧面431s1从散热结构430的第二面130b往第一面130u的方向渐扩。
第一连续侧部431更具有内侧面431s2。内侧面431s2例如是曲面，相较于平面，曲面可提供更大的散热面积，以提升散热效果。本实施例中，内侧面431s2从散热结构430的第二面130b往第一面130u的方向渐扩。
如图4B所示，半导体封装件400更包括第二结合元件470。第二结合元件470设于上盖部433与芯片120之间，以结合上盖部433与芯片120，第二结合元件470的材质例如是环氧树脂。
第三结合元件480设于第一连续侧部431与基板110之间，以结合第一连续侧部431与基板110，第三结合元件480的材质例如是环氧树脂。
请参照图5A，图5A绘示依照本发明另一实施例的半导体封装件的外观图，图5B绘示图5A中方向5B-5B’的剖视图。
如图5A所示，半导体封装件500包括基板310、散热结构530、底胶140(绘示于图5B)、电性接点150(绘示于图5B)及第三结合元件480。
如图5B所示，散热结构530设于基板310上。散热结构530具有第一面130u及第二面130b且包括第一连续侧部531、上盖部533及第二连续侧部534。第一连续侧部531连接第二连续侧部534与上盖部533。本实施例中，上盖部533实质上平行于第二连续侧部534，然此非用以限制本发明。
如图5B所示，半导体封装件500更包括芯片120。第一连续侧部531与上盖部533定义容置空间532，芯片120位于容置空间532内。本实施例中，容置空间532凹槽，上盖部533形同凹槽底部，而第一连续侧部531形同凹槽侧部。
第一连续侧部531具有凹陷外侧面531s1、内侧面531s2及边缘外侧面531s3。由于凹陷外侧面531s1及边缘外侧面531s3皆露出，可提升散热效率。
凹陷外侧面531s1与基板310的外侧面310s间隔一距离，例如，凹陷外侧面531s1沿基板310的第一面310u的延伸方向与基板310的外侧面310s间隔一距离。
凹陷外侧面531s1例如是曲面。相较于平面，曲面可提供更大的散热面积，以提升散热效果。本实施例中，凹陷外侧面531s1从散热结构530的第一面130u往第二面130b的方向渐扩。
第一连续侧部531更具有内侧面531s2。内侧面531s2例如是曲面，相较于平面，曲面可提供更大的散热面积，以提升散热效果。本实施例中，内侧面531s2从散热结构530的第二面130b往第一面130u的方向渐扩。
边缘外侧面331s3从第二面130b延伸至连接于凹陷外侧面531s1，且与基板310的外侧面310s实质上对齐，例如是共面，然此非用以限制本发明。
如图5B所示，半导体封装件500更包括第二结合元件470。第二结合元件470设于上盖部533与芯片120之间，以结合上盖部533与芯片120。
第三结合元件480设于第二连续侧部534与基板310之间，以结合第二连续侧部534与基板310。由于第二连续侧部534沿基板310的第一面310u的延伸方向提供一延伸部，故可增加第三结合元件480与第二连续侧部534之间的接触面积，以增加散热结构530与基板110之间的结合性。
请参照图6A至6M，其绘示图1B的半导体封装件的制造过程图。
如图6A所示，提供第一散热板130'及第二散热板130”。第一散热板130'及第二散热板130”的材质例如是导热系数高的材料，如铝。第一散热板130’及第二散热板130”可强化半导体封装件100在制造过程的结构强度。
第一散热板130'及第二散热板130”各具有第一面130u及第二面130b。第一散热板130'迭合于第二散热板130”，且第一散热板130’的第一面130u面向第二散热板130”的第一面130u。由于第一散热板130'迭合于第二散热板130”，使后续工艺中可分别于第一散热板130’的第二面130b及第二散热板130”的第二面130b形成二组相似的半导体结构，使产能加倍。另一实施例中，亦可省略第一散热板130’与第二散热板130”的一者。
黏合元件180可形成于第一散热板130’的侧面130s上与第二散热板130”的侧面130s上，并密封第一散热板130’与第二散热板130”的接合处。如此一来，可避免后续化学工艺的化学液从第一散热板130’与第二散热板130”的接合处进入到第一散热板130’的第一面130u及第二散热板130”的第一面130u而破坏散热板。其中，黏合元件180例如是环氧树脂(epoxy)或其它适当的黏合剂。当省略第一散热板130’与第二散热板130”的一者时，可省略黏合元件180。此外，第一散热板130’及第二散热板130”可经由一铆合元件固定后，再形成黏合元件180于第一散热板130'及第二散热板130”上。
为保护第一散热板130'及第二散热板130”，第一散热板130'及第二散热板130”以水溶性离形膜完全包覆。此水溶性离形膜可使用例如是喷砂(pumice)工艺或高温蒸气去除后，再执行后续工艺。例如，可对迭合的第一散热板130'及第二散热板130”进行喷砂工艺，以去除形成于第一散热板130’的第二面130b及第一散热板130’的第二面130b上的水溶性离形膜。另一实施例中，若无水溶性离形膜形成于第一散热板130’及第二散热板130”上，则可省略此喷砂步骤。
经由对第一散热板130’的第二面130b及第二散热板130”的第二面130b进行喷砂工艺，亦可同时增加第一散热板130’的第二面130b及第二散热板130”的第二面130b的表面粗糙面，藉以提升后续形成的介电保护层111与第一散热板130’之间的结合性以及提升介电保护层111与第二散热板130”之间的结合性。
可形成相似的半导体结构于第一散热板130'及第二散热板130”上，以下以形成半导体结构于第一散热板130’上为例说明。
如图6B所示，形成介电保护层111覆盖第一散热板130’。其中，介电保护层111具有至少一开孔111a，其露出第一散热板130’的第二面130b。介电保护层111的材质例如是氧玻纤布半固化片(Prepreg，PP)或ABF树脂(Ajinomoto Build-upFilm)。
形成介电保护层111的方法中，可利用适当的涂布技术形成一介电材料覆盖第一散热板130’的第二面130b；然后，再利用适当的图案化技术于该介电材料形成至少一开孔111a，以露出第一散热板130’。上述涂布技术例如是印刷(printing)、镀层(plating)、旋涂(spinning)或喷涂(spraying)。上述图案化技术例如是微影工艺(photolithography)、化学蚀刻(chemical etching)、激光钻孔(laser drilling)或机械钻孔(mechanical drilling)。
如图6C所示，可利用上述涂布技术及上述图案化技术，形成图案化线路层112于介电保护层111中。其中，图案化线路层112经由介电保护层111的开孔111a延伸至第一散热板130’的第二面130b。此外，图案化线路层112的材质例如是金属或合金，如铜。
如图6D所示，可重复形成介电保护层111及图案化线路层112，以形成基板110。其中，基板110具有相对的第一面110u与第二面110b。
如图6E所示，分离第一散热板130’与第二散热板130”，以露出第一散热板130’的第一面130u与第二散热板130”的第一面130u。
分离第一散热板130’与第二散热板130”后，可对第一散热板130’的第一面130u进行喷砂工艺，以去除形成于第一面130u上的水溶性离形膜。另一实施例中，若无水溶性离形膜形成于第一散热板130’及第二散热板130”上，则可省略此喷砂步骤。
如图6F所示，以例如是印刷方式，形成图案化遮蔽层190于第一散热板130’的第一面130u上。图案化遮蔽层190定义镂空图案190a，第一散热板130’的一部分从镂空图案190a露出。此外，图案化遮蔽层190的材质例如是油墨(ink)或化学墨水。
如图6G所示，使用例如是化学蚀刻，移除第一散热板130’中从镂空图案190a露出的该部分，使第一散热板130’形成散热结构130。其中，散热结构130包括第一连续侧部131。第一连续侧部131围绕容置空间132且具有相对的凹陷外侧面131s1与内侧面131s2。本实施例中，容置空间132贯孔，位于基板110的第一面110u的图案化线路层112从容置空间132(贯孔)露出。此外，蚀刻后，相邻的散热结构131可彼此独立分离，或仍部分地相连。
本实施例中，由于受到化学蚀刻的作用(蚀刻液往四周方向移除材料)，第一连续侧部131的凹陷外侧面131s1及内侧面131s2形成曲面。另一实施例中，若采用其它材料移除方式，则第一连续侧部131的凹陷外侧面131s1及内侧面131s2可以是其它轮廓外形，如平面，其中该平面可相对第一面110u倾斜或垂直。
本实施例中，化学蚀刻的蚀刻药水例如是碱性药水，其可蚀刻铝材料，而不蚀刻铜材料，或者，蚀刻药水对铝的蚀刻率大于或远大于对铜的蚀刻率。亦即，当第一散热板130’的材质铝，而图案化线路层112的材质铜时，碱性药水可移除第一散热板130’，而不移除图案化线路层112。
如图6H所示，散热结构130形成后，可使用酸性溶液，移除图案化遮蔽层190。经由酸性溶液移除图案化遮蔽层190，可同时粗化图案化线路层112，以提升后续形成的介电保护层160(图6I)与图案化线路层112的结合性。
如图6I所示，形成介电保护层160于基板110的第二面110b上。介电保护层160具有至少一开孔160a，其露出图案化线路层112的一部分。
在图6J中，设置芯片120于容置空间132内，其中芯片120以其电性接点121电性连接于图案化线路层112。
如图6K所示，形成底胶140包覆芯片120的电性接点121。
如图6L所示，邻近基板110的第二面110b形成至少一电性接点150。其中，电性接点150电性接触于露出的图案化线路层112。
如图6M所示，形成至少一切割狭缝S1经过基板110及散热结构130，以形成至少一如图1B所示的半导体封装件100。切割狭缝S1形成后，基板110形成外侧面110s。第一连续侧部131的凹陷外侧面131s1与基板110的外侧面110s间隔一距离。另一实施例中，若相邻的散热结构131独立分离，则切割狭缝S1亦可不经过散热结构131。
请参照图7A至7B，其绘示图2的半导体封装件的制造过程图。
如图7A所示，以例如是印刷方式，形成图案化遮蔽层190于第一散热板130’的第一面130u上。图案化遮蔽层190定义镂空图案190a。第一散热板130’的一部分从镂空图案190a露出，其中，第一散热板130’的该部分的位置对应电性接点212a。
如图7B所示，使用例如是化学蚀刻，移除第一散热板130’中从镂空图案190a露出的该部分，使第一散热板130’形成散热结构230。其中，散热结构230包括第一连续侧部231，第一连续侧部231围绕容置空间132且具有相对的凹陷外侧面131s1与内侧面131s2。本实施例中，电性接点212a于蚀刻后从散热结构230露出，以承接芯片260(图2)，使芯片260可通过电性接点212a电性连接于芯片120。
请参照图8A至8L，其绘示图3B的半导体封装建的制造过程图。
如图8A所示，提供第一散热板130’，其中第一散热板130’具有相对的第一面130u与第二面130b。
如图8B所示，形成完整遮蔽层191覆盖第一散热板130’的整个第一面130u上以及形成图案化遮蔽层192于第一散热板130’的第二面130b上。图案化遮蔽层192具有镂空图案192a，第一散热板130’的一部分从镂空图案192a露出。完整遮蔽层191及图案化遮蔽层192的材质相似于图案化遮蔽层190，容此不再赘述。
如图8C所示，迭合至少二第一散热板130’。其它实施例中，亦可省略本迭合步骤。
如图8D所示，使用例如是激光切割或机械钻孔，移除第一散热板130’的一部分，以形成至少一容置空间132。本实施例中，容置空间132例如是贯孔。由于该些第一散热板130'迭合，因此该些第一散热板130’的该些容置空间132可一次形成。
容置空间132形成后，可分离该些第一散热板130’。以下以其中一个第一散热板130’为例说明后续工艺。
如图8E所示，使用例如是化学蚀刻，移除第一散热板130’中从镂空图案192a露出的部分，以形成至少一凹陷部335。凹陷部335形成后，第一散热板130'形成至少一散热结构330。其中，散热结构330包括第一连续侧部331，第一连续侧部331围绕容置空间132且具有凹陷部335。由于化学蚀刻，凹陷部335的凹陷外侧面331s1形成曲面。另一实施例中，若采用其它材料移除方式，则凹陷外侧面331s1可以是其它轮廓外形。
如图8F所示，以酸性溶性，去除完整遮蔽层191及图案化遮蔽层192。
如图8G所示，形成第一结合元件360于第一连续侧部331的第二面130b上，其中，第一结合元件360可填满凹陷部335，然此非用以限制本发明。
如图8H所示，设置散热结构330于基板310上，其中凹陷部335面向基板310。基板310具有相对的第一面310u与第二面310b，容置空间132露出位于基板310的第一面310u的图案化线路层112。
本实施例中，可同时设置散热结构330及压板390分别于基板310的第一面310u及第二面310b上。经由压板390的压力，可提升基板310及散热结构310的平直度，减少基板310及散热结构310的翘曲量。
如图8I所示，对应凹陷部335，形成至少一预切割狭缝S2，其中预切割狭缝S2延伸至凹陷部335及第一结合元件360，以切断相连的第一连续侧部331。经由此预切割狭缝S2，可切断相邻二第一连续侧部331的变形量的传递，也就是说，由于预切割狭缝S2，使第一连续侧部331的变形不会牵动相邻的第一连续侧部331的变形。另一实施例中，预切割狭缝S2亦可不经过第一结合元件360。
如图8J所示，设置芯片120于容置空间132内，其中芯片120的电性接点121电性连接于从基板310露出的图案化线路层112。
图8J中，可形成底胶140包覆芯片120的电性接点121。
如图8K所示，邻近基板310的第二面310b形成至少一电性接点150。电性接点150电性连接邻近于第二面310b的图案化线路层112。
如图8L所示，形成至少一切割狭缝S1经过基板310及第一结合元件360，以形成至少一如图3B所示的半导体封装件300。切割狭缝S1形成后，基板310形成外侧面310s，凹陷部335的凹陷外侧面331s1与基板310的外侧面310s间隔一距离。
请参照图9A至9L，其绘示图4B的半导体封装建的制造过程图。
如图9A所示，形成图案化遮蔽层193于第一散热板130’的第二面130b上。其中，图案化遮蔽层193定义至少一镂空图案193a，镂空图案193a露出于第一散热板130’的一部分。
如图9B所示，使用例如是化学蚀刻，移除第一散热板130’中从镂空图案193a露出的该部分，以形成至少一容置空间432。容置空间432形成后，第一散热板130’形成至少一散热结构430，其中，散热结构430具有内侧面431s2及相对的第一面130u与第二面130b且包括第一连续侧部431及上盖部433。第一连续侧部431连接于上盖部433，且第一连续侧部431围绕容置空间432。此外，由于化学蚀刻，使内侧面431s2形成曲面。
在适当地控制化学蚀刻工艺下，容置空间432不贯穿第一散热板130’，使第一散热板130’的余留部130p连接相邻二散热结构430。
另一实施例中，可形成一完整遮蔽层191(图8B)覆盖第一散热板130’的整个第一面130u上，使在蚀刻工艺中，蚀刻液体不会蚀刻到第一散热板130’的整个第一面130u。
如图9C所示，以酸性溶性，去除图案化遮蔽层193，以露出散热结构430的第二面130b。另一实施例中，若有完整遮蔽层191的话，则可同时或分别去除完整遮蔽层191。
如图9D所示，提供一遮罩模具491，其中，遮罩模具491包括数个遮块4911及至少一连接部4912。相邻二遮块4911间隔一距离而定义一镂空区491a，且相邻二遮块4911由对应的连接部4912连接。本实施例中，各连接部4912包括多根连接杆，该些连接杆可交叉配置。另一实施例中，只要连接部4912构成一镂空区即可，连接部4912的结构并不受本实施例所限制。
在图9E中，可将遮罩模具491邻近散热结构430的第二面130b配置。另外，以例如是黏贴方式，结合载板494与散热结构430的第一面130u。遮罩模具491邻近散热结构430的第二面130b配置后，遮块4911的区域对应散热结构430，连接部4912的区域对应余留部130p。遮块4911的面积实质上等于散热结构430的面积，第一散热板130’的余留部130p的至少一部分从镂空区491a露出，本实施例中，整个余留部130p从镂空区491a露出。
如图9F所示，使用例如是化学蚀刻，移除从镂空区491a露出的余留部130p(图9E)，以分离相邻二散热结构430。分离后的该些散热结构430仍保持黏贴于载板494上，故不会脱落。另一实施例中，在蚀刻工艺后，余留部130p未被完全断除，如此可使相邻二散热结构430部分连接，在此情况下，可省略图9E的载板494的设置。
由于载板494覆盖散热结构430的第一面130u，故可阻挡化学蚀刻的蚀刻液进入破坏散热结构430的第一面130u而破坏散热结构430。此外，散热结构430形成凹陷外侧面431s1，由于化学蚀刻，使凹陷外侧面431s1形成曲面。
如图9G所示，移除遮罩模具491(图9F)。然后，形成第二结合元件470于散热结构430的上盖部433的顶面上，以及形成第三结合元件480于散热结构430的第一连续侧部431的第二面130b上。
如图9H所示，设置基板310及芯片120于散热结构430上，其中，芯片120设于且电性连接于基板310上，且底胶140包覆芯片120的电性接点121。芯片120具有相对的第一面120u与第二面120b，其中第一面120u例如是非主动面，而第二面120b例如是主动面。芯片120的第二面120b面向基板310而设于基板310上，而芯片120的第一面120u朝向散热结构430而设于散热结构430上。
图9H中，当芯片120及基板310设于散热结构430上后，芯片120位于容置空间432内，而基板310连接于第一连续侧部431且上盖部433覆盖芯片120。
图9H中，当芯片120及基板310设于散热结构430上后，芯片120可通过第二结合元件470结合于上盖部433，而基板310通过第三结合元件480结合于该第一连续侧部431上。
如图9I所示，形成至少一切割狭缝S1经过基板310及载板494，以形成至少一如图4B所示的半导体封装件400。另一实施例中，切割狭缝S1亦可经过散热结构430。切割狭缝S1形成后，基板310形成外侧面310s，凹陷外侧面431s1与基板310的外侧面310s间隔一距离。然后，可分离载板494与半导体封装件400。
请参照图10A至10G，其绘示图5B的半导体封装件的制造过程图。
如图10A所示，形成图案化遮蔽层194覆盖第一散热板130’的第一面130u上，以及形成图案化遮蔽层195覆盖第一散热板130’的第二面130b上。其中，图案化遮蔽层194具有镂空图案194a，第一面130u的一部分从镂空图案194a露出，而图案化遮蔽层195具有镂空图案195a，第二面130b的一部分从镂空图案195a露出。
如图10B所示，使用例如是化学蚀刻，移除图10A的第一面130u中从镂空图案194a露出的该部分以及移除图10A的第二面130b中从镂空图案195a露出的该部分，使第一散热板130’形成至少一散热结构530。其中，散热结构530包括第一连续侧部531、上盖部533及第二连续侧部534。第一连续侧部531连接第二连续侧部534与上盖部533，上盖部533实质上平行于第二连续侧部534。
第一连续侧部531与上盖部533定义容置空间532。本实施例中，容置空间532凹槽，上盖部533形同凹槽底部，而第一连续侧部531形同凹槽侧部。
由于化学蚀刻，使第一连续侧部531的凹陷外侧面531s1形成曲面，而第一连续侧部531的内侧面531s2形成曲面。
如图10C所示，散热结构530形成后，可使用酸性溶液，去除图案化遮蔽层194及195。
如图10D所示，提供芯片120及基板310，其中，芯片120设于且电性连接于基板310上，且底胶140可包覆芯片120的电性接点121。芯片120具有相对的第一面120u与第二面120b，其中第一面120u例如是非主动面，而第二面120b例如是主动面。芯片120的第二面120b面向基板310而设于基板310上。
图10D中，形成第二结合元件470于芯片120的第一面120u上，以及形成第三结合元件480于基板310的第一面310u上。另一实施例中，第二结合元件470及第三结合元件480亦可形成于散热结构530上。
如图10E所示，设置基板310及芯片120于散热结构530上，其中，芯片120位于容置空间532内。基板310通过第三结合元件480结合于第二连续侧部534，而上盖部533覆盖芯片120且通过第二结合元件470结合于芯片120。
如图10F所示，邻近基板310的第二面310b形成至少一电性接点150。
如图10G所示，形成至少一切割狭缝S1经过基板310及散热结构530，以形成至少一如图5B所示的半导体封装件500。切割狭缝S1形成后，基板310形成外侧面310s，凹陷外侧面431s1与基板310的外侧面310s间隔一距离。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (23)

1.一种半导体封装件，包括：
一基板，具有一外侧面；
一芯片，设于该基板上；以及
一散热结构，设于该基板上，且包括一第一连续侧部，该第一连续侧部环绕一容置空间且具有一凹陷外侧面，该芯片位于该容置空间内，该第一连续侧部的该凹陷外侧面与该基板的该外侧面间隔一距离。
2.如权利要求1所述的半导体封装件，其中该凹陷外侧面面向该基板。
3.如权利要求2所述的半导体封装件，其中该第一连续侧部更具有一边缘外侧面，该边缘外侧面延伸至该凹陷外侧面，该边缘外侧面与该基板的该外侧面对齐。
4.如权利要求1所述的半导体封装件，其中该第一连续侧部的该凹陷外侧面曲面。
5.如权利要求1所述的半导体封装件，其中该第一连续侧部更具有相对该凹陷外侧面的一内侧面，该内侧面一曲面。
6.如权利要求1所述的半导体封装件，其中该容置空间一贯孔，该芯片从该贯孔露出，该散热结构具有相对的一第一面与一第二面，该散热结构以该第二面设于该基板上，且该芯片未突出超过该散热结构的该第一面。
7.如权利要求1所述的半导体封装件，其中该散热结构直接设于该基板上。
8.如权利要求1所述的半导体封装件，更包括：
一第一结合元件，设于该基板与该散热结构之间，以结合该第一结合元件与该基板。
9.如权利要求1所述的半导体封装件，其中该散热结构更包括：
一上盖部，连接于该第一连续侧部且覆盖该芯片。
10.如权利要求9所述的半导体封装件，更包括：
一第二结合元件，设于该上盖部与该芯片之间，以结合该上盖部与该芯片。
11.如权利要求9所述的半导体封装件，其中该散热结构包括：
一第二连续侧部，连接于该第一连续侧部，该第二连续侧部平行于该上盖部。
12.如权利要求11所述的半导体封装件，更包括：
一第三结合元件，设于该第二连续侧部与该基板之间，以结合该第二连续侧部与该基板。
13.如权利要求1所述的半导体封装件，其中该散热结构的材质铝。
14.一种半导体封装件的制造方法，包括：
提供一散热板；
形成一介电保护层覆盖该散热板上；
形成一图案化线路层于该介电保护层中，其中该介电保护层及该图案化线路层形成一基板，该图案化线路层经由该介电保护层延伸至该散热板；
移除该散热板的一部分，其中该散热板形成一散热结构，其中该散热结构包括一第一连续侧部，该第一连续侧部围绕一容置空间且具有一凹陷外侧面，该图案化线路层从该容置空间露出；
设置一芯片于该容置空间内，其中该芯片电性连接至该图案化线路层；以及
形成一切割狭缝经过该基板，其中该基板形成一外侧面，该第一连续侧部的该凹陷外侧面与该基板的该外侧面间隔一距离。
15.如权利要求14所述的制造方法，其中于移除该散热板的该部分的该步骤以化学蚀刻完成。
16.一种半导体封装件的制造方法，包括：
提供一散热板；
移除该散热板的一部分，使该散热板形成一散热结构，其中该散热结构包括一第一连续侧部，该第一连续侧部围绕一容置空间且具有一凹陷部，该凹陷部具有一凹陷外侧面；
设置该散热结构于一基板上，其中该凹陷部面向该基板且该基板从该容置空间露出；
形成一预切割狭缝，其中该预切割狭缝延伸至该凹陷部；
设置一芯片于该容置空间内，其中该芯片电性连接于该基板；以及
形成一切割狭缝经过该基板，其中该基板形成一外侧面，该凹陷部的该凹陷外侧面与该基板的该外侧面间隔一距离。
17.如权利要求16所述的制造方法，其中于移除该散热板的该部分的该步骤中包括：
以激光加工方式，形成该容置空间于该散热板；以及
以化学蚀刻方式，形成该凹陷部于该散热板。
18.如权利要求16所述的制造方法，更包括：
形成一第一结合元件于该散热结构上；
于设置该散热结构于该基板的该步骤中，该散热结构通过该第一结合元件结合于该基板上。
19.一种半导体封装件的制造方法，包括：
提供一散热板；
移除该散热板的一部分，使该散热板形成一散热结构，其中该散热结构包括一第一连续侧部及一上盖部，该第一连续侧部及该上盖部定义一容置空间，该第一连续侧部具有一凹陷外侧面；
设置一基板及一芯片于该散热结构上，其中该芯片设于该基板上，该芯片位于该容置空间内，而该基板连接于该第一连续侧部且该上盖部覆盖该芯片；以及
形成一切割狭缝经过该基板，其中该基板形成一外侧面，该凹陷外侧面与该基板的该外侧面间隔一距离。
20.如权利要求19所述的制造方法，其中于移除该散热板的该部分的该步骤更包括：
以化学蚀刻方法，形成该第一连续侧部、一第二连续侧部及该上盖部于该散热板，其中该第一连续侧部连接该上盖部与该第二连续侧部。
21.如权利要求19所述的制造方法，其中于移除该散热板的该部分的该步骤更包括：
以化学蚀刻方法，形成该容置空间、该上盖部及该第一连续侧部于该散热板，以形成该散热结构，其中该散热板的一余留部连接于该散热结构；
结合一载板与该散热结构；
设置一遮罩模具于该散热结构上；以及
以化学蚀刻方法，移除该散热板的该余留部。
22.如权利要求19所述的制造方法，更包括：
形成一第二结合元件于该散热结构的该上盖部与该基板的一者上；
于设置该基板及该芯片于该散热结构的该步骤中，该芯片通过该第二结合元件结合于该上盖部。
23.如权利要求20所述的制造方法，更包括：
形成一第三结合元件于该散热结构的该第二连续侧部与该基板的一者上；
于设置该基板及该芯片于该散热结构的该步骤中，该基板通过该第三结合元件结合于该第二连续侧部上。
CN201110284114A 2011-09-22 2011-09-22 半导体封装件及其制造方法 Pending CN102324407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110284114A CN102324407A (zh) 2011-09-22 2011-09-22 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110284114A CN102324407A (zh) 2011-09-22 2011-09-22 半导体封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN102324407A true CN102324407A (zh) 2012-01-18

Family

ID=45452118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110284114A Pending CN102324407A (zh) 2011-09-22 2011-09-22 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN102324407A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377179A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105451523A (zh) * 2015-12-28 2016-03-30 联想(北京)有限公司 散热装置及电子设备
CN107464804A (zh) * 2016-06-02 2017-12-12 爱思开海力士有限公司 包括散热器的半导体封装及其制造方法
CN109148357A (zh) * 2017-06-28 2019-01-04 中华精测科技股份有限公司 测试接口板组件及其制造方法
CN110858575A (zh) * 2018-08-23 2020-03-03 欣兴电子股份有限公司 散热基板及其制作方法与芯片封装结构
CN111276447A (zh) * 2018-12-05 2020-06-12 奥特润株式会社 双侧冷却功率模块及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0662711A1 (en) * 1994-01-06 1995-07-12 Harris Corporation A hermetic package for a high power semiconductor device
US20030227751A1 (en) * 2002-06-10 2003-12-11 Advanced Semiconductor Engineering, Inc. Multichip package
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US20050040519A1 (en) * 2003-08-21 2005-02-24 Siliconware Precision Industries Semiconductor package with heat sink
US20070045798A1 (en) * 2005-08-01 2007-03-01 Nec Electronics Corporation Semiconductor package featuring metal lid member
US20070065984A1 (en) * 2005-09-22 2007-03-22 Lau Daniel K Thermal enhanced package for block mold assembly
JP2007243989A (ja) * 2007-06-07 2007-09-20 Oki Electric Ind Co Ltd 弾性表面波フィルタパッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0662711A1 (en) * 1994-01-06 1995-07-12 Harris Corporation A hermetic package for a high power semiconductor device
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US20030227751A1 (en) * 2002-06-10 2003-12-11 Advanced Semiconductor Engineering, Inc. Multichip package
US20050040519A1 (en) * 2003-08-21 2005-02-24 Siliconware Precision Industries Semiconductor package with heat sink
US20070045798A1 (en) * 2005-08-01 2007-03-01 Nec Electronics Corporation Semiconductor package featuring metal lid member
US20070065984A1 (en) * 2005-09-22 2007-03-22 Lau Daniel K Thermal enhanced package for block mold assembly
JP2007243989A (ja) * 2007-06-07 2007-09-20 Oki Electric Ind Co Ltd 弾性表面波フィルタパッケージ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377179A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104377179B (zh) * 2013-08-15 2018-09-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105451523A (zh) * 2015-12-28 2016-03-30 联想(北京)有限公司 散热装置及电子设备
CN107464804A (zh) * 2016-06-02 2017-12-12 爱思开海力士有限公司 包括散热器的半导体封装及其制造方法
CN107464804B (zh) * 2016-06-02 2020-08-18 爱思开海力士有限公司 包括散热器的半导体封装及其制造方法
CN109148357A (zh) * 2017-06-28 2019-01-04 中华精测科技股份有限公司 测试接口板组件及其制造方法
CN110858575A (zh) * 2018-08-23 2020-03-03 欣兴电子股份有限公司 散热基板及其制作方法与芯片封装结构
CN110858575B (zh) * 2018-08-23 2021-07-27 欣兴电子股份有限公司 散热基板及其制作方法与芯片封装结构
CN111276447A (zh) * 2018-12-05 2020-06-12 奥特润株式会社 双侧冷却功率模块及其制造方法
CN111276447B (zh) * 2018-12-05 2023-06-23 现代摩比斯株式会社 双侧冷却功率模块及其制造方法
US11862542B2 (en) 2018-12-05 2024-01-02 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same

Similar Documents

Publication Publication Date Title
CN102324407A (zh) 半导体封装件及其制造方法
CN101540309B (zh) 半导体封装及其制作方法
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US8581388B2 (en) Multilayered wiring substrate
US10820426B2 (en) Carrier substrate
EP2587533B1 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
CN102124826A (zh) 印刷电路板的制造方法及印刷电路板
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
JP3914954B1 (ja) 発光装置およびその製造方法
CN106158667B (zh) 封装基板及其制作方法
CN102573289A (zh) 侧边具有导电接触件的积层印刷电路板模组及其制造方法
JP3963923B2 (ja) リフレクタ付き実装基板の製造方法
CN107872929B (zh) 线路板与其制作方法
JP2004265930A (ja) 多層配線基板及びその製造方法
JP2007013066A (ja) 発光装置
CN101819960B (zh) 基板及应用其的半导体封装件与其制造方法
CN102891120A (zh) 晶片封装体及其形成方法
KR20170023310A (ko) 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
CN209949536U (zh) 一种反射悬空印制电路板
CN104302092A (zh) 电路板结构及其制造方法
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
CN101819951B (zh) 基板及应用其的半导体封装件与其制造方法
JP2009071199A (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2004172422A (ja) 立体構造基板及びその製造方法
KR102163289B1 (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120118