DE102021113715A1 - Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102021113715A1
DE102021113715A1 DE102021113715.2A DE102021113715A DE102021113715A1 DE 102021113715 A1 DE102021113715 A1 DE 102021113715A1 DE 102021113715 A DE102021113715 A DE 102021113715A DE 102021113715 A1 DE102021113715 A1 DE 102021113715A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
carrier
semiconductor device
plastic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102021113715.2A
Other languages
English (en)
Inventor
Michael Zitzlsperger
Thomas Schwarz
Tobias Gebuhr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102021113715.2A priority Critical patent/DE102021113715A1/de
Priority to CN202280038178.8A priority patent/CN117397047A/zh
Priority to DE112022002802.5T priority patent/DE112022002802A5/de
Priority to PCT/EP2022/064244 priority patent/WO2022248570A1/de
Publication of DE102021113715A1 publication Critical patent/DE102021113715A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Halbleiterbauelement (100) angegeben, das einen ebenen Träger (1) mit einer Hauptoberfläche (10), auf der ein Halbleiterchipelement (2) mit zumindest einem Halbleiterchip (21) montiert ist, zumindest eine Drahtverbindung (3) zwischen der Hauptoberfläche der Trägers und einer Oberseite (23) des zumindest einen Halbleiterchips, ein erstes Material (4), das die Drahtverbindung vollständig einhüllt und das ein erstes Kunststoffmaterial (41) aufweist, und ein zweites Material (5), das einen Rahmen bildet und eine Kavität (50) umgibt, aufweist, wobei die Oberseite des zumindest einen Halbleiterchips einen Bereich aufweist, der frei vom ersten und zweiten Material ist und in der Kavität angeordnet ist.
Weiterhin wird ein Verfahren zur Herstellung des Halbleiterbauelements angegeben.

Description

  • Es werden ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements angegeben.
  • Es gibt gehäuste elektronische Bauelemente, sogenannte Packages, mit Halbleiterchips, bei denen der Chip auf dessen Oberseite exponiert und somit nicht völlig vom Gehäuse ummantelt ist. Derartige Bauelemente können auch als „exposed die packages“ bezeichnet werden. Es hat sich gezeigt, dass bei derartigen Bauelementen ein durchgängig hartes Gehäuse mit dem Risiko für Chip-Abheber und gerissene Bonddrähte verbunden ist, da durch das Design, bei dem der Chip nicht komplett vom Gehäuse ummantelt ist, Spannungen im Package, beispielsweise durch die unterschiedlichen thermischen Ausdehnungen von Chip, Gehäuse und Verguss, im Extremfall dazu führen können, dass der Chip vom Gehäuse abhebt, und, da die Umgebung des Chips rigide mit ihm verbunden ist, dabei auch Bonddrähte vom Substrat abreißen.
  • Ein weiches Gehäusematerial kann helfen, dieses Problem zu vermeiden. Jedoch führt dies auch dazu, dass das Package insgesamt mechanisch wenig Widerstand gegen Deformation bietet und damit beim Testen oder bei der Handhabung des Bauelements beschädigt werden kann.
  • Weiterhin sind Gehäuseformen bekannt, bei denen der Chip in einer Kavität auf einer ersten Ebene montiert ist, während Bonddrähte auf einer zweiten, von der ersten Ebene verschiedenen Ebene des Gehäuses angeschlossen sind. Bei einer derartigen gestuften Kavität kann es möglich sein, dass ein gegebenenfalls teilweises Abheben des Chips die Bonddrähte nicht unmittelbar in Mitleidenschaft zieht. Nachteilig an diesem Aufbau sind jedoch die extrem hohen Kosten des Gehäuses, für das üblicherweise eine MehrschichtLeiterplatte mit gestufter Kavität verwendet wird, die ein Mehrfaches im Vergleich zu einer flachen Leiterplatte kostet.
  • Wird ein Gehäuse mit einer Kavität verwendet, bei dem die Montagefläche des Chips und die Anschlusspunkte der Bonddrähte auf derselben Ebene und typischerweise nahe beieinander angeordnet sind, wird die Kavität üblicherweise mit einem weichen Material ausgegossen. Dadurch wird das Package jedoch insgesamt mechanisch empfindlich und biegsam und weist rund um den Chip eine große Fläche auf, die, beispielsweise zur Handhabung, nicht berührt werden sollte. Verwendet man hingegen ein hartes Füllmaterial, dann führen die unterschiedlichen thermischen Ausdehnungen von Chip, Füllmaterial und Substrat zu starken Spannungen im Package. Wird beispielsweise das übliche Spritzpressen („transfer molding“) zur Herstellung verwendet, wird dieser Effekt noch verstärkt. Hierbei wird durch die hohen Kräfte beim Abdichten auf der Oberseite des Chips der Klebstoff zur Chipmontage möglicherweise komprimiert und drückt nach dem Öffnen der Form das Substrat vom Chip weg. Beim Auflöten oder bei thermischen Zykeln kann dies zum Abheben des Chips vom Substrat führen, wodurch auch die benachbarten Bonddrähte abgerissen werden können.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein Halbleiterbauelement anzugeben. Zumindest eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements anzugeben.
  • Diese Aufgaben werden durch einen Gegenstand und ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands und des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Gemäß zumindest einer Ausführungsform weist ein Halbleiterbauelement einen Träger mit einer Hauptoberfläche auf, auf der ein Halbleiterchipelement montiert ist.
  • Gemäß zumindest einer weiteren Ausführungsform wird bei einem Verfahren zur Herstellung eines Halbleiterbauelements ein Träger mit einer Hauptoberfläche bereitgestellt, auf der ein Halbleiterchipelement montiert wird.
  • Die nachfolgend beschriebenen Ausführungsformen und Merkmale beziehen sich gleichermaßen auf das Halbleiterbauelement und das Verfahren zur Herstellung des Halbleiterbauelements.
  • Besonders bevorzugt ist der Träger ein ebener Träger. Zur Montage des Halbleiterchipelements auf dem Träger wird somit besonders bevorzugt ein ebener Träger bereitgestellt. Das kann insbesondere bedeuten, dass der Träger keine Kavität, also keine Vertiefung aufweist, in der das Halbleiterchipelement montiert werden kann. Die Hauptoberfläche des Trägers, auf der das Halbleiterchipelement montiert wird, ist besonders bevorzugt eben oder im Wesentlichen eben ausgebildet. Eben kann hierbei insbesondere bedeuten, dass Höhenvariationen der Hauptoberfläche kleiner als eine Höhe des Halbleiterchipelements oder bevorzugt kleiner als 10% der Höhe des Halbleiterchipelements oder besonders bevorzugt kleiner als 5% der Höhe des Halbleiterchipelements sind. Der Träger kann somit plattenförmig ausgebildet sein, wobei die der Hauptoberfläche gegenüberliegende Unterseite des Trägers zur Montage und zur elektrischen Kontaktierung des Halbleiterbauelements vorgesehen und eingerichtet sein kann.
  • Beispielsweise kann es sich beim Träger um einen Einschicht-Träger oder einen Vielschicht-Träger handeln, also um einen Träger, der eine Schicht aus einem Trägermaterial oder eine Mehrzahl von Schichten aus einem oder mehreren Trägermaterialien aufweist. Das Trägermaterial kann beispielsweise ein Kunststoff oder ein Keramikmaterial sein. Somit kann es sich beim Träger beispielsweise um einen Keramikträger oder einen Kunststoffträger wie etwa eine einschichtige oder mehrschichtige Leiterplatte, beispielsweise ein einschichtiges oder mehrschichtiges PCB („printed circuit board“) handeln. Zur Kontaktierung des Halbleiterbauelements sowie zum elektrischen Anschluss des Halbleiterchipelements können elektrische Anschlussstellen, Leiterbahnen und elektrische Durchkontaktierungen vorhanden sein.
  • Gemäß einer weiteren Ausführungsform weist das Halbleiterchipelement zumindest einen Halbleiterchip auf. Der zumindest eine Halbleiterchip weist eine Oberseite auf, die nach der Montage des Halbleiterchipelements auf der Hauptoberfläche des Trägers vom Träger weggewandt ist. Der zumindest eine Halbleiterchip kann ein elektronischer Halbleiterchip, beispielsweise ein integrierter Schaltkreis (IC: „integrated circuit“) oder ein optoelektronischer Halbleiterchip, etwa ein Leuchtdiodenchip oder Laserdiodenchip, sein. Besonders bevorzugt kann das Halbleiterchipelement als zumindest einen Halbleiterchip einen elektronischen Halbleiterchip mit der Oberseite aufweisen, auf der ein optoelektronischer Halbleiterchip montiert ist. Der elektronische Halbleiterchip kann beispielsweise ein integrierter Schaltkreis, beispielsweise auf Basis eines Siliziumchips, sein, der zur Ansteuerung des optoelektronischen Halbleiterchips vorgesehen und eingerichtet ist. Beispielsweise kann es sich beim optoelektronischen Halbleiterchip um einen pixelierten Leuchtdiodenchip handeln, also einen Leuchtdiodenchip, der eine Mehrzahl von unabhängig voneinander ansteuerbaren Emitterbereichen aufweist, die matrixartig angeordnet sind. Zur Montage des Halbleiterchipelements kann dieses beispielsweise mittels Löten oder Kleben auf der Hauptoberfläche des Trägers befestigt und gegebenenfalls, je nach Ausbildung des zumindest einen Halbleiterchips, auch von der Unterseite des Halbleiterchipelements her elektrisch angeschlossen werden.
  • Gemäß einer weiteren Ausführungsform ist zumindest eine Drahtverbindung zwischen der Hauptoberfläche der Trägers und einer Oberseite des zumindest einen Halbleiterchips vorhanden. Mit anderen Worten besteht zwischen dem Halbleiterchipelement und dem Träger über die zumindest eine Drahtverbindung, die insbesondere ein Bonddraht oder mehrere Bonddrähte aufweisen oder sein kann, eine elektrische Kontaktierung. Auf der Hauptoberfläche des Trägers kann hierzu eine elektrische Anschlussstelle vorhanden sein, auf die der oder die Bonddrähte der Drahtverbindung gebondet ist. Auf der Oberseite des zumindest einen Halbleiterchips kann ebenfalls eine entsprechende elektrische Anschlussstelle vorhanden sein. Das Halbleiterchipelement mit dem zumindest einem Halbleiterchip wird somit auf dem Träger montiert und zumindest mit der mindestens einen Drahtverbindung zwischen der Hauptoberfläche der Trägers und der Oberseite des Halbleiterchips elektrisch kontaktiert.
  • Gemäß einer weiteren Ausführungsform weist das Halbleiterbauelement weiterhin ein erstes Material und ein zweites Material auf. Das erste Material und das zweite Material sind voneinander verschieden und werden, insbesondere nacheinander, auf dem Träger, also auf der Hauptoberfläche des Trägers, aufgebracht. Das erste und zweite Material sind insbesondere dazu vorgesehen und eingerichtet, zusammen mit dem Träger einen Gehäusekörper zu bilden, bei dem das Halbleiterchipelement zumindest teilweise frei bleibt. Besonders bevorzugt werden das erste und zweite Material nach der Montage des Halbleiterchipelements auf dem Träger aufgebracht.
  • Gemäß einer weiteren Ausführungsform hüllt das erste Material die zumindest eine Drahtverbindung vollständig ein. Das bedeutet insbesondere, dass die zumindest eine Drahtverbindung nach dem elektrischen Verbinden der Hauptoberfläche des Trägers mit der Oberseite des zumindest einen Halbleiterchips des Halbleiterchipelements mit dem ersten Material umhüllt wird, so dass die Drahtverbindung, also bevorzugt der eine oder die mehreren Bonddrähte einschließlich der elektrischen Anschlussstellen an der Hauptoberfläche des Trägers und an der Oberseite des zumindest einen Halbleiterchips, mit dem ersten Material bedeckt sind. Sind mehrere Drahtverbindungen vorhanden, sind diese alle vollständig vom ersten Material eingehüllt, wobei das erste Material zusammenhängend oder in voneinander getrennten Bereichen auf dem Träger aufgebracht sein kann.
  • Gemäß einer weiteren Ausführungsform bildet das zweite Material einen Rahmen. Insbesondere kann der Rahmen auf der Hauptoberfläche des Trägers ausgebildet werden. Das zweite Material kann eine Kavität umgeben, so dass durch das zweite Material eine Vertiefung gebildet wird.
  • Gemäß einer weiteren Ausführungsform weist die Oberseite des zumindest einen Halbleiterchips einen Bereich auf, der frei vom ersten und zweiten Material ist und der in der Kavität angeordnet ist. Besonders bevorzugt ist nur der Teil der Oberseite des Halbleiterchips mit dem ersten Material bedeckt, der im Bereich der zumindest einen Drahtverbindung liegt, um die zumindest eine Drahtverbindung vollständig mit dem ersten Material zu umhüllen. Dieser Teil kann besonders bevorzugt in einem Randbereich der Oberseite des zumindest einen Halbleiterchips liegen, so dass nur der Randbereich oder sogar nur ein oder mehrere Teile des Randbereichs mit erstem Material bedeckt sind. Weiterhin ist besonders bevorzugt kein Teil der Oberseite oder nur der Teil, der vom ersten Material bedeckt ist, mit dem zweiten Material bedeckt. Somit ist bevorzugt der gesamte Bereich der Oberseite des zumindest einen Halbleiterchips, der frei vom ersten Material ist, auch frei vom zweiten Material. Weiterhin kann die Oberseite des Halbleiterchips einen Bereich aufweisen, der frei von jeglichem Material ist.
  • Für den Fall, dass das Halbleiterchipelement als zumindest einen Halbleiterchip einen elektronischen Halbleiterchip mit der Oberseite aufweist, auf der ein optoelektronischer Halbleiterchip montiert ist, ist der optoelektronische Halbleiterchip besonders bevorzugt beabstandet vom ersten und zweiten Material in der Kavität angeordnet. Mit anderen Worten ist in diesem Fall der optoelektronische Halbleiterchip besonders bevorzugt auf dem Bereich der Oberseite des elektronischen Halbleiterchips angeordnet, der frei vom ersten und zweiten Material ist.
  • Gemäß einer weiteren Ausführungsform weist das erste Material ein erstes Kunststoffmaterial auf oder besteht daraus. Das erste Material, also insbesondere das erste Kunststoffmaterial, wird besonders bevorzugt mit einem Verfahren aufgebracht, das möglichst keine oder möglichst geringe Kräfte auf die zumindest eine Drahtverbindung ausübt. Besonders bevorzugt wird das erste Material mittels Vakuumspritzguss (VIM: „vacuum injection molding“) aufgebracht. Hierbei wird zumindest das erste Kunststoffmaterial unter Verwendung eines Unterdrucks an die zumindest eine Drahtverbindung angeformt, wobei die zumindest eine Drahtverbindung vollständig umhüllt wird. Bei der Verwendung von Vakuumspritzguss sind die Abdichtkräfte deutlich kleiner als beim gewöhnlich verwendeten Spritzpressen („transfer molding“). Weiterhin sind die auf das Halbleiterchipelement wirkenden Kräfte niedriger als beim Spritzpressen und die Belastung des Trägers und die Kompression eines gegebenenfalls verwendeten Klebstoffs zur Montage des Halbleiterchipelements sind geringer. Alternativ oder zusätzlich kann zum Aufbringen des ersten Materials, also zumindest des ersten Kunststoffmaterials, und damit zum Umhüllen der zumindest einen Drahtverbindung ein Film-unterstütztes Formverfahren (FAM: „foil-assisted molding“), ein Gießverfahren („casting“), ein Sprühverfahren („spraying“), ein Opferschichtverfahren oder eine Kombination der genannten Verfahren verwendet werden.
  • Besonders bevorzugt ist das erste Material zumindest teilweise weich und/oder elastisch. Entsprechend ist zumindest das erste Kunststoffmaterial weich und/oder elastisch. Mit anderen Worten ist das erste Material, also zumindest das erste Kunststoffmaterial, nicht starr sondern plastisch und/oder elastisch auch bei Einwirkung kleinerer Kräfte verformbar, so dass im Fall von Spannungen, die beispielsweise aufgrund von unterschiedlichen Wärmeausdehnungskoeffizienten bei Temperaturänderungen, etwa beim Löten des Halbleiterbauelements, auftreten können, die mechanische Belastung auf die zumindest eine Drahtverbindung minimiert werden kann. Besonders bevorzugt kann ein als weich und/oder elastisch bezeichnetes Material einen Elastizitätsmodul von weniger als 1 GPa oder weniger als 500 MPa oder sogar weniger als 100 MPa aufweisen.
  • Besonders bevorzugt kann das erste Kunststoffmaterial Silikon aufweisen oder daraus sein. Besonders bevorzugt kann das Silikon einen Elastizitätsmodul von größer oder gleich 1 MPa und kleiner oder gleich 50 MPa aufweisen. Beispielsweise kann es sich auch um ein schwarzes Silikon handeln, das als Strahlungsschutz dienen kann. Weiterhin kann das erste Kunststoffmaterial beispielsweise auch ein Epoxid, besonders bevorzugt mit einem Weichmacher, aufweisen oder daraus sein.
  • Weiterhin kann das das erste Material ein zweites Kunststoffmaterial aufweisen, das vom ersten Kunststoffmaterial und vom zweiten Material verschieden ist. Beispielsweise kann das zweite Kunststoffmaterial auf dem ersten Kunststoffmaterial angeordnet werden und zusammen mit dem ersten Kunststoffmaterial die zumindest eine Drahtverbindung vollständig einhüllen. Das zweite Kunststoffmaterial kann bevorzugt weich und/oder elastisch sein. Insbesondere kann das zweite Kunststoffmaterial ein Silikon aufweisen oder daraus sein. Weiterhin kann das zweite Kunststoffmaterial beispielsweise auch ein Epoxid aufweisen oder daraus sein. Beispielsweise kann das Epoxid einen Elastizitätsmodul von größer oder gleich 1 GPa und kleiner oder gleich 10 GPa aufweisen. Unter Materialien, die ein Epoxid aufweisen, fallen insbesondere auch Silikon-Epoxid-Hybridmaterialien. Beispielsweise können für das erste und zweite Kunststoffmaterial zwei unterschiedliche Silikone oder ein Silikon und ein Epoxid oder ein Silikon und ein Silikon-Epoxid-Hybridmaterial verwendet werden. Das zweite Kunststoffmaterial kann insbesondere mit einem vorab für das erste Kunststoffmaterial beschriebenen Verfahren aufgebracht werden.
  • Gemäß einer weiteren Ausführungsform weist das zweite Material eines oder mehrere Materialien ausgewählt aus einem dritten Kunststoffmaterial, einem Halbleitermaterial und einem Metallmaterial auf. Besonders bevorzugt ist das zweite Material starr. Als Halbleitermaterial kann für das zweite Material beispielsweise Silizium verwendet werden. Im Fall eines Metallmaterials kann beispielsweise Stahl verwendet werden. Durch ein starres zweites Material kann ein starrer und damit nicht-elastischer Rahmen auf dem Träger gebildet werden, was vorteilhaft für die Stabilität des Halbleiterbauelements sein kann. Dadurch, dass die zumindest eine Drahtverbindung mit dem ersten Material umhüllt ist, das bevorzugt zumindest teilweise weich und/oder elastisch ist, kann die zumindest eine Drahtverbindung, wie weiter oben beschrieben ist, vor Spannungen geschützt sein, selbst wenn solche beispielsweise zwischen dem Träger und dem zweiten Material auftreten.
  • Das dritte Kunststoffmaterial kann bevorzugt ein Duroplast aufweisen oder sein. Besonders bevorzugt kann das dritte Kunststoffmaterial ein Epoxid, insbesondere ein starres Epoxid, aufweisen oder daraus sein. Besonders bevorzugt können hochgefüllte Epoxidmaterialien sein, durch die die mechanischen Eigenschaften wie beispielsweise die Härte, der thermische Ausdehnungskoeffizient, der Elastizitätsmodul etc. optimiert und an die Fügepartner angepasst werden können. Weiterhin kann das zweite Material beispielsweise auch ein Silikon, beispielsweise ein schwarzes Silikon, aufweisen oder daraus sein. Werden für das erste und zweite Material nur Kunststoffmaterialien verwendet, kann es besonders vorteilhaft sein, wenn das erste und zweite Material mit einem selben Formwerkzeug aufgebracht werden. Beispielsweise kann der Träger mit dem montierten und elektrisch kontaktierten Halbleiterchipelement in ein Formwerkzeug eingelegt werden, in dem zuerst das erste Material an die zumindest eine Drahtverbindung angeformt wird und anschließend das zweite Material auf dem Träger ausgeformt wird. Das dritte Kunststoffmaterial kann beispielsweise mittels Spritzpressen oder einem anderen, in Verbindung mit dem ersten Kunststoffmaterial genannten Verfahren, aufgebracht werden.
  • Gemäß einer besonders bevorzugten Ausführungsform wird die zumindest eine Drahtverbindung, also zumindest ein Bonddraht einschließlich der Anschlussstellen, mittel Vakuumspritzguss in das weiche erste Material, zum Beispiel Silikon, eingebettet, und dieses wird dann wiederum in das härtere zweite Material, zum Beispiel Epoxid, eingebettet.
  • Beispielsweise kann das erste Material vom Träger aus gesehen zumindest teilweise auf und/oder unter dem zweiten Material aufgebracht werden. Weiterhin kann das erste Material zumindest teilweise in der durch das zweite Material gebildeten Kavität angeordnet sein. Beispielsweise kann das erste Material das zweite Material teilweise oder vollständig bedecken. Weiterhin kann es auch möglich sein, dass das erste Material das zweite Material vollständig bis auf ein Sichtfenster bedeckt. Durch das Sichtfenster, das mit einem, bevorzugt transparenten, Füllmaterial wie etwa einem transparenten Silikon gefüllt sein kann, kann ein Teil einer Oberfläche des zweiten Materials, beispielsweise mit einer Markierung, sichtbar sein. Alternativ kann auch das zweite Material das erste Material teilweise oder vollständig bedecken.
  • Das erste und zweite Material können insbesondere so ausgeformt sein, dass das Halbleiterbauelement eine vom Träger abgewandten Oberseite aufweist, die eben ist und eine Öffnung, zumindest teilweise gebildet durch die Kavität, aufweist, durch die ein Teil des Halbleiterchips freiliegt.
  • Weiterhin kann in oder auf der Kavität über dem Halbleiterchipelement ein Abdeckelement aufweisend ein Wellenlängenkonversionsstoff und/oder ein Fensterelement und/oder eine Schutzfolie angeordnet sein. Besonders bevorzugt kann das Abdeckelement vom Halbleiterchipelement beabstandet sein.
  • Beim hier beschriebenen Halbleiterbauelement können die oben beschriebenen Probleme von harten oder weichen Gehäusen deutlich verringert werden. Insbesondere kann es vorteilhaft sein, wenn man lediglich den an die zumindest eine Drahtverbindung unmittelbar angrenzenden Bereich aus dem weichen ersten Material fertigt. Durch das Einbetten der zumindest einen Drahtverbindung in das weiche erste Material kann erreicht werden, dass die Drahtverbindung von mechanischen Belastungen und Spannungen des restlichen Halbleiterbauelements weitgehend entkoppelt werden kann.
  • Weiterhin ist kein Träger mit gestufter Kavität, also gestufter Hauptoberfläche, notwendig, bei dem der zumindest eine Halbleiterchip auf einer ersten Ebene montiert ist und der oder die Anschlusspunkte für die zumindest eine Drahtverbindung auf einer von der ersten Ebene verschiedenen zweiten Ebene angeordnet sind.
  • Durch die Verwendung des ersten und zweiten Materials, besonders bevorzugt unter Verwendung der beschriebenen Aufbringverfahren für das erste Material, kann sich eine erhöhte mechanische Stabilität und Zykelfestigkeit bei einem flachen Package-Design ergeben.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
    • 1A und 1B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
    • 2A bis 3B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß weiteren Ausführungsbeispielen,
    • 4A und 4B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel,
    • 5A bis 5D zeigen schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
    • 6A und 6B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel,
    • 7A bis 7D zeigen schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
    • 8A und 8B zeigen schematische Darstellungen eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel,
    • 9A bis 9D zeigen schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
    • 10A bis 10D zeigen schematische Darstellungen eines Halbleiterbauelements gemäß weiteren Ausführungsbeispielen.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • In den 1A und 1B ist in einer Schnittansicht ( 1A) und in einer Aufsicht auf die Oberseite (1B) ein Halbleiterbauelement 100 gemäß einem Ausführungsbeispiel gezeigt.
  • Das Halbleiterbauelement 100 weist einen Träger 1 mit einer Hauptoberfläche 10 auf, auf der ein Halbleiterchipelement 2 montiert ist, das zumindest einen Halbleiterchip 21 aufweist, beispielsweise einen elektronischen Halbleiterchip wie einen integrierten Schaltkreis oder einen optoelektronischen Halbleiterchip wie einen Leuchtdiodenchip oder Laserdiodenchip. Im gezeigten Ausführungsbeispiel weist das Halbleiterchipelement 2 rein beispielhaft als zumindest einen Halbleiterchip 21 einen elektronischen Halbleiterchip auf, auf dem ein weiterer Halbleiterchip 22, gebildet durch einen optoelektronischen Halbleiterchip, montiert und elektrisch angeschlossen ist. Der elektronische Halbleiterchip 21 ist beispielsweise ein integrierter Schaltkreis, beispielsweise auf Basis eines Siliziumchips, der zur Ansteuerung des optoelektronischen Halbleiterchips vorgesehen und eingerichtet ist. Der zumindest eine Halbleiterchip 21 weist eine Oberseite 23 auf, die vom Träger 1 weggewandt ist und auf der im gezeigten Ausführungsbeispiel der optoelektronische Halbleiterchip 22 montiert ist, beispielsweise durch Auflöten. Beispielsweise kann es sich beim optoelektronischen Halbleiterchip 22 um einen pixelierten Leuchtdiodenchip handeln, also einen Leuchtdiodenchip, der eine Mehrzahl von unabhängig voneinander ansteuerbaren Emitterbereichen aufweist, die matrixartig angeordnet sind. Beispielsweise kann der optoelektronische Halbleiterchip 22 eine Matrix aus 10x10 Emitterbereiche aufweisen. Ein derartiger Halbleiterchip kann beispielsweise für eine adaptive Beleuchtung, etwa im Automotive-Bereich, vorteilhaft sein.
  • Der Träger 1 ist wie gezeigt bevorzugt ein ebener Träger, der keine Kavität, also keine Vertiefung, aufweist, in der das Halbleiterchipelement 2 montiert werden kann. Die Hauptoberfläche 10 des Trägers 1, auf der das Halbleiterchipelement 2 montiert wird, ist besonders bevorzugt eben oder im Wesentlichen eben ausgebildet. Der Träger 1 kann somit plattenförmig ausgebildet sein, wobei die der Hauptoberfläche 10 gegenüberliegende Unterseite des Trägers 1 zur Montage und zur elektrischen Kontaktierung des Halbleiterbauelements 100 vorgesehen und eingerichtet ist.
  • Beispielsweise kann es sich beim Träger 1 um einen Einschicht-Träger oder einen Vielschicht-Träger handeln, also um einen Träger, der eine Schicht aus einem Trägermaterial oder eine Mehrzahl von Schichten aus einem oder mehreren Trägermaterialien aufweist. Das Trägermaterial kann beispielsweise ein Kunststoff oder ein Keramikmaterial sein. Somit kann es sich beim Träger beispielsweise um einen Keramikträger oder einen Kunststoffträger wie etwa eine einschichtige oder mehrschichtige Leiterplatte, beispielsweise ein einschichtiges oder mehrschichtiges PCB („printed circuit board“) handeln. Im vorliegenden wie in den weiteren Ausführungsbeispielen ist rein beispielhaft ein einschichtiges PCB als Träger 1 gezeigt. Zur Kontaktierung des Halbleiterbauelements 100 sowie zum elektrischen Anschluss des Halbleiterchipelements 2 sind elektrische Anschlussstellen 11, Leiterbahnen 12 und elektrische Durchkontaktierungen 13 vorhanden.
  • Zur Montage des Halbleiterchipelements 2 auf dem Träger 1 kann dieses beispielsweise mittels Löten oder Kleben auf der Hauptoberfläche 10 des Trägers 1 befestigt und gegebenenfalls auch von der Unterseite des Halbleiterchipelements 2 her elektrisch angeschlossen werden. Im gezeigten Ausführungsbeispiel ist das Halbleiterchipelement 2 mit dem zumindest einen Halbleiterchip 2 auf einem Montagepad 14 befestigt, das über eine Vielzahl von Durchkontaktierungen 13 mit einer Anschlussstelle 11 zur Ableitung von Wärme aus dem Halbleiterchipelement 2 verbunden ist.
  • Zwischen der Hauptoberfläche 10 der Trägers 1 und der Oberseite 23 des zumindest einen Halbleiterchips 21 ist zumindest eine Drahtverbindung 3 vorhanden. Im gezeigten Ausführungsbeispiel sind wie gezeigt mehrere Drahtverbindungen 3 vorhanden. Mit anderen Worten besteht zwischen dem Halbleiterchipelement 2 und dem Träger 1 über die zumindest eine Drahtverbindung 3, die insbesondere ein Bonddraht oder mehrere Bonddrähte aufweisen oder sein kann, eine elektrische Kontaktierung. Auf der Oberseite 23 weist der zumindest eine Halbleiterchip 21 des Halbleiterchipelements 2 dazu elektrische Anschlussstellen 24 auf. Weiterhin sind auf der Hauptoberfläche 10 des Trägers 1 elektrische Anschlussstellen 11 vorhanden. Auf die Anschlussstellen 11, 24 sind der oder die jeweiligen Bonddrähte der Drahtverbindungen 3 gebondet. Das Halbleiterchipelement 2 mit dem zumindest einen Halbleiterchip 21 wird somit auf dem Träger 1 montiert und zumindest mit einer oder, wie gezeigt, mehreren Drahtverbindungen 3 zwischen der Hauptoberfläche 10 der Trägers 1 und der Oberseite 23 des zumindest einen Halbleiterchips 2 elektrisch kontaktiert.
  • Das Halbleiterbauelement 100 weist weiterhin ein erstes Material 4 und ein zweites Material 5 auf, die auf der Hauptoberfläche 10 des Trägers 1 aufgebracht werden. Das erste Material 4 und das zweite Material 5 sind voneinander verschieden und werden, insbesondere nacheinander, auf dem Träger 1, also auf der Hauptoberfläche 10 des Trägers 1, aufgebracht. Das erste und zweite Material 4, 5 sind insbesondere dazu vorgesehen und eingerichtet, zusammen mit dem Träger 1 einen Gehäusekörper zu bilden, bei dem das Halbleiterchipelement 2 zumindest teilweise frei bleibt. Besonders bevorzugt werden das erste und zweite Material 4, 5 nach der Montage des Halbleiterchipelements 2 auf dem Träger 1 aufgebracht. Weiterhin kann es im gezeigten Ausführungsbeispiel auch möglich sein, dass das zweite Material 5 vor dem Halbleiterchipelement 2 auf dem Träger 1 aufgebracht wird.
  • Das erste Material 4 hüllt die Drahtverbindungen 3 vollständig ein. Das bedeutet insbesondere, dass die Drahtverbindungen 3 nach dem elektrischen Verbinden der Hauptoberfläche 10 des Trägers 1 mit der Oberseite 23 des zumindest einen Halbleiterchips 21 des Halbleiterchipelements 2 mit dem ersten Material 4 umhüllt werden, so dass die Drahtverbindungen 3, also die Bonddrähte einschließlich der elektrischen Anschlussstellen 11, 24 an der Hauptoberfläche 10 des Trägers 1 und an der Oberseite 24 des zumindest einen Halbleiterchips 21, mit dem ersten Material 4 bedeckt sind.
  • Das zweite Material 5 bildet einen Rahmen auf der Hauptoberfläche 10 des Trägers 1. Das zweite Material 5 umgibt eine Kavität 50, so dass durch das zweite Material 5 eine Vertiefung gebildet wird. Das Halbleiterchipelement 2 ist in der Kavität 50 angeordnet und im gezeigten Ausführungsbeispiel vom zweiten Material 5 beabstandet. Im Zwischenraum zwischen dem Halbleiterchipelement 2 und dem zweiten Material 5 sind die Drahtverbindungen 3 umhüllt vom ersten Material 4 angeordnet.
  • Die Oberseite 23 des zumindest einen Halbleiterchips 21 des Halbleiterchipelements 2 weist einen Bereich auf, der frei vom ersten und zweiten Material 4, 5 ist und der in der Kavität 50 angeordnet ist. Insbesondere ist nur der Teil der Oberseite 23 des Halbleiterchips 21 mit dem ersten Material 4 bedeckt, der im Bereich der Drahtverbindungen 3 liegt, um die Drahtverbindungen 3 vollständig mit dem ersten Material 4 zu umhüllen. Wie in den 1A und 1B zu erkennen ist, liegt dieser Teil in einem Randbereich der Oberseite 23 des zumindest einen Halbleiterchips 21, so dass nur der Randbereich der Oberseite 23, in dem die Anschlussstellen 24 angeordnet sind, mit dem ersten Material 4 bedeckt ist. Dadurch weist das Halbleiterbauelement 100 an seiner Oberseite eine Öffnung 6 auf. Der weitere Halbleiterchip 22, also der optoelektronische Halbleiterchip, ist vollkommen frei vom ersten und zweiten Material 4, 5 und damit von der Oberseite des Halbleiterbauelements 100 her in der Öffnung 6 exponiert und zugänglich.
  • Das erste Material 4 weist ein erstes Kunststoffmaterial 41 auf. Insbesondere kann das erste Material 4 aus dem ersten Kunststoffmaterial 41 bestehen. Das erste Kunststoffmaterial 41 weist Silikon auf oder ist besonders bevorzugt ein Silikon. Hierbei kann es sich auch um ein schwarzes Silikon handeln, das als Strahlungsschutz dienen kann. Insbesondere ist das erste Kunststoffmaterial 41 und damit das erste Material 4 weich und/oder elastisch und damit plastisch und/oder elastisch verformbar, so dass die vom ersten Material 4 umhüllten Drahtverbindungen 3 vor mechanischen Belastungen und Spannungen im Halbleiterbauelement 100 geschützt werden können.
  • Das erste Material 4, also das erste Kunststoffmaterial 41, wird besonders bevorzugt mit einem Verfahren aufgebracht, das möglichst keine oder zumindest möglichst geringe Kräfte auf die Drahtverbindungen 3 ausübt. Besonders bevorzugt wird das erste Material 4 mittels Vakuumspritzguss aufgebracht. Hierbei wird das erste Kunststoffmaterial 41 unter Verwendung eines Unterdrucks an die Drahtverbindungen angeformt, wobei die Drahtverbindungen 3 vollständig umhüllt werden. Durch den Vakuumspritzguss kann beispielsweise eine gute Abdichtung auf dem Halbleiterchip 21 unter Verwendung einer geringen Abdichtkraft erreicht werden. Weiterhin besteht beim Umhüllen der Drahtkontaktierungen 3 nur eine geringe Gefahr einer Deformation der Drahtkontaktierungen 3 und eine geringe Gefahr von Chip-Abhebern. Alternativ oder zusätzlich kann zum Aufbringen des ersten Materials 4, also zumindest des ersten Kunststoffmaterials 41, und damit zum Umhüllen der Drahtverbindungen 3 auch ein Film-unterstütztes Formverfahren, ein Gießverfahren, ein Sprühverfahren, ein Opferschichtverfahren oder eine Kombination der genannten Verfahren verwendet werden. Weiterhin kann das erste Material 4, wie weiter unten beschrieben ist, beispielsweise auch noch zumindest ein weiteres Kunststoffmaterial aufweisen, das hier und im Folgenden als zweites Kunststoffmaterial bezeichnet wird und das zusammen mit dem ersten Kunststoffmaterial 41 das erste Material bildet.
  • Wie in den 1A und 1B zu erkennen ist, bedeckt das erste Material 4 das zweite Material 5 vollständig und kann damit auch als Schutz, beispielsweise als Strahlungsschutz im Fall eines schwarzen Silikons, für das zweite Material 5 dienen. Das zweite Material 5 weist ein starres Material auf und dient als harter Versteifungsrahmen. Beispielsweise kann das zweite Material 5 ein drittes Kunststoffmaterial 53 aufweisen oder sein, das bevorzugt ein Epoxid, insbesondere ein hochgefülltes Epoxid, aufweisen oder sein kann. Weiterhin kann auch ein Silikon-Epoxid-Hybridmaterial verwendet werden. Alternativ dazu sind beispielsweise auch ein Flüssigkristallmaterial (LCP: „liquid-crystal polymer“) oder ein Halbleitermaterial wie etwa Silizium oder ein Metallmaterial wie etwa Stahl oder eine Kombination hieraus möglich. Im Fall eines Kunststoffmaterials kann das zweite Material 5 vorzugsweise an den Rahmen angeformt sein, beispielsweise mittels eines Spritzpressverfahrens. Im Fall eines Halbleitermaterials oder eines Metallmaterials kann das zweite Material 5 beispielsweise einen vorgefertigten Rahmen bilden, der auf die Hauptoberfläche 10 des Trägers aufgeklebt wird.
  • Beim Halbleiterbauelement 100 gemäß den 1A und 1B sitzt das Halbleiterchipelement 2, also insbesondere die Halbleiterchips 21, 22, in der durch das starre zweite Material 5 gebildeten Kavität 50, während die Drahtverbindungen 3 und der Randbereich der Oberseite 23 des Halbleiterchips 21 durch das erste Material 4 umformt und damit geschützt sind. Die Oberseite des Halbleiterbauelements 100, die durch das erste Material 4 gebildet wird, ist eben und ohne beispielsweise einen undefinierten Unterverguss. Dadurch bietet das Halbleiterbauelement 100 definierte Oberflächen und insbesondere eine glatte und große Oberfläche für eine Handhabung beispielsweise mittels Vakuumaufnehmern. Durch das zweite Material 5 und die dadurch bewirkte Versteifung weist das Halbleiterbauelement 5 dennoch eine gute Formtreue auf.
  • In den nachfolgenden Figuren sind Weiterbildungen und Modifikationen des Halbleiterbauelements 100 gemäß weiteren Ausführungsbeispielen gezeigt. Die nachfolgende Beschreibung bezieht sich im Wesentlichen auf die Unterschiede zu den jeweils vorangehenden Ausführungsbeispielen. Nicht beschriebene Merkmale können dabei wie jeweils vorab beschrieben ausgebildet sein.
  • In den 2A und 2B ist ein Halbleiterbauelement 100 gemäß einem weiteren Ausführungsbeispiel in einer Schnittdarstellung und einer Aufsicht auf die Oberseite gezeigt, das zusätzlich im ersten Material 4 ein Sichtfenster 7 aufweist. Mit anderen Worten bedeckt das erste Material 4 in diesem Ausführungsbeispiel das zweite Material 5 vollständig bis auf das Sichtfenster 7. Durch das Sichtfenster 7 kann ein Teil einer Oberfläche des zweiten Materials 5 sichtbar sein. Wie in 2B angedeutet ist, kann auf dem zweiten Material 5, also auf dem Versteifungsrahmen des Halbleiterbauelements 100, eine Beschriftung, beispielsweise eine Laserbeschriftung, oder einen andere Kennzeichnung aufgebracht sein.
  • In 2C ist in einer Schnittdarstellung ein weiteres Ausführungsbeispiel gezeigt, bei dem das Sichtfenster 7 mit einem Füllmaterial 8 gefüllt ist. Das Füllmaterial 8 kann beispielsweise weiß oder weißlich oder besonders bevorzugt transparent sein und beispielsweise ein Silikon aufwiesen oder sein.
  • Weiterhin kann, wie in 2C angedeutet ist, in oder auf der Kavität 50, und damit in oder auf der Öffnung 6 über dem Halbleiterchipelement 2 ein Abdeckelement 9 angeordnet sein. Beispielsweise kann das Abdeckelement 9 einen Wellenlängenkonversionsstoff und/oder ein Fensterelement und/oder eine Schutzfolie aufweisen oder sein. Besonders bevorzugt kann das Abdeckelement 9 wie in 2C angedeutet vom Halbleiterchipelement 2 beabstandet sein.
  • Auch wenn die Halbleiterbauelemente gemäß den nachfolgenden Ausführungsbeispielen ohne Sichtfenster und ohne Abdeckelement gezeigt sind, können ein Sichtfenster und/oder ein oder mehrere Abdeckelemente wie vorab beschrieben vorhanden sein.
  • In den 3A und 3B ist in einer Schnittdarstellung und einer Aufsicht auf die Oberseite ein weiteres Ausführungsbeispiel für das Halbleiterbauelement 100 gezeigt, bei dem das erste Material 4 nur in der Kavität 50 des zweiten Materials 5 angeordnet ist. Die vom Träger 1 abgewandte Oberseite des zweiten Materials 5 ist somit frei vom ersten Material 4 und bildet somit einen Teil der Oberseite des Halbleiterbauelements 100. Der durch das zweite Material 5 gebildete Versteifungsrahmen bleibt somit in diesem Ausführungsbeispiel weitgehend nach oben frei. Ein Kanal (nicht gezeigt) für die Formmasse kann hierbei oben auf oder auch unter dem zweiten Material 5 liegen. Rein beispielhaft ist auf der Oberseite des zweiten Materials 5 eine Markierung gezeigt.
  • In den nachfolgenden Figuren sind der Übersichtlichkeit halber nicht mehr alle Elemente des Halbleiterbauelements 100 mit Bezugszeichen versehen.
  • In den 4A und 4B ist in einer Schnittdarstellung und einer Aufsicht auf die Oberseite ein weiteres Ausführungsbeispiel für das Halbleiterbauelement 100 gezeigt, bei dem das erste Material 4 nur im Bereich der in diesem Ausführungsbeispiel einzigen Drahtverbindung 3 angeordnet ist. Das zweite Material 5, das besonders bevorzugt in diesem Ausführungsbeispiel ein drittes Kunststoffmaterial 53 gebildet durch ein schwarzes Epoxid aufweisen kann, kann bis auf den Bereich der Drahtverbindung 3 bis an das Halbleiterchipelement 2 angrenzen und beispielsweise durch ein Formverfahren an die Hauptoberfläche 10 des Trägers angeformt sein. Dadurch kann der gesamte Gehäuseteil auf dem Träger 1 durch Formverfahren herstellbar sein.
  • In den 5A bis 5D sind Verfahrensschritte eines Verfahrens zur Herstellung des Halbleiterbauelements 100 der 4A und 4B gezeigt. In einem ersten Verfahrensschritt wird das Halbleiterchipelement 2 auf dem Träger 1 montiert und über die Drahtverbindung 3 elektrisch kontaktiert. Wie in den 5A und 5B gezeigt ist, wird mittels eines Formwerkzeugs 90 mit einem Formwerkzeugteil 91 das erste Material 4 gebildet durch das erste Kunststoffmaterial 41 zur Umhüllung der Drahtverbindung 3 aufgebracht. Durch Schließen des Formwerkzeugteils 91, wie in 5B gezeigt ist, kann eine Art Kuppel aus dem weichen und/oder elastischen ersten Material 4 über der Drahtverbindung 3 geformt werden, die die Drahtverbindung 3 vollständig umhüllt, aber nur im Bereich der Drahtverbindung 3 angeordnet ist. Mittels eines optionalen weiteren Formwerkzeugteils 92, das separat beweglich sein kann, kann die Oberseite des Halbleiterchipelements 2, insbesondere der optoelektronische Halbleiterchip, geschützt werden.
  • Mit demselben Formwerkzeug 90 kann, wie in 5C gezeigt ist, in einem weiteren Verfahrensschritt das zweite Material 5 auf dem Träger 1 um das Halbleiterchipelement 2 mit dem ersten Material 4 herum ausgebildet werden. Optional kann auch ein Teil der Oberseite des elektronischen Halbleiterchips des Halbleiterchipelements 2 mit dem zweiten Material 5 überformt werden. Bei dem gezeigten Verfahren ist es besonders vorteilhaft, dass nur die unmittelbare Umgebung der Drahtverbindung 3 durch ein weiches Material gebildet wird. Diese Umgebung kann sehr klein gestaltet werden, ein Hinterschnitt des harten Körpers gebildet durch das zweite Material 5 ist möglich.
  • Durch Aushärten des zweiten Materials 5 und Entfernen des Formwerkzeugs 90 kann das Halbleiterbauelement 100 fertiggestellt werden, wie in 5D gezeigt ist.
  • Auch wenn in den 5A bis 5D sowie in weiteren Figuren Verfahren zur Herstellung eines einzelnen Halbleiterbauelements 100 gezeigt sind, kann auch eine Herstellung einer Mehrzahl von Halbleiterbauelementen im Verbund möglich sein, der nach dem Aushärten in getrennte Halbleiterbauelemente vereinzelt werden kann.
  • Das beschriebene Verfahren ist unabhängig von der Anzahl der Drahtverbindungen 3. In den 6A und 6B sowie in den 7A bis 7D sind beispielsweise ein Halbleiterbauelement 100 und ein Verfahren zur Herstellung dieses gezeigt, bei dem zwei sich gegenüberliegende Drahtverbindungen 3 vorhanden sind, die durch jeweils getrennte Teile gebildet aus dem ersten Material 4 umhüllt werden.
  • In den 8A und 8B ist ein Ausführungsbeispiel gezeigt, bei dem um das Halbleiterchipelement 2 umlaufend, also an allen vier Seiten, Drahtverbindungen 3 vorhanden sind. Das erste Material 4 kann hierbei mittels des vorab beschriebenen Verfahrens beispielsweise wie gezeigt rahmenförmig ausgebildet werden oder auch in separaten Teilen auf den Drahtverbindungen 3 aufgebracht werden. Durch eine einfache Anpassung des Formwerkzeugs 90 kann somit eine beliebige Anzahl von Drahtkontaktierungen 3 mit dem beschrieben Verfahren umhüllt werden.
  • In den 9A bis 9D sind Verfahrensschritte für ein Verfahren zur Herstellung eines Halbleiterbauelements 100 gemäß einem weiteren Ausführungsbeispiel gezeigt, bei dem das Formwerkzeug zur Ausbildung des zweiten Materials 5 so geformt ist, dass das zweite Material 5 dicker ausgebildet wird und somit einen stabileren Rahmen bilden kann. Das zweite Material 5 bildet somit einen Formkörper mit einer tieferen Kavität, in der das Halbleiterchipelement angeordnet ist. In die Kavität kann beispielsweise ein Abdeckelement beabstandet zum Halbleiterchipelement 3 oder auch direkt auf diesem angeordnet werden. Beispielsweise kann in die Kavität ein Wellenlängenkonversionsstoff gegossen werden, ein Glasfenster eingebracht werden, oder, durch die Tiefe der Kavität, eine Schutzfolie darüber auf Abstand gehalten werden.
  • Alterativ oder zusätzlich zu den gezeigten Ausführungsbeispielen und Verfahrensschritten lassen sich auch beispielsweise mehrere Vakuumspritzguss-Schritte oder Kombinationen von Vakuumspritzguss mit anderen Formverfahren wie beispielsweise Spritzpressen hintereinander ausführen und kombinieren.
  • In 10A ist ein Ausführungsbeispiel für das Halbleiterbauelement 100 gezeigt, bei dem eine strahlungsunempfindliche Schutzschicht gebildet aus dem zweiten Material 5 über dem ersten Material 4 aufgebracht wird. Für beide Materialien 4, 5 kann Vakuumspritzguss zur Herstellung verwendet werden. Beispielsweise kann das erste Material 4 einen mechanisch stabilen Formkörper, beispielsweise aus einem ersten Kunststoffmaterial 41, das ein, vorzugsweises weiches, Epoxid aufweist, bilden, während das zweite Material 5 ein drittes Kunststoffmaterial 53 gebildet aus einem schwarzen Silikon aufweist. Da beide Materialien in einem Spritzguss-Prozess erzeugt werden, sind die Oberflächen und Schichtdicken gut definiert. Das gezeigte Ausführungsbeispiel weist mit Vorteil eine hohe Steifigkeit über eine große Bauelementfläche, insbesondere über den Drahtverbindungen 3 auf. Weiterhin bietet sich der Vorteil eines Schutzes für das Epoxid, um durch UV-Licht oder blaues Licht induziertes Altern zu vermeiden.
  • In 10B ist ein Ausführungsbeispiel gezeigt, bei dem das erste Material ein durch ein Silikon gebildetes erstes Kunststoffmaterial 41 aufweist, während das zweite Material 5 ein drittes Kunststoffmaterial 53 gebildet durch ein, vorzugsweise starres, Epoxid aufweist. Dadurch wird ein mechanisch stabiler Körper in Form des zweiten Materials 5 über einem flexiblen Formkörper gebildet durch das erste Material 4 aufgebracht.
  • Sowohl das erste als auch das zweite Material können mehr als ein Kunststoffmaterial aufweisen, wie in den nachfolgenden Ausführungsbeispielen gezeigt ist. Dadurch lassen sich beispielsweise Abfolgen von weichen, harten und wieder weichen Schichten erzeugen.
  • In 10C ist ein weiteres Ausführungsbeispiel gezeigt, bei dem das erste Material 4 zusätzlich zum ersten Kunststoffmaterial 41 ein zweites Kunststoffmaterial 42 aufweist, das über dem ersten Kunststoffmaterial 41 aufgebracht ist. Die Kunststoffmaterialien 41, 42 können gleich oder bevorzugt verschieden voneinander sein und mittels einem gleichen oder verschiedenen Verfahren aufgebracht werden. Beispielsweise kann das erste Kunststoffmaterial 41 ein mittels Vakuumspritzguss oder mittels maskenunterstützem Aufsprühen aufgebrachtes Silikon sein, während das zweite Kunststoffmaterial 42 ein mittels Vakuumspritzguss aufgebrachtes Epoxid oder auch ein Silikon sein kann. Darüber wird, wie im Ausführungsbeispiel der 10A, ein zweites Material 5 aufweisend ein drittes Kunststoffmaterial 53 gebildet aus einem schwarzen Silikon vorzugsweise mittels Vakuumspritzguss aufgebracht. Das gezeigte Halbleiterbauelement 100 weist insbesondere eine hohe Steifigkeit über eine große Bauelementfläche und eine hohe Steifigkeit im Bereich über den Drahtverbindungen 3 auf. Weiterhin können eine Spannungsreduzierung insbesondere durch die weiches Silikonschicht zwischen dem Träger 1 und der Epoxidschicht, ein Schutz der Drahtverbindungen 3 durch die Epoxidschicht, ein Schutz vor Lichtalterung des Epoxids durch das schwarze Silikon und eine große Lichtabstrahlfläche erreicht werden.
  • In 10D ist ein weiteres Ausführungsbeispiel gezeigt, bei dem das erste Material 4 wie im Ausführungsbeispiel der 10A durch ein erstes Kunststoffmaterial 41 gebildet wird, das ein ein mittels Vakuumspritzguss aufgebrachtes Silikon aufweist oder ist und das beispielsweise optisch klar sein kann. Das zweite Material 5 weist ein drittes Kunststoffmaterial 53 aus einem optisch klaren oder schwarzen starren Epoxid und darüber ein viertes Kunststoffmaterial 54 aus einem schwarzen Silikon auf. Das gezeigte Halbleiterbauelement 100 weist wie das vorherige Ausführungsbeispiel insbesondere eine hohe Steifigkeit über eine große Bauelementfläche und eine hohe Steifigkeit im Bereich über den Drahtverbindungen 3 auf. Weiterhin können eine Spannungsreduzierung insbesondere durch die weiche Silikonschicht zwischen dem Träger 1 und der Epoxidschicht und ein Schutz vor Lichtalterung des Epoxids durch das schwarze Silikon erreicht werden.
  • Die in den in Verbindung mit den Figuren beschriebenen Merkmale und Ausführungsbeispiele können gemäß weiteren Ausführungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen explizit beschrieben sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Träger
    2
    Halbleiterchipelement
    3
    Drahtverbindung
    4
    erstes Material
    5
    zweites Material
    6
    Öffnung
    7
    Sichtfenster
    8
    Füllmaterial
    9
    Abdeckelement
    10
    Hauptoberfläche
    11
    Anschlussstelle
    12
    Leiterbahn
    13
    Durchkontaktierungen
    14
    Montagepad
    21
    Halbleiterchip
    22
    Halbleiterchip
    23
    Oberseite
    24
    Anschlussstelle
    41
    erstes Kunststoffmaterial
    42
    zweites Kunststoffmaterial
    50
    Kavität
    53
    drittes Kunststoffmaterial
    54
    viertes Kunststoffmaterial
    90
    Formwerkzeug
    91
    Formwerkzeugteil
    92
    Formwerkzeugteil
    100
    Halbleiterbauelement

Claims (20)

  1. Halbleiterbauelement (100), aufweisend - einen ebenen Träger (1) mit einer Hauptoberfläche (10), auf der ein Halbleiterchipelement (2) mit zumindest einem Halbleiterchip (21) montiert ist, - zumindest eine Drahtverbindung (3) zwischen der Hauptoberfläche der Trägers und einer Oberseite (23) des zumindest einen Halbleiterchips, - ein erstes Material (4), das die Drahtverbindung vollständig einhüllt und das ein erstes Kunststoffmaterial (41) aufweist, - ein zweites Material (5), das einen Rahmen bildet und eine Kavität (50) umgibt, wobei die Oberseite des zumindest einen Halbleiterchips einen Bereich aufweist, der frei vom ersten und zweiten Material ist und in der Kavität angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterchipelement als zumindest einen Halbleiterchip einen elektronischen Halbleiterchip mit der Oberseite aufweist, auf der ein optoelektronischer Halbleiterchip (22) montiert ist, wobei der optoelektronische Halbleiterchip beabstandet vom ersten und zweiten Material in der Kavität angeordnet ist.
  3. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Kunststoffmaterial weich und/oder elastisch ist.
  4. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Kunststoffmaterial Silikon aufweist.
  5. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Material ein zweites Kunststoffmaterial (42) aufweist, das vom ersten Kunststoffmaterial und vom zweiten Material verschieden ist, das auf dem ersten Kunststoffmaterial angeordnet ist und das zusammen mit dem ersten Kunststoffmaterial die zumindest eine Drahtverbindung vollständig einhüllt.
  6. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das zweite Material starr ist.
  7. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das zweite Material eines oder mehrere Materialien ausgewählt aus einem dritten Kunststoffmaterial, einem Halbleitermaterial und einem Metallmaterial aufweist.
  8. Halbleiterbauelement nach Anspruch 7, wobei das dritte Kunststoffmaterial ein Epoxid oder ein schwarzes Silikon aufweist.
  9. Halbleiterbauelement nach Anspruch 7, wobei das Halbleitermaterial Silizium aufweist.
  10. Halbleiterbauelement nach Anspruch 7, wobei das Metallmaterial Stahl aufweist.
  11. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei die Oberseite des Halbleiterchips einen Bereich aufweist, der frei von jeglichem Material ist.
  12. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Material vom Träger aus gesehen zumindest teilweise auf dem zweiten Material aufgebracht ist.
  13. Halbleiterbauelement nach Anspruch 12, wobei das erste Material das zweite Material vollständig bedeckt.
  14. Halbleiterbauelement nach Anspruch 12, wobei das erste Material das zweite Material vollständig bis auf ein Sichtfenster (7) bedeckt.
  15. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das erste Material in der Kavität angeordnet ist.
  16. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das zweite Material das erste Material bedeckt.
  17. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei das Halbleiterbauelement eine vom Träger abgewandten Oberseite aufweist, die eben ist und eine Öffnung (6) aufweist, durch die ein Teil des Halbleiterchips freiliegt.
  18. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei in oder auf der Kavität über dem zumindest einen Halbleiterchip ein Abdeckelement (9) aufweisend ein Wellenlängenkonversionsstoff und/oder ein Fensterelement und/oder eine Schutzfolie angeordnet ist.
  19. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorherigen Ansprüche, bei dem - ein Halbleiterchipelement (2) mit zumindest einem Halbleiterchip (21) auf einem Träger (1) montiert und mit mindestens einer Drahtverbindung (3) zwischen einer Hauptoberfläche (10) der Trägers und einer Oberseite (23) des zumindest einen Halbleiterchips elektrisch kontaktiert wird, - die zumindest eine Drahtverbindung vollständig mit einem ersten Material (4), das ein erstes Kunststoffmaterial (41) aufweist, mittels Vakuumspritzguss, mittels eines Film-unterstützten Formverfahrens, mittels eines Gießverfahrens, mittels eines Sprühverfahrens und/oder mittels eines Opferschichtverfahrens eingehüllt wird, - ein zweites Material (5) auf dem Träger aufgebracht wird, das einen Rahmen bildet und eine Kavität (50) umgibt, wobei die Oberseite des Halbleiterchips einen Bereich aufweist, der frei vom ersten und zweiten Kunststoffmaterial bleibt und in der Kavität angeordnet ist.
  20. Verfahren nach Anspruch 19, bei dem das erste und zweite Material mit einem selben Formwerkzeug (90) aufgebracht werden.
DE102021113715.2A 2021-05-27 2021-05-27 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Withdrawn DE102021113715A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102021113715.2A DE102021113715A1 (de) 2021-05-27 2021-05-27 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN202280038178.8A CN117397047A (zh) 2021-05-27 2022-05-25 半导体元件和用于制造半导体元件的方法
DE112022002802.5T DE112022002802A5 (de) 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
PCT/EP2022/064244 WO2022248570A1 (de) 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021113715.2A DE102021113715A1 (de) 2021-05-27 2021-05-27 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102021113715A1 true DE102021113715A1 (de) 2022-12-01

Family

ID=82218429

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102021113715.2A Withdrawn DE102021113715A1 (de) 2021-05-27 2021-05-27 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112022002802.5T Pending DE112022002802A5 (de) 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112022002802.5T Pending DE112022002802A5 (de) 2021-05-27 2022-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Country Status (3)

Country Link
CN (1) CN117397047A (de)
DE (2) DE102021113715A1 (de)
WO (1) WO2022248570A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269986A (ja) 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 発光装置
US20190206752A1 (en) 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
CN101233619B (zh) * 2005-07-28 2012-02-15 Nxp股份有限公司 微电子部件的封装及其制造方法
DE102014112540A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
US9543735B2 (en) * 2014-09-26 2017-01-10 Texas Instruments Incorporated Optoelectronic packages having through-channels for routing and vacuum
DE102015108736A1 (de) * 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269986A (ja) 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 発光装置
US20190206752A1 (en) 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same

Also Published As

Publication number Publication date
DE112022002802A5 (de) 2024-03-21
WO2022248570A1 (de) 2022-12-01
CN117397047A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
EP1380056B1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer optoelektronischen bauelementanordnung
EP2215657B1 (de) Anordnung mit mindestens zwei lichtemittierenden halbleiterbauelementen und herstellungsverfahren dafür
EP1547166B1 (de) Lichtquellenmodul sowie verfahren zu dessen herstellung
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP1622237A1 (de) Optisches oder elektronisches Modul und Verfahren zu dessen Herstellung
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO2015018843A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
DE102010044560A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102021113715A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2020052973A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102016108931A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102013207111B4 (de) Optoelektronisches Bauelement
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
WO2019141435A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102017106407A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
WO2020169448A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102021113592A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102019112733A1 (de) Lichtemittierendes Bauelement und Anzeigevorrichtung
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee