KR20240031527A - 이미지 센서 패키지 및 그 패키지 제조방법 - Google Patents

이미지 센서 패키지 및 그 패키지 제조방법 Download PDF

Info

Publication number
KR20240031527A
KR20240031527A KR1020220109491A KR20220109491A KR20240031527A KR 20240031527 A KR20240031527 A KR 20240031527A KR 1020220109491 A KR1020220109491 A KR 1020220109491A KR 20220109491 A KR20220109491 A KR 20220109491A KR 20240031527 A KR20240031527 A KR 20240031527A
Authority
KR
South Korea
Prior art keywords
srl
dam
image sensor
body layer
package
Prior art date
Application number
KR1020220109491A
Other languages
English (en)
Inventor
최영재
서성호
길민선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220109491A priority Critical patent/KR20240031527A/ko
Priority to US18/137,684 priority patent/US20240072084A1/en
Priority to CN202310761196.5A priority patent/CN117637780A/zh
Publication of KR20240031527A publication Critical patent/KR20240031527A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

본 발명의 기술적 사상은 신뢰성이 향상된 이미지 센서 패키지 및 그 패키지 제조방법을 제공한다. 그 이미지 센서 패키지는 패키지 기판; 상기 패키지 기판 상에 본딩 와이어(bonding wire)를 통해 실장되고, 중심 부분에 픽셀 영역과 외곽 부분에 상기 픽셀 영역을 둘러싸는 주변 영역을 구비한 이미지 센서 칩; 상기 주변 영역 상에 상기 픽셀 영역을 둘러싸는 사각형 링 형태로 배치된 댐(dam); 상기 댐 상에 배치되고, 상기 댐의 높이 간격을 가지고 상기 이미지 센서 칩의 상부를 덮는 투명 커버; 및 상기 이미지 센서 칩을 밀봉하고 상기 투명 커버의 측면을 덮는 밀봉재;를 포함하고, 상기 댐은, 스트레스 경감층(Stress Relaxation Layer: SRL)과 상기 SRL 상의 바디층을 포함하고, 상기 SRL은 상기 바디층보다 점성도(viscosity)가 낮다.

Description

이미지 센서 패키지 및 그 패키지 제조방법{Image sensor package and method for fabricating the same}
본 발명의 기술적 사상은 이미지 센서에 관한 것으로, 특히 이미지 센서 패키지 및 그 패키지 제조방법에 관한 것이다.
이미지 센서 패키지는 카메라 장치에 탑재되는 핵심 부품으로, 일반적인 카메라의 범주를 벗어나, 휴대폰, 태블릿과 같은 휴대용 단말과 차량 등 매우 다양한 분야에서 활용되고 있다. 이러한 이미지 센서 패키지는 COB(Chip On Board), COF(Chip On Flexible PCB), COG(Chip On Glass), WLCSP(Wafer Level Chip Scale package), IBGA(Image sensor Ball Grid Array), PLCC(Plastic Leadless Chip Carrier) 등의 다양한 패키지 구조를 가질 수 있다. 한편, 차량용에 많이 적용되는 IBGA 구조의 이미지 센서 패키지는 패키지 기판 상에 이미지 센서를 안착하고, 이미지 센서의 상부에 투명 부재(또는 투명 부재 커버)를 접합하는 방법을 통해 형성될 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 신뢰성이 향상된 이미지 센서 패키지 및 그 패키지 제조방법을 제공하는 데에 있다.
또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은, 패키지 기판; 상기 패키지 기판 상에 본딩 와이어(bonding wire)를 통해 실장되고, 중심 부분에 픽셀 영역과 외곽 부분에 상기 픽셀 영역을 둘러싸는 주변 영역을 구비한 이미지 센서 칩; 상기 주변 영역 상에 상기 픽셀 영역을 둘러싸는 사각형 링 형태로 배치된 댐(dam); 상기 댐 상에 배치되고, 상기 댐의 높이 간격을 가지고 상기 이미지 센서 칩의 상부를 덮는 투명 커버; 및 상기 이미지 센서 칩을 밀봉하고 상기 투명 커버의 측면을 덮는 밀봉재;를 포함하고, 상기 댐은, 바디층과, 상기 바디층 하부에 배치되고 상기 바디층보다 점성도(viscosity)가 낮은 스트레스 경감층(Stress Relaxation Layer: SRL)을 포함하는, 이미지 센서 패키지를 제공한다.
또한, 본 발명의 기술적 사상은, 상기 과제를 해결하기 위하여, 상면 상에 기판 패드가 배치되고 하면 상에 외부 접속 단자가 배치된 패키지 기판; 상기 패키지 기판 상에 실장되고, 중앙 부분에 센서 영역과 외곽 부분에 상기 픽셀 영역을 둘러싸는 주변 영역을 구비한 이미지 센서 칩; 상기 주변 영역 상에 상기 픽셀 영역을 둘러싸도록 배치되고, 상기 이미지 센서 칩의 칩 패드를 덮는 댐; 상기 댐 상에 배치되고, 상기 이미지 센서 칩의 상면에서 이격된 투명 커버; 상기 칩 패드와 상기 기판 패드를 전기적으로 연결하는 본딩 와이어; 및 상기 패키지 기판 상에 배치되고, 상기 이미지 센서 칩을 밀봉하며 상기 투명 커버의 측면을 덮는 밀봉재;를 포함하고, 상기 댐은, 바디층과, 상기 바디층 하부에 배치되고 상기 바디층보다 점성도가 낮은 SRL을 포함하는, 이미지 센서 패키지를 제공한다.
더 나아가, 본 발명의 기술적 사상은, 상기 과제를 해결하기 위하여, 패키지 기판을 준비하는 단계; 상기 패키지 기판 상에, 중심 부분에 픽셀 영역과 외곽 부분에 상기 픽셀 영역을 둘러싸는 주변 영역을 구비한 이미지 센서 칩을 실장하는 단계; 상기 이미지 센서 칩의 칩 패드와 상기 패키기 기판의 기판 패드를 본딩 와이어로 연결하는 단계; 상기 주변 영역 상에 상기 픽셀 영역을 둘러싸는 사각형 링 형태의 댐을 형성하는 단계; 상기 이미지 센서 칩의 상면에서 이격되어 상기 이미지 센서를 덮도록 투명 커버를 상기 댐 상에 부착시키는 단계; 상기 패키지 기판 상에, 상기 이미지 센서 칩을 밀봉하고 상기 투명 커버의 측면을 덮는 밀봉재를 형성하는 단계; 및 상기 패키지 기판의 하면 상에 외부 접속 단자를 형성하는 단계;를 포함하고, 상기 댐은, 바디층과, 상기 바디층 하부에 배치되고 상기 바디층보다 점성도가 낮은 SRL을 포함하는, 이미지 센서 패키지 제조방법을 제공한다.
본 발명의 기술적 사상에 의한 이미지 센서 패키지는, 이미지 센서 칩이 와이어 본딩 구조를 통해 패키지 기판 상에 실장되고, 이미지 센서 칩의 상면 외곽 부분에 사각형 링 형태의 댐이 배치되며, 댐 상에 투명 커버가 배치된 구조를 가질 수 있다. 또한, 댐은 하부의 SRL과 상부의 바디층을 포함하고, SRL은 바디층보다 낮은 점성도의 물질을 포함할 수 있다.
본 발명의 기술적 사상에 의한 이미지 센서 패키지에서, 상기 댐의 구조 및 물성에 기초하여, 댐의 하부층의 스트레스가 완화되고, 그에 따라, 하부층의 크랙 및 하부층들의 층간-박리 현상이 방지될 수 있다. 결과적으로, 본 발명의 기술적 사상에 의한 이미지 센서 패키지는 신뢰성이 크게 향상될 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 이미지 센서 패키지에 대한 단면도, 및 평면도이다.
도 2a 및 도 2b는, 도 1a의 이미지 센서 패키지에서 댐 부분을 확대하여 보여주는 평면도 및 단면도이다.
도 3a 및 도 3b는, 도 1a의 이미지 센서 패키지에서 댐 부분을 확대하여 보여주는 평면도 및 단면도이다.
도 4a 및 도 4b는, 도 1a의 이미지 센서 패키지에서 댐 부분을 확대하여 보여주는 평면도 및 단면도이다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 이미지 센서 패키지에 대한 평면도들이다.
도 6a 내지 도 6c는 본 발명의 실시들예에 따른 이미지 센서 패키지에 대한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서 패키지를 포함한 카메라 장치에 대한 단면도이다.
도 8a 내지 도 8f는 본 발명의 일 실시예에 따른, 도 1a 이미지 센서 패키지를 제조하는 과정을 개략적으로 보여주는 단면도들이다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른, 도 8d의 댐을 형성하는 과정을 좀더 구체적으로 보여주는 단면도들이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른, 도 8d의 댐을 형성하는 과정을 좀더 구체적으로 보여주는 단면도들이다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른, 도 8d의 댐을 형성하는 과정을 좀더 구체적으로 보여주는 단면도들이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 이미지 센서 패키지에 대한 단면도, 및 평면도로서, 평면도에서 투명 커버와 밀봉재는 생략되어 도시되고 있다.
도 1a 및 도 1b를 참조하면, 본 실시예의 이미지 센서 패키지(100)는 패키지 기판(110), 이미지 센서 칩(120), 본딩 와이어(130), 투명 커버(140), 밀봉재(150), 및 댐(160)을 포함할 수 있다.
패키지 기판(110)은 평면적으로 직사각형 형태를 가질 수 있다. 본 실시예의 이미지 센서 패키지(100)에서, 패키지 기판(110)은, 예컨대, 제2 방향(y 방향)보다 제1 방향(x 방향)의 길이가 긴 직사각형 형태를 가질 수 있다. 그러나 실시예에 따라, 패키지 기판(110)은 정사각형 형태를 가질 수 있다. 패키지 기판(110)은 장 방향, 즉 제1 방향(x 방향)으로 제1 길이(L1)를 가질 수 있다. 제1 길이(L1)는 예컨대, 8.0㎜ 이하일 수 있다. 그러나 제1 길이(L1)가 상기 수치에 한정되는 것은 아니다. 덧붙여, 패키지 기판(110) 상부에 배치되는 밀봉재(150)의 측면은 패키지 기판(110)의 측면에 의해 제한될 수 있다. 따라서, 일반적으로 이미지 센서 패키지(100)의 평면적인 사이즈는 패키지 기판(110)의 사이즈에 의해 결정될 수 있다.
패키지 기판(110)은 기판 바디(111), 상부 기판 패드(113), 하부 기판 패드(115), 및 보호층(117u, 117d)을 포함할 수 있다. 기판 바디(111)는 패키지 기판(110)의 대부분을 차지하고, 패키지 기판(110)의 외형을 구성할 수 있다. 패키지 기판(110)은 다양한 재질을 포함할 수 있다. 예컨대, 기판 바디(111)는 패키지 기판(110)의 종류에 따라 실리콘, 세라믹, 유기물, 유리, 에폭시 수지 등을 포함할 수 있다. 본 실시예의 이미지 센서 패키지(100)에서, 패키지 기판(110)은 에폭시 수지를 기반으로 하는 인쇄회로기판(Printed Circuit Board: PCB)일 수 있다. 그러나 패키지 기판(110)이 PCB에 한정되는 것은 아니다. 기판 바디(111)에는 단일층 또는 다중층의 배선들이 형성될 수 있다. 배선들은 기판 바디(111)의 상면과 하면 및/또는 기판 바디의 내부에 배치될 수 있다. 이러한 배선들을 통해 상부 기판 패드(113)와 하부 기판 패드(115)가 전기적으로 연결될 수 있다.
상부 기판 패드(113)는, 패키지 기판(110)의 상면, 즉 기판 바디(111)의 상면 상에 배치되고, 기판 바디(111)의 배선들에 연결될 수 있다. 상부 기판 패드(113)는, 패키지 기판(110) 상에 실장된 이미지 센서 칩(120)의 양 측면을 따라 배치될 수 있다. 또한, 상부 기판 패드(113)는, 본딩 와이어(130)를 통해 이미지 센서 칩(120)의 대응하는 칩 패드(126)에 전기적으로 연결될 수 있다.
상부 기판 패드(113)는, 제1 방향(x 방향)으로 패키지 기판(110)의 양측 외곽 부분에 배치될 수 있다. 또한, 상부 기판 패드(113)는 제2 방향(y 방향)을 따라 배치될 수 있다. 도 1b에 도시된 바와 같이, 상부 기판 패드(113)는 제2 방향(y 방향)을 따라 1열로 배치될 수 있다. 그러나 실시예에 따라, 상부 기판 패드(113)는 제2 방향(y 방향)을 따라 2열 이상으로 배치될 수 있다.
하부 기판 패드(115)는 패키지 기판(110)의 하면, 즉, 기판 바디(111)의 하면 상에 배치되고, 기판 바디(111)의 배선들에 연결될 수 있다. 하부 기판 패드(115)는 제1 방향(x 방향)으로 패키지 기판(110)의 양측 외곽 부분에 배치될 수 있다. 또한, 하부 기판 패드(115)는 제2 방향(y 방향)을 따라 3열로 배치될 수 있다. 그러나 하부 기판 패드(115)의 배치 구조가 그에 한정되는 것은 아니다. 예컨대, 하부 기판 패드(115)는 2열, 또는 4열 이상으로 배치될 수 있다. 또한, 하부 기판 패드(115)는 패키지 기판(110)의 하면 전체에 걸쳐 2차원 어레이 구조로 배치될 수도 있다.
보호층(117u, 117d)은 기판 바디(111)의 상면과 하면을 덮어 기판 바디(111) 및 배선들을 보호할 수 있다. 보호층(117u, 117d)은 기판 바디(111)의 상면 상의 상부 보호층(117u)과 하면 상의 하부 보호층(117d)을 포함할 수 있다. 보호층(117u, 117d)은 예컨대, 솔더 레지스트(Solder Resist: SR)로 형성될 수 있다. 그러나 보호층(117u, 117d)의 재질이 SR에 한정되는 것은 아니다. 상부 기판 패드(113)는 상부 보호층(117u)을 관통하여 상부 보호층(117u)으로부터 노출되고, 하부 기판 패드(115)는 하부 보호층(117d)을 관통하여 하부 보호층(117d)으로부터 노출될 수 있다.
하부 기판 패드(115) 상에 외부 접속 단자(180)가 배치될 수 있다. 외부 접속 단자(180)는, 예컨대, 솔더 볼로 형성될 수 있다. 따라서, 본 실시예의 이미지 센서 패키지(100)는 IBGA 패키지에 해당할 수 있다. 본 실시예의 이미지 센서 패키지(100)는 외부 접속 단자(180)를 통해 카메라 장치 등의 외부 기판(도 7의 510 참조) 상에 실장될 수 있다.
이미지 센서 칩(120)은 패키지 기판(110) 상에 와이어 본딩 구조로 실장될 수 있다. 그에 따라, 이미지 센서 칩(120)의 액티브 면은 상방을 향하고, 비액티브 면은 하방의 패키지 기판(110)을 향할 수 있다. 이미지 센서 칩(120)은 접착층(125)을 통해 패키지 기판(110)의 상면 상에 접착되어 고정될 수 있다. 접착층(125)은 이미지 센서 칩(120)을 패키지 기판(110) 상에 접착시키는 역할을 수행하고, 또한, 외부 충격이 가해지는 경우, 이미지 센서 칩(120)에 가해지는 충격을 완화하는 역할을 수행할 수 있다.
이미지 센서 칩(120)은 칩 바디(122), 센서부(124), 및 칩 패드(126)를 포함할 수 있다. 칩 바디(122)는 이미지 센서 칩(120)의 기판과 배선층을 포함할 수 있다. 기판은, 예컨대, 실리콘 벌크(bulk) 웨이퍼, 또는 에피택셜(Epitaxial) 웨이퍼 등으로 형성될 수 있다. 에피택셜 웨이퍼는 벌크 기판에 에피텍셜 공정으로 성장시킨 결정성 물질층, 즉 에피텍셜층을 포함할 수 있다. 기판은 벌크 웨이퍼 또는 에피택셜 웨이퍼에 한하지 않고, 폴리시드(polished) 웨이퍼, 열처리된(Annealed) 웨이퍼, SOI(Silicon On Insulator) 웨이퍼 등 다양한 웨이퍼들을 이용하여 형성될 수 있다. 배선층은 기판의 어느 한쪽 면 상에 형성될 수 있다. 예컨대, 배선층은 센서부(124)의 하부에 배치될 수 있다.
센서부(124)는 다수의 픽셀들을 구비한 픽셀 영역(PIa)을 포함할 수 있다. 픽셀 영역(PIa)은 액티브 픽셀 센서(Active Pixel Sensor: APS) 영역으로 언급될 수도 있다. 픽셀 영역(PIa)에서 픽셀들은 2차원 어레이 구조로 배치될 수 있다. 또한, 픽셀 영역(PIa)의 픽셀들 각각은 기판 내에 형성된 포토다이오드(Photo-Diode: PD)를 포함할 수 있다. PD는 픽셀 영역(PIa)에 불순물 이온을 주입하는 이온 주입 공정을 통해 형성될 수 있다. 픽셀 영역(PIa)의 픽셀들 각각은 입사된 광을 흡수하여 광량에 대응하는 전하를 생성하여 축적하고, 픽셀 트랜지스터를 통해 축적된 전하를 외부로 전달할 수 있다. 픽셀 트랜지스터는, 예컨대, 트랜스퍼 트랜지스터(transfer transistor), 소스 팔로워 트랜지스터(source follower transistor), 리셋 트랜지스터(reset transistor), 및 선택 트랜지스터(selection transistor) 등을 포함할 수 있다. 도 1b를 통해 알 수 있듯이, 센서부(124)는 이미지 센서 칩(120)의 중앙 부분에 배치될 수 있다. 한편, 이미지 센서 칩(120)은 픽셀 영역(PIa) 상부에 배치된 컬러 필터와 마이크로 렌즈를 포함할 수 있다.
칩 패드(126)는 이미지 센서 칩(120)의 주변 영역(PEa)에 배치될 수 있다. 주변 영역(PEa)은 센서부(124)를 둘러싸는 이미지 센서 칩(120)의 외곽 부분을 의미할 수 있다. 칩 패드(126)는, 도 1b에 도시된 바와 같이, 제1 방향(x 방향)으로 이미지 센서 칩(120)의 양쪽 주변 영역(PEa)의 외곽 부분에 배치될 수 있다. 또한, 칩 패드(126)는 제2 방향(y 방향)을 따라 1열로 배치될 수 있다. 그러나 칩 패드(126)의 배치 구조가 그에 한정되는 것은 아니다. 예컨대, 칩 패드(126)는 2열 이상으로 배치될 수 있다. 칩 패드(126)는 이미지 센서 칩(120)의 배선층에 전기적으로 연결될 수 있다.
칩 패드(126)는 본딩 와이어(130)를 통해 패키지 기판(110)의 대응하는 상부 기판 패드(113)에 전기적으로 연결될 수 있다. 예컨대, 본딩 와이어(130)의 제1 끝단은 칩 패드(126)에 연결되고, 본딩 와이어(130)의 제2 끝단은 상부 기판 패드(113)에 연결될 수 있다. 본딩 와이어(130)는 예컨대, 금(Au), 구리(Cu), 은(Ag), 알루미늄(Al) 등으로 형성될 수 있다. 본 실시예의 이미지 센서 패키지(100)에서, 본딩 와이어(130)는, 예컨대, Au로 형성될 수 있다.
투명 커버(140)는 이미지 센서 칩(120)의 상부에 배치될 수 있다. 투명 커버(140)는 이미지 센서 칩(120)의 상면 상에 형성된 댐(160) 상에 배치될 수 있다. 즉, 투명 커버(140)는 댐(160)의 높이만큼 이미지 센서 칩(120)의 상면으로부터 이격되어 배치될 수 있다. 따라서, 투명 커버(140)와 이미지 센서 칩(120) 사이에는 비어 있는 공간인 캐비티(cavity, C)가 존재할 수 있다. 투명 커버(140)는, 예컨대, 투명 유리, 투명 수지 또는 투광 세라믹 등을 포함할 수 있다.
댐(160)은 이미지 센서 칩(120)의 상면의 외곽 부분에 배치될 수 있다. 도 1b에 도시된 바와 같이, 댐(160)은, 예컨대, 이미지 센서 칩(120)의 상면의 외곽 부분을 둘러싸는 사각형 고리 형태를 가질 수 있다. 또한, 본 실시예의 이미지 센서 패키지(100)에서, 댐(160)은 이미지 센서 칩(120)의 칩 패드(126) 부분을 덮을 수 있다. 그에 따라, 댐(160)은 칩 패드(126)에 연결된 본딩 와이어(130)의 제1 끝단 부분을 함께 덮을 수 있다.
댐(160)은 이미지 센서 칩(120) 상에서 투명 커버(140)를 지지할 수 있다. 또한, 댐(160)은 캐비티(C)를 밀봉하고, 외부로부터 습기나 이물질이 캐비티(C) 내로 침투하는 것을 차단할 수 있다. 즉, 댐(160)은, 이미지 센서 칩(120), 특히 센서부(124)가 외부의 습기나 이물질에 의해 오염되는 것을 방지할 수 있다.
댐(160)은, 전술한 바와 같이, 투명 커버(140)의 지지, 및 센서부(124)의 오염 방지의 기능에 기초하여, 센서부(124)를 둘러싸는 형태, 예컨대, 사각형 고리 형태로 이미지 센서 칩(120)의 상면 상에 형성될 수 있다. 좀더 구체적으로 설명하면, 최근 이미지 센서 칩(120)의 소형화로 인해, 센서부(124)의 에지(edge)와 이미지 센서 칩(120)의 에지 사이의 간격인 제1 거리(D1)가 점점 좁아지고 있다. 예컨대, 제1 거리(D1)는 1000㎛ 정도에서 350㎛ 수준까지 좁아지고 있다. 이와 같이, 제1 거리(D1)가 좁아짐에 따라, 댐(160)은, 도 1b에 도시된 바와 같이, 이미지 센서 칩(120)의 최외곽 부분을 둘러싸는 사각형 고리, 좀더 구체적으로, 직사각형 고리 형태를 가질 수 있다. 또한, 댐(160)은 최외곽 부분에 배치된 칩 패드(126), 및 그에 연결된 본딩 와이어(130)의 제1 끝단 부분을 덮을 수 있다.
한편, 댐(160)이 이미지 센서 칩(120)의 최외곽 부분에 배치됨에 따라, 도 1a에 도시된 바와 같이, 댐(160)의 외측면은 이미지 센서 칩(120)의 측면에 거의 인접하거나 실질적으로 동일할 수 있다. 또한, 투명 커버(140)의 사이즈는 이미지 센서 칩(120)의 사이즈보다 더 클 수 있다. 예컨대, 제1 방향(x 방향)으로 투명 커버(140)의 길이는 이미지 센서 칩(120)의 길이보다 길 수 있다. 그에 따라, 댐(160)의 외측면은 투명 커버(140)의 측면보다 내측에 위치할 수 있다. 그러나 댐(160), 이미지 센서 칩(120), 및 투명 커버(140)의 측면의 구조가 그에 한정되는 것은 아니다. 예컨대, 실시예에 따라, 투명 커버(140)가 이미지 센서 칩(120)보다 작을 수 있다. 그러한 구조의 경우, 댐(160)의 외측면이 투명 커버(140)의 측면에 거의 인접하거나 실질적으로 동일할 수 있다. 또한, 댐(160)의 외측면은 이미지 센서 칩(120)의 측면보다 내측에 위치할 수 있다.
댐(160)은 하부의 스트레스 경감층(Stress Relaxation Layer: SRL, 도 2b의 161 참조)과 바디층(도 2b의 163)을 포함할 수 있다. SRL(161)은 이미지 센서 칩(120)의 칩 바디(122) 상에 배치되고, 바디층(163)은 SRL(161) 상에 배치될 수 있다. SRL(161)은 바디층(163)과 댐(160)의 하부층 간의 열 팽창율(Coefficient of Thermal Expansion: CTE)의 차이를 완화할 수 있는 물질을 포함할 수 있다. 실시예에 따라, 댐(160)은 댐-월(dam-wall, 도 2b의 165 참조)을 더 포함할 수도 있다.
바디층(163)은 에폭시(epoxy) 수지를 포함할 수 있다. 그러나 바디층(163)의 재질이 에폭시 수지에 한정되는 것은 아니다. 한편, 에폭시 수지는 UV 광에 의해 경화되고 접착제 역할을 하므로, UV 글루, UV 에폭시 글루 등으로 언급될 수 있다. SRL(161)은 바디층(163)보다 점성도(viscosity)가 낮은 물질을 포함할 수 있다. 예컨대, SRL(161)은 실리콘(silicone) 계열의 물질을 포함할 수 있다. 그러나 SRL(161)의 재질이 실리콘 계열의 물질에 한정되는 것은 아니다. 댐(160)에 대한 구체적인 구조와 재질에 대해서는 도 2a 내지 도 4b의 설명 부분에서 좀더 상세하게 설명한다.
밀봉재(150)는 패키지 기판(110) 상에 배치되고, 이미지 센서 칩(120), 본딩 와이어(130), 및 투명 커버(140)를 밀봉할 수 있다. 구체적으로, 밀봉재(150)는 패키지 기판(110)의 상면에서부터 이미지 센서 칩(120), 및 투명 커버(140)의 측면을 덮도록 형성될 수 있다. 또한, 밀봉재(150)는 본딩 와이어(130)를 덮으며, 댐(160)의 외측면을 덮을 수 있다. 밀봉재(150)는, 댐(160)과 함께 이미지 센서 칩(120)의 센서부(124)가 외부의 이물질에 의해 오염되는 것을 방지할 수 있다. 또한, 밀봉재(150)는 외부의 충격으로부터 이미지 센서 패키지(100)를 보호할 수 있다.
밀봉재(150)는 투명 커버(140)의 측면 전체를 감싸고, 밀봉재(150)의 상면은 투명 커버(140)의 상면과 약간의 경사를 가질 수 있다. 그러나 실시예에 따라, 밀봉재(150)의 상면은 투명 커버(140)의 상면과 실질적으로 동일 평면을 이룰 수도 있다. 밀봉재(150)는, 예컨대, EMC(Epoxy Molding Compound)로 형성될 수 있다. 그러나 밀봉재(150)의 재질이 EMC에 한정되는 것은 아니다.
본 실시예의 이미지 센서 패키지(100)는, 이미지 센서 칩(120)이 와이어 본딩 구조를 통해 패키지 기판(110) 상에 실장되고, 이미지 센서 칩(120)의 상면 외곽 부분에 사각형 링 형태의 댐(160)이 배치되며, 댐(160) 상에 투명 커버(140)가 배치된 구조를 가질 수 있다. 또한, 댐(160)은 하부의 SRL(161)과 상부의 바디층(163)을 포함하고, SRL(161)은 바디층(163)보다 낮은 점성도의 물질을 포함할 수 있다. 이와 같은 본 실시예의 이미지 센서 패키지(100)에서, 댐(160)의 구조 및 물성에 기초하여, 댐(160)의 하부층의 스트레스가 완화되고, 그에 따라, 하부층의 크랙 및 하부층들의 층간-박리(delamination) 현상이 방지될 수 있다. 결과적으로, 본 실시예의 이미지 센서 패키지(100)는 신뢰성이 크게 향상될 수 있다.
참고로, 에폭시 수지만을 포함하는 댐을 형성할 때, 3스텝 경화 과정이 수행될 수 있다. 예컨대, 3스텝 경화 과정은, 3J/cm2로 UV 케어(cure)하는 제1 스텝, 80℃로 30분간 열처리하는 제2 스텝, 및 130℃로 30분간 열처리하는 제3 스텝을 포함할 수 있다. 또한, 일반적으로 제1 스텝에서, 발열/수축이 일어나고, 제2 스텝에서 발열이 일어나며, 그리고 제3 스텝에서 팽창이 일어날 수 있다. 그에 따라, 댐을 형성할 때의 3스텝 과정에서, 댐의 하부층이 스트레스를 심하게 받게 됨으로써, 하부층의 크랙 및 하부층들의 층간-박리 현상이 발생할 수 있다. 결과적으로, 이미지 센서 패키지 제품의 신뢰성이 크게 저하될 수 있다. 그에 반해, 본 실시예의 이미지 센서 패키지(100)에서는, 점성도가 낮은 SRL(161)을 하부에 구비한 댐(160)이 이미지 센서 칩(120) 상에 배치됨으로써, 전술한 문제점들이 모두 해결될 수 있다.
도 2a 및 도 2b는, 도 1a의 이미지 센서 패키지에서 댐 부분을 확대하여 보여주는 평면도 및 단면도로서, 도 2a는 도 1b의 A 부분을 확대한 평면도이고, 도 2b는 도 2a의 I-I' 부분을 절단하여 보여주는 단면도이다. 한편, 평면도의 경우, 댐-풋(D-F) 부분이 생략되어 하부의 SRL(161)이 바디층(163)의 외부에 도시되고 있다. 도 1a 및 도 1b를 함께 참조하여 설명하고, 도 1a 및 도 1b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 2a 및 도 2b를 참조하면, 본 실시예의 이미지 센서 패키지(100)에서, 댐(160)은 SRL(161), 바디층(163), 및 댐-월(165)을 포함할 수 있다. SRL(161)은 칩 바디(122) 상에 배치되고, 댐(160)의 형태에 대응하여 제1 방향(x 방향) 또는 제2 방향(y 방향)으로 연장할 수 있다. 이하에서, 도 2a에 기초하여, 댐(160)이 제2 방향(y 방향)으로 연장하는 부분을 가지고 설명한다.
SRL(161)은, 제3 방향(z 방향)으로, 예컨대, 수㎛ 내지 수십㎛의 두께를 가질 수 있다. 그러나 SRL(161)의 두께가 상기 수치 범위에 한정되는 것은 아니다. SRL(161)은, 도 2b에 도시된 바와 같이, 제1 방향(x 방향)으로 중심 부분이 양쪽 외곽 부분보다 약간 두꺼울 수 있다. 그러나 SRL(161)의 두께 구조가 그에 한정되는 것은 아니다. 예컨대, SRL(161)은, 제1 방향(x 방향)을 따라, 균일한 두께를 가질 수 있다.
댐-월(165)은, 제1 방향(x 방향)으로 바디층(163)의 양쪽에 2개 배치될 수 있다. 댐-월(165)은 제2 방향(Y 방향)으로 연장할 수 있다. 댐-월(165)은 바디층(163)과 동일하게 에폭시 수지로 형성될 수 있다. 한편, SRL(161)은 2개의 댐-월들(165) 사이에 배치될 수 있다. 댐-월(165)은, 제3 방향(z 방향)으로, 예컨대, 수㎛ 내지 수십㎛의 두께를 가지며, 도 2b에 도시된 바와 같이, SRL(161)보다 두꺼울 수 있다.
바디층(163)은 SRL(161) 상에 배치될 수 있다. 또한, 바디층(163)은 2개의 댐-월들(165) 사이에 배치될 수 있다. 바디층(163)은 제1 방향(x 방향)으로 제1 폭(W1)을 가질 수 있다. 제1 폭(W1)은, 예컨대, 300㎛ 이하일 수 있다. 그러나 바디층(163)의 제1 폭(W1)이 상기 수치에 한정되는 것은 아니다. 바디층(163)의 하부 부분에는 댐-풋(D-F)이 형성될 수 있다. 댐-풋(D-F)은 바디층(163)의 형성 과정에서 하부 부분이 제1 방향(x 방향)의 외곽으로 약간 퍼지면서 발생할 수 있다. 바디층(163)의 제1 폭(W1)은, 댐-풋(D-F) 부분을 제외하고, 어느 정도 일정한 폭을 갖는 상부 부분에서 정의될 수 있다.
한편, 댐(160)이 제1 방향(x 방향)으로 제2 폭(W2)을 가진다고 할 때, 댐(160)의 폭은 바디층(163)이 아닌 댐-월(165)에 의해 결정될 수 있다. 예컨대, 도 2b에 도시된 바와 같이, 제1 방향(x 방향)으로 2개의 댐-월들(165)의 외측면 사이의 거리는 제2 폭(W2)에 해당할 수 있다. 한편, 2개의 댐-월들(165) 각각의 제1 방향(x 방향) 폭이 매우 작다고 할 때, 예컨대, 수㎛ 이하일 때, SRL(161)은 제1 방향(x 방향)으로 거의 제2 폭(W2)을 갖는다고 할 수 있다.
한편, 바디층(163)은, 전술한 바와 같이, 에폭시 수지로 형성될 수 있다. 또한, 댐-월(165)은 바디층(163)과 동일하게 에폭시 수지로 형성될 수 있다. 한편, SRL(161)은 바디층(163)보다 점성도가 낮은 실리콘(silicone) 계열의 물질로 형성될 수 있다. 그러나 SRL(161), 바디층(163), 및 댐-월(165)의 재질이 전술에 물질들에 한정되는 것은 아니다.
참고로, 에폭시 수지와 실리콘의 점성도에 대해서 간단히 살펴보면, 먼저, 바디층(163)의 에폭시 수지는 점성도는 90000cps(＠25℃)일 수 있다. 한편, SRL(161)의 실리콘 계열의 물질의 경우, 40000 ~ 80000cps(＠25℃)의 범위의 점성도를 가질 수 있다. 또한, 실리콘 계열의 물질에서, 포함되는 필러의 성분이나 성분비를 조절함으로써, 점성도를 요구되는 수준으로 조절할 수 있다. 덧붙여, 실시예에 따라, SRL(161)도 에폭시 수지를 포함할 수 있고, 필러의 성분이나 성분비를 조절하여, 요구되는 수준의 점성도에 근접하도록 할 수 있다.
한편, 댐(160)은, 도 2b에 도시된 바와 같이, 이미지 센서 칩(120)의 칩 바디(122) 상에 배치될 수 있다. 칩 바디(122)는 기판(122-1), 다중 물질층(122-3), 및 칩 보호층(122-5)을 포함할 수 있다. 기판(122-1)은, 예컨대, 실리콘(Si)을 포함할 수 있다. 다중 물질층(122-3)은 텅스텐(W)과 같은 메탈층, 알루미늄옥사이드(Al2O3)와 같은 메탈산화막, PR층, 평탄화층 등을 포함할 수 있다. 한편, 칩 보호층(122-5)은 픽셀 영역(Pla) 상의 마이크로 렌즈를 포함하여, 칩 바디(122) 전체를 덮어 보호할 수 있다. 또한, 칩 보호층(122-5)은 매우 낮은 온도, 예컨대, 300℃ 이하의 반도체 공정을 통해 형성될 수 있다. 칩 보호층(122-5)은, 예컨대, 실리콘산화막(SiO2)을 포함할 수 있다. 전술한 바와 같이, 에폭시 수지로만 형성된 댐을 3스텝 경화 과정을 통해 형성할 때, 칩 보호층(122-5)의 크랙 문제, 및 다중 물질층(122-3)의 PR층이나 평탄화층의 층간-박리 현상 등의 문제가 발생할 수 있다. 그러나 본 실시예의 이미지 센서 패키지(100)에서는, 댐(2160)이 하부에 점성도가 낮은 SRL(161)을 포함함으로써, 전술한 문제들을 해결할 수 있다.
도 3a 및 도 3b는, 도 1a의 이미지 센서 패키지에서 댐 부분을 확대하여 보여주는 평면도 및 단면도로서, 도 3a는 도 1b의 A 부분을 확대한 평면도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ' 부분을 절단하여 보여주는 단면도이다. 한편, 평면도의 경우, 댐-풋(D-F) 부분이 생략되어 하부의 SRL(161a)이 바디층(163a)의 외부에 도시되고 있다. 도 1a 및 도 1b를 함께 참조하여 설명하고, 도 1a 내지 도 2b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 3a 및 도 3b를 참조하면, 본 실시예의 이미지 센서 패키지(100a)는 댐(160a)의 구조에서, 도 2b의 이미지 센서 패키지(100)와 다를 수 있다. 구체적으로 본 실시예의 이미지 센서 패키지(100a)에서, 댐(160a)은 SRL(161a), 및 바디층(163a)을 포함할 수 있다.
SRL(161a)은 칩 바디(122) 상에 배치되고, 댐(160a)의 형태에 대응하여 제1 방향(x 방향) 또는 제2 방향(y 방향)으로 연장할 수 있다. 이하에서, 도 3a에 기초하여, 댐(160a)이 제2 방향(y 방향)으로 연장하는 부분을 가지고 설명한다.
SRL(161a)은 제1 SRL(161-1) 및 제2 SRL(161-2)를 포함할 수 있다. 제1 SRL(161-1)과 제2 SRL(161-2)은 둘 다 바디층(163a)보다 점성도가 낮을 수 있다. 예컨대, 제1 SRL(161-1)과 제2 SRL(161-2)은 모두 실리콘 계열의 물질을 포함할 수 있다. 한편, 제1 SRL(161-1)은 제2 SRL(161-2)보다 점성도가 높을 수 있다. 예컨대, 포함되는 필러의 성분이나 성분비를 조절하여, 제1 SRL(161-1)의 점성도가 제2 SRL(161-2)의 점성도보다 높게 할 수 있다.
한편, 도 3b에 도시된 바와 같이, 제1 방향(x 방향)으로, 제2 SRL(161-2)은 제1 SRL(161-1)보다 큰 폭을 가질 수 있다. 또한, 제2 SRL(161-2)은 제1 SRL(161-1)을 완전히 덮을 수 있다. 예컨대, 제2 SRL(161-2)은 제1 방향(x 방향)으로 제3 폭(W3)을 가지며, 제3 폭(W3)은, 예컨대, 350㎛ 이하일 수 있다. 또한, 제1 SRL(161-1)은 제1 방향(x 방향)으로 제1 폭(W1')을 가지며, 제1 폭(W1')은 예컨대, 250㎛ 이하일 수 있다. 그러나 제1 SRL(161-1)의 제1 폭(W1')과 제2 SRL(161-2)의 제3 폭(W3)이 상기 수치들에 한정되는 것은 아니다.
한편, 바디층(163a)은 SRL(161a), 즉 제2 SRL(161-2) 상에 배치될 수 있다. 바디층(163a)은 제1 방향(x 방향)으로 제1 SRL(161-1)과 실질적으로 동일한 폭을 가질 수 있다. 예컨대, 바디층(163a)은 제1 방향(x 방향)으로 제1 폭(W1')을 가질 수 있다. 그러나 바디층(163a)의 제1 폭(W1')이 상기 수치에 한정되는 것은 아니다. 또한, 제1 방향(x 방향)으로 바디층(163a)의 폭은 제1 SRL(161-1)의 폭과 다를 수도 있다.
한편, 바디층(163a)의 하부에는 댐-풋(D-F)이 형성될 수 있다. 댐-풋(D-F)은, 도 3b에 도시된 바와 같이, SRL(161a)의 외곽 부분전체를 덮을 수 있다. 그러나 실시예에 따라, 댐-풋(D-F)은 SRL(161a)의 외곽 부분의 일부만 덮고, SRL(161a)의 최외곽 부분은 댐-풋(D-F)으로부터 노출될 수도 있다.
도 4a 및 도 4b는, 도 1a의 이미지 센서 패키지에서 댐 부분을 확대하여 보여주는 평면도 및 단면도로서, 도 4a는 도 1b의 A 부분을 확대한 평면도이고, 도 4b는 도 4a의 Ⅲ-Ⅲ' 부분을 절단하여 보여주는 단면도이다. 한편, 평면도의 경우, SRL(161b)은 실제로는 바디층(163b)에 의해 덮혀 보이지 않으나, 바디층(163b)과의 비교를 위해, SRL(161b)이 도시되고 있다. 도 1a 및 도 1b를 함께 참조하여 설명하고, 도 1a 내지 도 3b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 4a 및 도 4b를 참조하면,본 실시예의 이미지 센서 패키지(100b)는 댐(160b)의 구조에서, 도 2b의 이미지 센서 패키지(100)와 다를 수 있다. 구체적으로 본 실시예의 이미지 센서 패키지(100b)에서, 댐(160b)은 SRL(161b), 및 바디층(163b)을 포함할 수 있다.
SRL(161b)은 칩 바디(122) 상에 배치되고, 댐(160b)의 형태에 대응하여 제1 방향(x 방향) 또는 제2 방향(y 방향)으로 연장할 수 있다. 이하에서, 도 4a에 기초하여, 댐(160b)이 제2 방향(y 방향)으로 연장하는 부분을 가지고 설명한다.
SRL(161b)은 제1 SRL(161-1a) 및 제2 SRL(161-2a)를 포함할 수 있다. 제1 SRL(161-1a)과 제2 SRL(161-2a)은 둘 다 바디층(163b)보다 점성도가 낮을 수 있다. 예컨대, 제1 SRL(161-1a)과 제2 SRL(161-2a)은 모두 실리콘 계열의 물질을 포함할 수 있다. 한편, 제1 SRL(161-1a)은 제2 SRL(161-2a)보다 점성도가 높을 수 있다. 예컨대, 포함되는 필러의 성분이나 성분비를 조절하여, 제1 SRL(161-1a)의 점성도가 제2 SRL(161-2a)의 점성도보다 높게 할 수 있다.
한편, 도 4b에 도시된 바와 같이, 제1 방향(x 방향)으로, 제2 SRL(161-2a)은 제1 SRL(161-1a)보다 큰 폭을 가질 수 있다. 또한, 제2 SRL(161-2a)은 제1 SRL(161-1a)을 완전히 덮을 수 있다. 예컨대, 제2 SRL(161-2a)은 제1 방향(x 방향)으로 제5 폭(W5)을 가지며, 제5 폭(W5)은, 예컨대, 200㎛ 이하일 수 있다. 또한, 제1 SRL(161-1a)은 제1 방향(x 방향)으로 제4 폭(W4)을 가지며, 제4 폭(W4)은 예컨대, 150㎛ 이하일 수 있다. 그러나 제1 SRL(161-1a)의 제4 폭(W4)과 제2 SRL(161-2a)의 제5 폭(W5)이 상기 수치들에 한정되는 것은 아니다.
한편, 바디층(163b)은 SRL(161b), 즉 제2 SRL(161-2a) 상에 배치될 수 있다. 또한, 바디층(163b)은 제1 방향(x 방향)으로 제2 SRL(161-2a)보다 큰 폭을 가지고, SRL(161b)을 완전히 덮을 수 있다. 예컨대, 바디층(163b)은 제1 방향(x 방향)으로 제1 폭(W1")을 가질 수 있다. 제1 폭(W1")은 예컨대, 350㎛ 이하일 수 있다. 그러나 바디층(163a)의 제1 폭(W1")이 상기 수치에 한정되는 것은 아니다.
지금까지, 3가지 댐들(160, 160a, 160b)의 구조를 포함한 이미지 센서 패키지들(100, 100a, 100b)에 대해 설명하였는데, 본 발명의 기술적 사상이 그에 한정되는 것은 아니다. 예컨대, 댐이 하부에 점성도가 낮은 SRL과 상부에 바디층을 구비한 구조를 갖는 한, 그러한 댐을 포함한 이미지 센서 패키지는 본 발명의 기술적 사상에 속한다고 할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 이미지 센서 패키지에 대한 평면도들이다. 도 1a 내지 도 4b의 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 5a를 참조하면, 본 실시예의 이미지 센서 패키지(100c)는 패키지 기판(110a)의 상부 기판 패드(113a)의 배치 구조, 및 그에 따른 와이어 본딩 구조에서, 도 1b의 이미지 센서 패키지(100)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서 패키지(100c)에서, 상부 기판 패드(113a)는 이미지 센서 칩(120)의 칩 패드(126)보다 더 넓은 피치를 가지고 배치될 수 있다. 예컨대, 상부 기판 패드(113a)는 제2 방향(y 방향)으로 제1 피치(P1)을 가지며, 칩 패드(126)는 제2 방향(y 방향)으로 제1 피치(P1)보다 작은 제2 피치(P2)를 가질 수 있다. 참고로, 도 1b의 이미지 센서 패키지(100)에서, 제2 방향(y 방향)으로 상부 기판 패드(113)와 칩 패드(126)의 피치는 실질적으로 동일할 수 있다. 상부 기판 패드(113a)의 제1 피치(P1)가 칩 패드(126)의 제2 피치(P2)보다 큼에 따라, 와이어 본딩 구조는, 제2 방향(y 방향)으로 양쪽 외곽 부분으로 갈수록 본딩 와이어(130a)의 길이가 길어지고, 또한 부채살 모양으로 퍼진 형태를 가질 수 있다.
도 5b를 참조하면, 본 실시예의 이미지 센서 패키지(100d)는 패키지 기판(110b)의 형태가 정사각형을 형태를 갖는다는 점에서, 도 1b의 이미지 센서 패키지(100)와 다를 수 있다. 또한, 본 실시예의 이미지 센서 패키지(100d)에서, 패키지 기판(110b)의 상부 기판 패드(113b)와 이미지 센서 칩(120a)의 칩 패드(126a)는 4변 전체에 걸쳐서 배치되고, 와이어 본딩도 4변 전체에 걸쳐 형성된다는 점에서, 도 1b의 이미지 센서 패키지(100)와 다를 수 있다.
구체적으로, 본 실시예의 이미지 센서 패키지(100d)에서, 패키지 기판(110b)은 평면적으로 정사각형 형태를 가질 수 있다. 또한, 상부 기판 패드(113b)는 패키지 기판(110b)의 상면 외곽 부분의 4변 전체에 걸쳐 배치될 수 있다. 다시 말해서, 상부 기판 패드(113b)는 제1 방향(x 방향)으로 패키지 기판(110b)의 양쪽에 제2 방향(y 방향)을 따라 배치되고, 또한, 제2 방향(y 방향)으로 패키지 기판(110b)의 양쪽에 제1 방향(x 방향)을 따라 배치될 수 있다. 이미지 센서 칩(120a) 역시 평면적으로 정사각형 형태를 가지며, 칩 패드(126a)는 이미지 센서 칩(120a)의 상면 외곽 부분의 4변 전체에 걸쳐 배치될 수 있다. 실시예에 따라, 패키지 기판(110b)과 이미지 센서 칩(120a) 중 적어도 하나는 일 방향, 예컨대, 제1 방향(x 방향)으로 길쭉한 직사각형 형태를 가질 수도 있다.
와이어 본딩 구조는 본딩 와이어(130)를 통해 패키지 기판(110b)의 상부 기판 패드(113b)가 대응하는 이미지 센서 칩(120a)의 칩 패드(126a)에 연결되는 구조를 가질 수 있다. 또한, 와이어 본딩 구조는 상부 기판 패드(113b)와 칩 패드(126a)의 배치 구조에 대응하여 패키지 기판(110b), 및 이미지 센서 칩(120a)의 4변 전체에 걸쳐 형성될 수 있다.
한편, 본 실시예의 이미지 센서 패키지(100d)에서, 상부 기판 패드(113b)와 칩 패드(126a)의 피치는 실질적으로 동일할 수 있다. 그에 따라, 도 5b에 도시된 바와 같이, 본딩 와이어(130)는 제1 방향(x 방향) 또는 제2 방향(y 방향)으로 서로 평행하게 연장할 수 있다. 그러나 실시예에 따라, 상부 기판 패드(113b)의 피치가 칩 패드(126a)의 피치보다 더 클 수 있고, 그러한 경우, 도 5a의 이미지 센서 패키지(100c)에서와 같이, 본딩 와이어(130)가 부채살 모양으로 퍼진 형태로 와이어 본딩 구조가 형성될 수도 있다.
도 6a 내지 도 6c는 본 발명의 실시들예에 따른 이미지 센서 패키지에 대한 단면도들이다. 도 1a 내지 도 5b의 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 6a를 참조하면, 본 실시예의 이미지 센서 패키지(100e)는 투명 커버(140) 상에 형성된 코팅층(142)을 더 포함한다는 점에서, 도 1a의 이미지 센서 패키지(100)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서 패키지(100e)에서, 투명 커버(140)의 하면과 측면 상에 코팅층(142)이 형성될 수 있다. 코팅층(142)은 다양한 기능을 포함할 수 있다. 예컨대, 코팅층(142)은 적외선 차단하는 기능을 포함할 수 있다. 코팅층(142)이 적외선 차단 기능을 갖는 경우, 카메라 장치 등에서 적외선을 차단하는 IR 필터를 생략할 수 있다. 또한, 코팅층(142)은 투과율을 향상시키거나 반사를 방지하는 기능을 포함할 수 있다. 예컨대, 코팅층(142)은 블루 필터 코팅층, 또는 반사 방지 코팅층일 수 있다. 물론, 코팅층(142)의 기능이 전술한 기능들에 한정되는 것은 아니다.
도 6b를 참조하면, 본 실시예의 이미지 센서 패키지(100f)는 밀봉재(150a)의 구조에서, 도 1a의 이미지 센서 패키지(100)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서 패키지(100f)에서, 밀봉재(150a)는 투명 커버(140)의 측면의 일부만을 덮을 수 있다. 예컨대, 밀봉재(150a)는 투명 커버(140)의 측면의 하부 부분만을 덮고, 투명 커버(140)의 측면의 상부 부분은 밀봉재(150a)로부터 노출될 수 있다. 일반적으로 밀봉재(150a)로 투명 커버(140)의 측면 전체를 덮는 공정에서, 밀봉재(150a)가 투명 커버(140)의 상면을 덮는 오버플로우 불량이 발생할 수 있다. 따라서, 처음부터 투명 커버(140)의 측면의 일부만 밀봉재(150a)가 덮도록 함으로써, 오버플로우 불량의 발생을 미연에 방지할 수 있다.
도 6c를 참조하면, 본 실시예의 이미지 센서 패키지(100g)는 패키지 기판(110c)의 구조, 및 그에 따른 이미지 센서 칩(120)의 실장 구조와 와이어 본딩 구조에서, 도 1a의 이미지 센서 패키지(100)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서 패키지(100g)에서, 패키지 기판(110c)은 중앙 부분에 형성된 그루브(G)를 포함할 수 있다. 또한, 이미지 센서 칩(120)은 그루브(G) 내에 배치되고 접착층(125)을 통해 접착되어 실장될 수 있다.
패키지 기판(110c) 상에 상부 기판 패드(113c)는 제1 방향(x 방향)으로 양측 외곽 부분에 제2 방향(y 방향)을 따라 배치될 수 있다. 다만, 이미지 센서 칩(120)이 패키지 기판(110c)의 그루브(G) 내에 배치됨에 따라, 이미지 센서 칩(120)과 패키지 기판(110c)의 상면은 유사한 높이를 가질 수 있다. 또한, 패키지 기판(110c)의 상부 기판 패드(113c)는 이미지 센서 칩(120)의 칩 패드(126)와 실질적으로 동일한 높이를 유지할 수 있다. 이와 같이, 상부 기판 패드(113c)와 칩 패드(126)가 실질적으로 동일한 높이를 유지함에 따라, 상부 기판 패드(113c)를 이미지 센서 칩(120)에 최대한 인접하여 배치할 수 있고, 그에 따라, 본딩 와이어(130)의 길이가 감소하여, 본딩 와이어(130)의 스트레스가 감소할 수 있다.
본 실시예의 이미지 센서 패키지(100g)에서, 이미지 센서 칩(120)이 패키지 기판(110c)의 그루브(G) 내에 배치됨에 따라, 댐(160)을 통해 적층된 투명 커버(140)의 상면의 높이가 그루브(G) 깊이만큼 낮아지고, 밀봉재(150)의 두께도 얇아질 수 있다. 따라서, 이미지 센서 패키지(100g) 전체 두께가 감소할 수 있다. 결과적으로, 본 실시예의 이미지 센서 패키지(100g)는 얇은 두께의 이미지 센서 패키지를 구현하는 데 기여할 수 있다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서 패키지를 포함한 카메라 장치에 대한 단면도이다. 도 1a를 함께 참조하여 설명하고, 도 1a 내지 도 6c의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 7을 참조하면, 본 실시예의 카메라 장치(1000)는 이미지 센서 패키지(100)와 카메라 외형부(500)를 포함할 수 있다. 본 실시예의 카메라 장치(1000)에서, 이미지 센서 패키지(100)는 도 1a의 이미지 센서 패키지(100)일 수 있다. 그러나 그에 한하지 않고, 본 실시예의 카메라 장치(1000)는, 도 3a, 도 4a, 및 도 5a 내지 도 6c의 이미지 센서 패키지들(100a ~ 100g) 중 어느 하나를 도 1a의 이미지 센서 패키지(100) 대신 채용할 수 있다.
카메라 외형부(500)는 외부 기판(510), 하우징(520), 필터(530) 및 렌즈(540)를 포함할 수 있다. 외부 기판(510) 상에 이미지 센서 패키지(100)가 외부 접속 단자(180)를 통해 실장될 수 있다. 외부 접속 단자(180)는, 예컨대, 솔더 볼일 수 있다. 이미지 센서 패키지(100)는 솔더 볼을 통해 외부 기판(510)에 전기적으로 연결될 수 있다. 외부 기판(510)은 추가적인 기능을 수행하거나 다른 장치와 연결을 위한 회로를 포함할 수 있다. 기판이 별도로 제작될 필요가 없을 경우, 외부 기판(510)은 하우징(520)의 일부를 구성할 수 있다.
하우징(520)은 이미지 센서 패키지(100)를 둘러싸고, 외부로부터의 물리적 충격으로부터 이미지 센서 패키지(100)를 보호할 수 있다. 또한, 하우징(520)은 EMI(Electro Magnetic Interference) 차폐 소재를 포함함으로써, 이미지 센서 패키지(100)로 외란(Disturbance)이 침투하는 것을 차폐하는 기능을 수행할 수도 있다.
필터(530)는 렌즈(540)가 배치된 하우징(520)의 입구쪽에 배치되고, 이미지 센서 패키지(100)로부터 소정 거리만큼 이격되어 배치될 수 있다. 필터(530)는, 예컨대, 적외선 차단 필터(Infrared Cut-off Filter), 즉 IR 필터일 수 있다. 실시예에 따라, 필터(530)는 카메라 외형부(500)와는 별도의 구성요소로 구비될 수 있다. 또한, 전술한 바와 같이, 투명 커버(140)에 적외선을 차단하는 기능의 코팅층(142)이 형성된 경우, 필터(530)는 생략될 수 있다.
렌즈(540)는 하우징(520)의 입구 부분, 즉, 경통 부분에 위치하고, 외부로부터 유입되는 광을 굴절시켜, 이미지 센서 패키지(100)로 입사시킬 수 있다. 다시 말해서, 외부로부터 유입되는 광은 렌즈(540)를 통해 이미지 센서 패키지(100)의 이미지 센서 칩(120)의 센서부(124)에 집중될 수 있다. 렌즈(540)는 도 7에 도시된 바와 같이, 경통 부분에 복수 개 배치될 수 있다.
본 실시예의 카메라 장치(1000)는 다양한 분야에 적용될 수 있다. 예컨대, 카메라 장치(1000)는, 차량의 전방 및 후방 카메라에 적용될 수 있다. 차량용 이미지 센서 패키지 분야의 경우, 후방 카메라를 시작으로 전세계적으로 의무 장착이 진행되고 있는 중이고, 주차 보조 역할에서 벗어나 주행 시스템과 연계되어 자율 주행 등에서 비중이 더욱 커지고 있다. 그에 따라, 차량용 이미지 센서 패키지의 신뢰성이 더욱 중요한 이슈로 떠오르고 있다.
전술한 바와 같이, 본 실시예의 카메라 장치(1000)의 이미지 센서 패키지(100)에서, 댐(160)이 하부에 SRL(161)과 상부에 바디층(163)을 구비하고, 또한, SRL(161)이 바디층(163)에 비해 낮은 점성도를 가질 수 있다. 그에 따라, 바디층(163)의 3스텝 경화 과정에서, 하부층에 가해지는 스트레스가 완화되고, 하부층의 크랙 발생, 및 하부층들의 층간-박리 등과 같은 불량이 방지됨으로써, 이미지 센서 패키지(100)의 신뢰성이 크게 향상될 수 있다. 결과적으로, 본 실시예의 카메라 장치(1000)는 이미지 센서 패키지(100)의 높은 신뢰성을 가지고 차량용 카메라에 유용하게 이용될 수 있다.
도 8a 내지 도 8f는 본 발명의 일 실시예에 따른, 도 1a 이미지 센서 패키지를 제조하는 과정을 개략적으로 보여주는 단면도들이다.
도 8a를 참조하면, 본 실시예의 이미지 센서 패키지의 제조방법은, 먼저 패키지 기판(110)을 준비한다. 패키지 기판(110)은 기판 바디(111), 상부 기판 패드(113), 하부 기판 패드(115), 및 보호층(117u, 117d)을 포함할 수 있다. 기판 바디(111)은 단일층 또는 다중층의 배선들을 포함하고, 상부 기판 패드(113)는 기판 바디(111)의 배선들을 통해 대응하는 하부 기판 패드(115)에 전기적으로 연결될 수 있다. 한편, 도 8a에서 도시된 패키지 기판(110)은, 다수의 패키지 기판들(110)이 함께 포함된 대면적 기판의 일부일 수 있다.
상부 기판 패드(113)는 패키지 기판(110)의 상면 상에 배치되되, 제1 방향(x 방향)으로 양측 외곽 부분에 제2 방향(y 방향)을 따라 배치될 수 있다. 하부 기판 패드(115)는 기판 바디(111)의 하면 상에 형성되고, 3열로 배치될 수 있다. 그러나 실시예에 따라, 하부 기판 패드(115)는 2열 또는 4열 이상으로 배치되거나, 또는 기판 바디(111)의 하면 전체에 걸쳐 2차원 어레이 구조로 배치될 수 있다. 상부 기판 패드(113)와 하부 기판 패드(115)는 대응하는 보호층(117u, 117d)을 관통하여 보호층(117u, 117d)으로부터 노출될 수 있다.
도 8b를 참조하면, 패키지 기판(110)의 상면 상에 접착제를 도포하여 접착층(125)을 형성할 수 있다. 접착층(125)은 이미지 센서 칩(120)의 실장 위치에 대응하여, 패키지 기판(110)의 상면 중앙 부분에 형성될 수 있다. 한편, 접착층(125)은 유동성의 접착제를 디스펜서 등을 통해 도포하고 어느 정도 경화시켜 형성하거나, 또는 접착성 필름을 패키지 기판(110)의 상면 중앙 부분에 부착하여 형성할 수 있다.
계속해서, 패키지 기판(110) 상에 이미지 센서 칩(120)을 실장한다. 이미지 센서 칩(120)은 접착층(125)을 통해 부착되어 고정될 수 있다. 이미지 센서 칩(120)은 칩 바디(122), 센서부(124), 및 칩 패드(126)을 포함할 수 있다. 칩 바디(122)는 이미지 센서 칩(120)의 기판과 배선층을 포함할 수 있다. 센서부(124)는 다수의 픽셀들을 구비한 픽셀 영역(PIa)을 포함하고, 픽셀 영역(PIa)에 픽셀들이 2차원 어레이 구조로 배치될 수 있다. 픽셀 영역(PIa)의 픽셀들 각각은 기판 내에 형성된 PD를 포함할 수 있다. 센서부(124)는 이미지 센서 칩(120)의 중앙 부분에 배치될 수 있다. 칩 패드(126)는 이미지 센서 칩(120)의 주변 영역(PEa)에 배치될 수 있다. 칩 패드(126)는 제1 방향(x 방향)으로 이미지 센서 칩(120)의 양측 주변 영역(PEa)의 외곽 부분에 제2 방향(y 방향)을 따라 배치될 수 있다.
도 8c를 참조하면, 이미지 센서 칩(120)의 칩 패드(126)를 패키지 기판(110)의 대응하는 상부 기판 패드(113)로 본딩 와이어(130)로 연결하는 와이어 본딩 공정을 수행한다. 와이어 본딩 공정은, 예컨대, 캐필러리(capillary)를 이용하여 수행할 수 있다. 와이어 본딩 공정을 통해 본딩 와이어(130)의 제1 끝단은 칩 패드(126)에 연결되고, 제2 끝단은 상부 기판 패드(113)에 연결될 수 있다. 본 실시예의 이미지 센서 패키지의 제조방법에서, 본딩 와이어(130)는, 예컨대, Au으로 형성될 수 있다. 그러나 본딩 와이어(130)의 재질이 Au에 한정되는 것은 아니다.
도 8d를 참조하면, 이미지 센서 칩(120)의 상면 상에 댐(160)을 형성한다. 댐(160)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 도 1b에 도시된 바와 같이, 댐(160)은 이미지 센서 칩(120)의 상면의 외곽 부분을 둘러싸며, 사각형 고리 형태를 가지도록 형성될 수 있다. 한편, 댐(160)은 이미지 센서 칩(120)의 칩 패드(126)와 그에 연결된 본딩 와이어(130)의 제1 끝단을 덮을 수 있다. 댐(160)은 하부에 SRL(161) 및 상부의 바디층(163)을 포함하는 구조로 형성될 수 있다. 댐(160)의 좀더 구체적인 형성 방법들에 대해서는 도 9a 내지 도 11c의 설명 부분에 좀더 상세히 설명한다.
도 8e를 참조하면, 투명 커버(140)를 댐(160) 상에 적층한다. 예컨대, 댐(160) 상의 투명 커버(140)의 적층은 열과 압력이 인가되면서 수행될 수 있다. 댐(160)은 점성을 통해 투명 커버(140)에 부착되고 캐비티(C)를 밀봉할 수 있다. 이와 같이 댐(160)이 캐비티(C)를 밀봉함으로써, 외부의 습기나 이물질이 이미지 센서 칩(120)의 센서부(124)로 유입되는 것을 방지할 수 있다.
도 8f를 참조하면, 패키지 기판(110) 상에 밀봉재(150)를 도포하여, 이미지 센서 칩(120), 본딩 와이어(130), 및 투명 커버(140)를 밀봉한다. 밀봉재(150)는 이미지 센서 칩(120)과 댐(160)의 측면을 덮을 수 있다. 또한, 밀봉재(150)는 투명 커버(140)의 측면과 하면의 일부를 덮을 수 있다. 밀봉재(150)는 이미지 센서 칩(120)의 센서부(124)가 외부의 이물질에 의해 오염되는 것을 방지하고, 또한, 외부의 충격으로부터 이미지 센서 패키지(100)를 보호할 수 있다.
이후, 패키지 기판(110)의 하면 상의 하부 기판 패드(115) 상에 외부 접속 단자(180)를 부착한다. 외부 접속 단자(180)는, 예컨대, 솔더 볼일 수 있다. 한편, 도 8a 내지 도 8f의 과정은 다수의 패키지 기판들(110)이 함께 포함된 대면적의 기판 상에서 수행될 수 있다. 그에 따라, 외부 접속 단자(180)의 형성 후, 대면적의 기판에 대한 싱귤레이션 공정이 수행될 수 있다. 싱귤레이션 공정 후에, 도 1a의 이미지 센서 패키지(100)가 완성될 수 있다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른, 도 8d의 댐을 형성하는 과정을 좀더 구체적으로 보여주는 단면도들이다. 도 2b를 함께 참조하여 설명하고, 도 2a 및 도 2b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 9a를 참조하면, 본 실시예의 이미지 센서 패키지(100)의 제조 방법에서, 도 8d의 댐(160)을 형성하는 과정은, 먼저, 이미지 센서 칩(120)의 칩 바디(122) 상에 댐-월(165)을 형성한다. 댐-월(165)은 댐(160)의 형태에 대응하여 제1 방향(x 방향) 또는 제2 방향(y 방향)으로 연장하고, 연장하는 방향에 수직하는 방향, 예컨대, 제2 방향(y 방향) 또는 제1 방향(x 방향)으로 소정 간격 이격되어 2개가 형성될 수 있다. 이하, 댐(160)이 제2 방향(y 방향)으로 연장하는 부분을 가지고 설명한다. 제1 방향(x 방향)으로 2개의 댐-월들(165)의 간격은 제2 폭(W2)을 가질 수 있다. 제2 폭(W2)은, 예컨대, 350㎛ 이하일 수 있다. 그러나 2개의 댐-월들(165)의 간격이 상기 수치에 한정되는 것은 아니다.
댐-월(165)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 또한, UV 조사를 통한 급속 경화를 진행하여 댐-월(165)은 제2 방향(y 방향)으로 매우 얇은 폭을 가질 수 있다. 댐-월(165)은 전술한 바와 같이 에폭시 수지를 포함할 수 있다. 그러나 댐-월(165)의 재질이 에폭시 수지에 한정되는 것은 아니다.
도 9b를 참조하면, 댐-월(165) 형성 후, 2개의 댐-월들(165) 사이의 칩 바디(122) 상에 제1 SRL(161)을 형성한다. SRL(161) 역시 댐(160)의 형태에 대응하여 제2 방향(y 방향)으로 연장할 수 있다. 댐-월들(165) 각각의 폭이 매우 작다고 할 때, SRL(161)의 제1 방향(x 방향)의 폭은 제2 폭(W2)과 거의 동일할 수 있다. 도 9b에 도시된 바와 같이, SRL(161)의 제3 방향(z 방향)의 두께는 댐-월(165)의 두께보다 작을 수 있다. 또한, SRL(161)은 제1 방향(x 방향)으로 중심이 두껍고 양쪽 외곽이 얇은 형태를 가질 수 있다. 그러나 실시예에 따라, SRL(161)은 제1 방향(x 방향)으로 균일한 두께를 가질 수도 있다.
SRL(161)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 전술한 바와 같이, SRL(161)은 바디층(163)보다 점성도가 낮은 물질을 포함할 수 있다. 예컨대, SRL(161)은 실리콘 계열의 물질을 포함할 수 있다.
도 9c를 참조하면, SRL(161) 형성 후, SRL(161) 상에 바디층(163)을 형성한다. 바디층(163)은 댐(160)의 대부분을 차지하고, 댐(160)의 형태에 대응하여 제2 방향(y 방향)으로 연장할 수 있다. 바디층(163)의 제1 방향(x 방향)의 폭은 제1 폭(W1)을 가질 수 있다. 제1 폭(W1)은, 예컨대, 300㎛ 이하일 수 있다. 그러나 바디층(163)의 제1 폭(W1)이 상기 수치에 한정되는 것은 아니다.
바디층(163)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 바디층(163)은, 예컨대, 에폭시 수지를 포함할 수 있다. 그러나 바디층(163)의 재질이 에폭시 수지에 한정되는 것은 아니다. 바디층(163)은 3스텝 경화 과정을 통해 경화될 수 있다. 3스텝 경화 과정에 대해서는 앞서, 도 1a의 설명 부분에서 설명한 바와 같다. 한편, 바디층(163)을 형성할 때, 바디층(163)의 하부에 댐-풋(D-F)이 형성될 수 있다. 바디층(163)의 형성을 통해, 도 1a의 이미지 센서 패키지(100)의 댐(160)이 완성될 수 있다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른, 도 8d의 댐을 형성하는 과정을 좀더 구체적으로 보여주는 단면도들이다. 도 3b를 함께 참조하여 설명하고, 도 3a, 도 3b, 및 도 9a 내지 도 9c의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 10a를 참조하면, 본 실시예의 이미지 센서 패키지(100a)의 제조 방법에서, 도 8d의 댐(160a)을 형성하는 과정은, 먼저, 이미지 센서 칩(120)의 칩 바디(122) 상에 제1 SRL(161-1)을 형성한다. 제1 SRL(161-1)은 댐(160a)의 형태에 대응하여 제1 방향(x 방향) 또는 제2 방향(y 방향)으로 연장할 수 있다. 이하, 댐(160a)이 제2 방향(y 방향)으로 연장하는 부분을 가지고 설명한다.
제1 SRL(161-1)은 제1 방향(x 방향)으로 폭은 제1 폭(W1')을 가질 수 있다. 제1 폭(W1')은, 예컨대, 250㎛ 이하일 수 있다. 그러나 제1 SRL(161-1)의 제1 폭(W1')이 상기 수치에 한정되는 것은 아니다.
제1 SRL(161-1)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 제1 SRL(161-1)은 바디층(163a)보다 점성도가 낮을 수 있다. 그러나 제1 SRL(161-1)은, 차후에 형성되는 제2 SRL(161-2)보다는 점성도가 높을 수 있다. 예컨대, 제1 SRL(161-1)은 실리콘 계열의 물질을 포함할 수 있다. 그러나 제1 SRL(161-1)의 재질이 실리콘 계열의 물질에 한정되는 것은 아니다. 예컨대, 제1 SRL(161-1)은 에폭시 수지로 형성되고, 점성도를 낮추기 위해 필러의 성분이나 성분비가 조절될 수 있다.
도 10b를 참조하면, 제1 SRL(161-1) 형성 후, 제1 SRL(161-1) 상에 제2 SRL(161-2)을 형성한다. 제2 SRL(161-2)은 제1 방향(x 방향)으로 제1 SRL(161-1)보다 폭이 넓을 수 있다. 예컨대, 제2 SRL(161-2)은 제1 방향(x 방향)으로 제3 폭(W3)을 가지며, 제3 폭(W3), 350㎛ 이하일 수 있다. 그러나 제2 SRL(161-2)의 제3 폭(W3)이 상기 수치에 한정되는 것은 아니다. 도 10b에 도시된 바와 같이, 제2 SRL(161-2)은 제1 SRL(161-1)을 완전히 덮을 수 있다. 또한, 제1 방향(x 방향)으로 제2 SRL(161-2)의 일부는 칩 바디(122)의 상면을 덮을 수 있다.
제2 SRL(161-2)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 제2 SRL(161-2)은 바디층(163a)보다 점성도가 낮을 수 있다. 또한, 제2 SRL(161-2)은 제1 SRL(161-1)보다 점성도가 낮을 수 있다. 예컨대, 제2 SRL(161-2)은 실리콘 계열의 물질을 포함하고, 필러의 성분이나 성분비가 조절되어 제1 SRL(161-1)보다 점성도가 낮을 수 있다. 한편, 제2 SRL(161-2)의 재질이 실리콘 계열의 물질에 한정되는 것은 아니다. 예컨대, 제2 SRL(161-2)도 에폭시 수지로 형성되고, 요구되는 점성도를 맞추기 위해 필러의 성분이나 성분비가 조절될 수 있다. 제2 SRL(161-2)의 형성을 통해 SRL(161a)이 완성될 수 있다.
도 10c를 참조하면, SRL(161a) 형성 후, SRL(161a) 상에 바디층(163a)을 형성한다. 바디층(163a)은 댐(160a)의 대부분을 차지하고, 댐(160a)의 형태에 대응하여 제2 방향(y 방향)으로 연장할 수 있다. 바디층(163a)의 제1 방향(x 방향)의 폭은 제1 폭(W1')을 가질 수 있다. 제1 폭(W1')은, 예컨대, 250㎛ 이하일 수 있고, 제1 SRL(161-1)과 실질적으로 동일할 수 있다. 그러나 바디층(163a)의 제1 폭(W1')이 상기 수치에 한정되는 것은 아니다. 또한, 제1 방향(x 방향)으로 바디층(163a)의 폭은 제1 SRL(161-1)의 폭과 다를 수도 있다.
바디층(163a)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 바디층(163a)은, 예컨대, 에폭시 수지를 포함할 수 있다. 그러나 바디층(163a)의 재질이 에폭시 수지에 한정되는 것은 아니다. 바디층(163a)은 3스텝 경화 과정을 통해 경화될 수 있다. 3스텝 경화 과정에 대해서는 앞서, 도 1a의 설명 부분에서 설명한 바와 같다. 한편, 바디층(163a)을 형성할 때, 바디층(163a)의 하부에 댐-풋(D-F)이 형성될 수 있다. 바디층(163a)의 형성을 통해, 도 3b의 이미지 센서 패키지(100a)의 댐(160a)이 완성될 수 있다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른, 도 8d의 댐을 형성하는 과정을 좀더 구체적으로 보여주는 단면도들이다. 도 4b를 함께 참조하여 설명하고, 도 4a, 도 4b, 및 도 9a 내지 도 10c의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 11a를 참조하면, 본 실시예의 이미지 센서 패키지(100b)의 제조 방법에서, 도 8d의 댐(160b)을 형성하는 과정은, 먼저, 이미지 센서 칩(120)의 칩 바디(122) 상에 제1 SRL(161-1a)을 형성한다. 제1 SRL(161-1a)은, 댐(160b)의 형태에 대응하여, 제1 방향(x 방향) 또는 제2 방향(y 방향)으로 연장할 수 있다. 이하, 댐(160b)이 제2 방향(y 방향)으로 연장하는 부분을 가지고 설명한다.
제1 SRL(161-1a)은 제1 방향(x 방향)으로 폭은 제4 폭(W4)을 가질 수 있다. 제4 폭(W4)은, 예컨대, 150㎛ 이하일 수 있다. 그러나 제1 SRL(161-1a)의 제4 폭(W4)이 상기 수치에 한정되는 것은 아니다.
제1 SRL(161-1a)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 제1 SRL(161-1a)은 바디층(163b)보다 점성도가 낮을 수 있다. 그러나 제1 SRL(161-1a)은, 차후에 형성되는 제2 SRL(161-2a)보다는 점성도가 높을 수 있다. 예컨대, 제1 SRL(161-1a)은 실리콘 계열의 물질을 포함할 수 있다. 그러나 제1 SRL(161-1a)의 재질이 실리콘 계열의 물질에 한정되는 것은 아니다. 예컨대, 제1 SRL(161-1a)도 에폭시 수지로 형성되고, 점성도를 낮추기 위해 필러의 성분이나 성분비가 조절될 수 있다.
도 11b를 참조하면, 제1 SRL(161-1a) 형성 후, 제1 SRL(161-1a) 상에 제2 SRL(161-2a)을 형성한다. 제2 SRL(161-2a)은 제1 방향(x 방향)으로 제1 SRL(161-1a)보다 폭이 넓을 수 있다. 예컨대, 제2 SRL(161-2a)은 제1 방향(x 방향)으로 제5 폭(W5)을 가지며, 제5 폭(W5), 200㎛ 이하일 수 있다. 그러나 제2 SRL(161-2a)의 제5 폭(W5)이 상기 수치에 한정되는 것은 아니다. 도 11b에 도시된 바와 같이, 제2 SRL(161-2a)은 제1 SRL(161-1a)을 완전히 덮을 수 있다. 또한, 제1 방향(x 방향)으로 제2 SRL(161-2a)의 일부는 칩 바디(122)의 상면을 덮을 수 있다.
제2 SRL(161-2a)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 제2 SRL(161-2a)은 바디층(163b)보다 점성도가 낮을 수 있다. 또한, 제2 SRL(161-2a)은 제1 SRL(161-1a)보다 점성도가 낮을 수 있다. 예컨대, 제2 SRL(161-2a)은 실리콘 계열의 물질을 포함하고, 필러의 성분이나 성분비가 조절되어 제1 SRL(161-1a)보다 점성도가 낮을 수 있다. 한편, 제2 SRL(161-2a)의 재질이 실리콘 계열의 물질에 한정되는 것은 아니다. 예컨대, 제2 SRL(161-2a)도 에폭시 수지로 형성되고, 요구되는 점성도를 맞추기 위해 필러의 성분이나 성분비가 조절될 수 있다. 제2 SRL(161-2a)의 형성을 통해 SRL(161b)이 완성될 수 있다.
도 11c를 참조하면, SRL(161b) 형성 후, SRL(161b) 상에 바디층(163b)을 형성한다. 바디층(163b)은 댐(160b)의 대부분을 차지하고, 댐(160b)의 형태에 대응하여 제2 방향(y 방향)으로 연장할 수 있다. 바디층(163b)의 제1 방향(x 방향)의 폭은 제1 폭(W1")을 가질 수 있다. 제1 폭(W1")은, 예컨대, 350㎛ 이하일 수 있다. 그러나 바디층(163b)의 제1 폭(W1")이 상기 수치에 한정되는 것은 아니다. 도 11c에 도시된 바와 같이, 바디층(163b)은 SRL(161b)을 완전히 덮을 수 있다. 또한, 제1 방향(x 방향)으로 바디층(163b)의 일부는 칩 바디(122)의 상면을 덮을 수 있다.
바디층(163b)은 디스펜서를 이용하여 디스펜싱 방식으로 형성할 수 있다. 바디층(163b)은, 예컨대, 에폭시 수지를 포함할 수 있다. 그러나 바디층(163b)의 재질이 에폭시 수지에 한정되는 것은 아니다. 바디층(163b)은 3스텝 경화 과정을 통해 경화될 수 있다. 3스텝 경화 과정에 대해서는 앞서, 도 1a의 설명 부분에서 설명한 바와 같다. 바디층(163b)의 형성을 통해, 도 4b의 이미지 센서 패키지(100b)의 댐(160b)이 완성될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a ~ 100g: 이미지 센서 패키지, 110, 110a ~110c: 패키지 기판, 111: 기판 바디, 113: 상부 기판 패드, 115: 하부 기판 패드, 117d, 117u: 보호층, 120: 이미지 센서 칩, 122: 칩 바디, 124: 센서부, 125: 접착층, 126: 칩 패드, 130: 본딩 와이어, 140: 투명 커버, 150: 밀봉재, 160, 160a, 160b: 댐, 161, 161a, 161b: SRL, 163, 163a, 163b: 바디층, 165: 댐-월, 180: 외부 접속 단자

Claims (20)

  1. 패키지 기판;
    상기 패키지 기판 상에 본딩 와이어(bonding wire)를 통해 실장되고, 중심 부분에 픽셀 영역과 외곽 부분에 상기 픽셀 영역을 둘러싸는 주변 영역을 구비한 이미지 센서 칩;
    상기 주변 영역 상에 상기 픽셀 영역을 둘러싸는 사각형 링 형태로 배치된 댐(dam);
    상기 댐 상에 배치되고, 상기 댐의 높이 간격을 가지고 상기 이미지 센서 칩의 상부를 덮는 투명 커버; 및
    상기 이미지 센서 칩을 밀봉하고 상기 투명 커버의 측면을 덮는 밀봉재;를 포함하고,
    상기 댐은, 스트레스 경감층(Stress Relaxation Layer: SRL)과 상기 SRL 상의 바디층을 포함하고, 상기 SRL은 상기 바디층보다 점성도(viscosity)가 낮은, 이미지 센서 패키지.
  2. 제1 항에 있어서,
    상기 본딩 와이어는, 상기 이미지 센서 칩의 칩 패드와 상기 패키지 기판의 기판 패드를 전기적으로 연결하고,
    상기 댐은, 상기 칩 패드와 상기 칩 패드에 연결된 상기 본딩 와이어의 끝단을 덮는 것을 특징으로 하는 이미지 센서 패키지.
  3. 제1 항에 있어서,
    상기 댐은, 상기 댐이 연장하는 방향에 수직하는 제1 방향으로, 상기 댐의 양쪽에 배치된 2개의 댐-월들(dam-walls)을 더 포함하고,
    상기 SRL은 상기 2개의 댐-월들 사이에 배치된 것을 특징으로 하는 이미지 센서 패키지.
  4. 제3 항에 있어서,
    상기 바디층은, 상기 제1 방향으로 상기 2개의 댐-월들 간의 간격보다 작은 폭을 가지며,
    상기 바디층의 하부에는 댐-풋(dam-foot)이 형성된 것을 특징으로 이미지 센서 패키지.
  5. 제1 항에 있어서,
    상기 SRL은 제1 SRL과 상기 제1 SRL 상에 제2 SRL을 포함하고,
    상기 제1 SRL은 상기 제2 SRL보다 점성도가 높은 것을 특징으로 하는 이미지 센서 패키지.
  6. 제5 항에 있어서,
    상기 댐이 연장하는 방향에 수직하는 제1 방향으로, 상기 SRL은 상기 바디층보다 큰 폭을 갖는 것을 특징으로 하는 이미지 센서 패키지.
  7. 제5 항에 있어서,
    상기 댐이 연장하는 방향에 수직하는 제1 방향으로, 상기 SRL은 상기 바디층보다 작은 폭을 갖는 것을 특징으로 하는 이미지 센서 패키지.
  8. 제7 항에 있어서,
    상기 제2 SRL은, 상기 제1 방향으로, 상기 바디층보다 큰 폭을 가지고 상기 제1 SRL을 완전히 덮으며,
    상기 바디층은, 상기 제2 SRL을 완전히 덮으면서 상기 제2 SRL 상에 배치된 것을 특징으로 하는 이미지 센서 패키지.
  9. 제1 항에 있어서,
    상기 이미지 센서 칩은 상면 상에 형성된 SiO2 막을 포함하고,
    상기 댐은 상기 SiO2 막 상에 형성되며,
    상기 SRL은 상기 바디층과 SiO2 막 사이의 CTE(Coefficient of Thermal Expansion)의 차이를 완화시키는 물질을 포함하는 것을 특징으로 하는 이미지 센서 패키지.
  10. 상면 상에 기판 패드가 배치되고 하면 상에 외부 접속 단자가 배치된 패키지 기판;
    상기 패키지 기판 상에 실장되고, 중앙 부분에 센서 영역과 외곽 부분에 상기 픽셀 영역을 둘러싸는 주변 영역을 구비한 이미지 센서 칩;
    상기 주변 영역 상에 상기 픽셀 영역을 둘러싸도록 배치되고, 상기 이미지 센서 칩의 칩 패드를 덮는 댐;
    상기 댐 상에 배치되고, 상기 이미지 센서 칩의 상면에서 이격된 투명 커버;
    상기 칩 패드와 상기 기판 패드를 전기적으로 연결하는 본딩 와이어; 및
    상기 패키지 기판 상에 배치되고, 상기 이미지 센서 칩을 밀봉하며 상기 투명 커버의 측면을 덮는 밀봉재;를 포함하고,
    상기 댐은, SRL과 상기 SRL 상의 바디층을 포함하고, 상기 SRL은 상기 바디층보다 점성도가 낮은, 이미지 센서 패키지.
  11. 제10 항에 있어서,
    상기 외부 접속 단자는 BGA(Ball Grid Array) 구조로 배치되고,
    상기 댐은, 상기 칩 패드와 상기 칩 패드에 연결된 상기 본딩 와이어의 끝단을 덮는 것을 특징으로 하는 이미지 센서 패키지.
  12. 제10 항에 있어서,
    상기 댐은, 상기 댐이 연장하는 방향에 수직하는 제1 방향으로, 상기 댐의 양쪽에 배치된 2개의 댐-월들을 더 포함하고,
    상기 SRL은 상기 2개의 댐-월들 사이에 배치된 것을 특징으로 하는 이미지 센서 패키지.
  13. 제10 항에 있어서,
    상기 SRL은 제1 SRL과 상기 제1 SRL 상에 제2 SRL을 포함하고,
    상기 제1 SRL은 상기 제2 SRL보다 점성도가 높은 것을 특징으로 하는 이미지 센서 패키지.
  14. 패키지 기판을 준비하는 단계;
    상기 패키지 기판 상에, 중심 부분에 픽셀 영역과 외곽 부분에 상기 픽셀 영역을 둘러싸는 주변 영역을 구비한 이미지 센서 칩을 실장하는 단계;
    상기 이미지 센서 칩의 칩 패드와 상기 패키기 기판의 기판 패드를 본딩 와이어로 연결하는 단계;
    상기 주변 영역 상에 상기 픽셀 영역을 둘러싸는 사각형 링 형태의 댐을 형성하는 단계;
    상기 이미지 센서 칩의 상면에서 이격되어 상기 이미지 센서를 덮도록 투명 커버를 상기 댐 상에 부착시키는 단계;
    상기 패키지 기판 상에, 상기 이미지 센서 칩을 밀봉하고 상기 투명 커버의 측면을 덮는 밀봉재를 형성하는 단계; 및
    상기 패키지 기판의 하면 상에 외부 접속 단자를 형성하는 단계;를 포함하고,
    상기 댐은, SRL과 상기 SRL 상의 바디층을 포함하고, 상기 SRL은 상기 바디층보다 점성도가 낮은, 이미지 센서 패키지 제조방법.
  15. 제14 항에 있어서,
    상기 댐은 상기 칩 패드와 상기 칩 패드에 연결된 상기 본딩 와이어의 끝단을 덮도록 형성되며,
    상기 외부 접속 단자는 BGA 구조로 배치된 것을 특징으로 하는 이미지 센서 패키지 제조방법.
  16. 제14 항에 있어서,
    상기 댐을 형성하는 단계는,
    상기 주변 영역 상에 상기 SRL을 형성하는 단계, 및
    상기 SRL 상에 바디층을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 패키지 제조방법.
  17. 제16 항에 있어서,
    상기 댐을 형성하는 단계는,
    상기 SRL을 형성하는 단계 전에,
    상기 댐이 연장하는 방향에 수직하는 제1 방향으로, 상기 댐의 양쪽에 2개의 댐-월들을 형성하는 단계를 더 포함하고,
    상기 SRL을 형성하는 단계에서, 상기 SRL은 상기 2개의 댐-월들 사이에 형성하는 것을 특징으로 하는 이미지 센서 패키지 제조방법.
  18. 제14 항에 있어서,
    상기 SRL은 제1 SRL과 상기 제1 SRL 보다 점성도가 낮은 제2 SRL을 포함하고,
    상기 댐을 형성하는 단계는,
    상기 주변 영역 상에 상기 제1 SRL을 형성하는 단계,
    상기 제1 SRL 상에 제2 SRL을 형성하는 단계, 및
    상기 제2 SRL 상에 바디층을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서 패키지 제조방법.
  19. 제18 항에 있어서,
    상기 제2 SRL을 형성하는 단계에서,
    상기 댐이 연장하는 방향에 수직하는 제1 방향으로, 상기 제2 SRL은 상기 제1 SRL보다 큰 폭을 가지고 상기 제1 SRL을 완전히 덮도록 형성하며,
    상기 바디층을 형성하는 단계에서,
    상기 바디층은, 상기 제1 방향으로, 상기 제1 SRL과 실질적으로 동일한 폭을 가지고 상기 제2 SRL 상에 형성하는 것을 특징으로 하는 이미지 센서 패키지 제조방법.
  20. 제18 항에 있어서,
    상기 제2 SRL을 형성하는 단계에서,
    상기 댐이 연장하는 방향에 수직하는 제1 방향으로, 상기 제2 SRL은 상기 제1 SRL보다 큰 폭을 가지고 상기 제1 SRL을 완전히 덮도록 형성하며,
    상기 바디층을 형성하는 단계에서,
    상기 바디층은, 상기 제1 방향으로, 상기 제2 SRL보다 큰 폭을 가지고 상기 제2 SRL을 완전히 덮으면서, 상기 제2 SRL과 상기 주변 영역 상에 형성하는 것을 특징으로 하는 이미지 센서 패키지 제조방법.
KR1020220109491A 2022-08-30 2022-08-30 이미지 센서 패키지 및 그 패키지 제조방법 KR20240031527A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220109491A KR20240031527A (ko) 2022-08-30 2022-08-30 이미지 센서 패키지 및 그 패키지 제조방법
US18/137,684 US20240072084A1 (en) 2022-08-30 2023-04-21 Image sensor package and method of fabricating the same
CN202310761196.5A CN117637780A (zh) 2022-08-30 2023-06-26 图像传感器封装件和制造该图像传感器封装件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220109491A KR20240031527A (ko) 2022-08-30 2022-08-30 이미지 센서 패키지 및 그 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20240031527A true KR20240031527A (ko) 2024-03-08

Family

ID=89998704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220109491A KR20240031527A (ko) 2022-08-30 2022-08-30 이미지 센서 패키지 및 그 패키지 제조방법

Country Status (3)

Country Link
US (1) US20240072084A1 (ko)
KR (1) KR20240031527A (ko)
CN (1) CN117637780A (ko)

Also Published As

Publication number Publication date
US20240072084A1 (en) 2024-02-29
CN117637780A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US8624371B2 (en) Methods of fabrication of package assemblies for optically interactive electronic devices and package assemblies therefor
US8097895B2 (en) Electronic device package with an optical device
TWI306291B (en) Semiconductor device and manufacturing method of the same
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US20100155917A1 (en) Semiconductor device and method for fabricating the same
JP2012094882A (ja) ウェハーレベルのイメージセンサモジュールの製造方法
US20090239329A1 (en) Method for manufacturing package structure of optical device
EP3982412B1 (en) Image sensor package and method of fabricating the same
US20240128713A1 (en) Package structure
KR20240031527A (ko) 이미지 센서 패키지 및 그 패키지 제조방법
TW202410485A (zh) 影像感測器封裝及其製造方法
CN218496124U (zh) 传感器封装器件
EP3211672B1 (en) Chip-scale package for an optical sensor semiconductor device with filter and method of producing a chip-scale package
WO2024053466A1 (ja) 半導体装置および電子機器
WO2023162713A1 (ja) 半導体装置、電子機器および半導体装置の製造方法
WO2023053503A1 (ja) 撮像装置、電子機器および撮像装置の製造方法