JPH0322543A - 電子デバイスの被覆方法及び装置 - Google Patents

電子デバイスの被覆方法及び装置

Info

Publication number
JPH0322543A
JPH0322543A JP2144258A JP14425890A JPH0322543A JP H0322543 A JPH0322543 A JP H0322543A JP 2144258 A JP2144258 A JP 2144258A JP 14425890 A JP14425890 A JP 14425890A JP H0322543 A JPH0322543 A JP H0322543A
Authority
JP
Japan
Prior art keywords
intermediate layer
edge
gel
nozzle
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2144258A
Other languages
English (en)
Inventor
Patrick Manus
パトリック、マヌス
Rudolf Kutscherauer
ルードルフ、クチエラウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0322543A publication Critical patent/JPH0322543A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子デバイスの被覆方法及びこの方法を実施す
るための装置に関する。
〔従来の技術〕
この種の被覆技術は欧州特許出願公開第８８１３ ４ １３８８７号公報に記載されている。複合集積回路のよ
うな敏感なデバイスは一般に、これを周囲の影響から保
護するためにプラスチックコンパウンドで包囲されてい
る。従来開発された被覆コンパウンドはデバイスを周囲
から確実に遮蔽することができるが、熱的にはチップ材
料に格別良好に適合しているわけではなく、従って特に
作業温度が著しく変動する場合には許容し得ない高い応
力を受ける可能性がある。従ってチップ表面を熱膨張差
を許容しまた種々の被覆プラスチックを広範に選択する
ことのできる弾性的でかつ圧縮可能の中間層で被覆する
方向に移行してきている。
この中間層に関しては上記の公報に種々の材料及び塗布
法、例えばＵＶ硬化性シリコンゴムを手作業で施すか又
はポリエーテルウレタンを配量することが提案されてい
る。この場合配量処理により表面被覆を形或するために
、中間層コンバウンドをチップ上に蛇行状に導く有溝針
によってか又はスリット状ノズルを通して押し出すこと
が意図されている。
実地においては、上記の公報に記載されている物質及び
塗布技術が小面積のチップにおいて満足すべき結果をも
たらすことが示されている。これに対して約１　ｃａ又
はそれ以上のチップ表面の場合、その敏感なボンド線接
触により機械的な作用に対して特殊な保護を施された縁
範囲は、もはや容易には確実に被覆することができない
。これは特に、施されたプラスチックがその表面張力に
より比較的急速に滴形状に結集するからである。他の欠
点は、被覆されたデバイスが更に平坦でなければならな
い場合に生じる。すなわち合流した中間層がチップの中
央で、場合によっては被覆コンパウンドによりもはや被
覆されないような厚さに、従ってかなり厚く形成される
ことである。この場合デバイスは局部的にもはや完全に
は包囲されず、また予定した構造形状を示さない。
理論的には上記の滴形成を阻止又は除去するいくつかの
方法が存在する。すなわち中間層を射出戒形技術で製造
することもできる（ドイツ連邦共和国特許出願公開第３
８３３２７６号公報参照）。
この技術は輪郭のはっきりした層形状を可能とし、また
自動化することができる。しかしこの方法は極めて複雑
に構威された射出戒形装置を必要とし、確実に時間をと
り、層をチップ表面にのみ限定して設けることは容易で
はない。従って上記ドイツ連邦共和国特許出願公開第３
８３３２７６号公報ではすべてのボンド線を端子脚部と
共にその接触部をも含めて被覆する。しかしこの実施態
様は特定のチップ型にあっては絶対に避けなければなら
ない。
更に層物質を被覆すべき表面の中心に滴下し、次いでデ
バイスを回転することによって分布させることもできる
（ドイツ連邦共和国特許出願公告第２６３７１０５号公
報参照）。最後にドイツ連邦共和国特許出願公開第３４
４２１３１号公報に相応して、チップに接合可能の物質
を注ぎかけ、次いでこのコンパウンドを高めた温度でプ
レスされる薄膜を用いて所望の形にする方法も存在する
。
しかしこれらの方法は、もともと大量生産の対象とはな
らないほど高価なものにつくことは明らかである。
〔発明が解決しようとする課題〕
従って本発明は最初に記載した形式の方法において、中
間層の全チップ表面をその角部まで被覆し、その際極め
て平坦な形状が保持されるように中間層を施すことを課
題とする。この場合その塗布法は、層コンパウンドをで
きる限り僅かな過剰量で可能とし、またもちろん工業的
規模での製造に適しているべきである。
〔課題を解決するための手段〕
この課題は本発明によれば２つの相対する底面を有する
プレートの形をした両基底面（゜′被覆面′゜）の一方
からかつ少なくともその角範囲からボンド線が出ている
電子デバイスを、 ａ）　被覆面上に弾性及び圧縮可能のコンパウンドに硬
化可能の流動性ゲルを塗布し、その際このゲルが表面被
覆層（゛中間層゜゛）を形成するようにゲルを種々の方
向で被覆面上に導く少なくとも１個のノズルに通し、 ｂ）　中間層を少なくともその流動性を失う程度に前硬
化し、 Ｃ）　中間層を備えたデバイスを被覆コンパウンドで包
囲する 各工程により被覆するに当たり、ゲルがＵ■硬化性であ
り、１列（“整列軸“）に配置された多数のノズルを使
用し、工程ａ）で、 ａ１）　　まずノズル列を縁の１つ（“スター１・縁”
′）の上方で、同時にスタート縁に対して平行に走るそ
の整列軸に沿って往復させ、 ａ２）　　引続きノズル列をその被覆面を越えて、スタ
ート縁と向かい合う被覆面の縁（“ストップ縁゛）にま
で導き、 工程ｂ）で中間層をＵＶ光線で照射することによりスタ
ート縁に対して平行に延びる線条帯状に硬化し、この線
条帯がノズル列に対し予め与えられた場所間隔で同様に
スタート縁からストップ縁まで被覆面上を導かれること
によって解決される。
〔作用効果〕
実験結果は、数個の塗布箇所が集合的にまた規定の移動
模様に応じてチップ表面の上方を導かれまた予め規定さ
れた時間間隔でＵＶ硬化を実施する本発明により設定さ
れた配置処理が、縁範囲におけるその最小厚さ及び表面
中央上での許容最大厚さに関する高度の要件を満足する
層形状をもたらすことを示している。この場合配置技術
はボンド線接触部が攻撃されないように慎重に行う。す
べての個々の工程は自動化可能であり、全自動被包処理
にまで拡げることができる。更に中間層は１０秒未満で
施すことができ、特にＵＶ硬化を第１工程で層物質がそ
の流動性を失う程度にのみ実施し、ついで第２工程で多
数のデバイス例えばリードフレームのすべてのチップを
同時に硬化する場合、例えば更に２０秒間経過させる必
要がある。
個々の場合の状況に応じて、本発明により設定された方
法の各パラメータを変更することを推奨することができ
る。すなわちノズル列を更にストップ縁上でもこの縁に
対して平行に往復移動させることが有意義である。また
例えばノズル列をチップ表面上に導く第２部分工程の開
始時に短時間づつ、ゲルの漏出を１回又は数回阻止する
ことがしばしば好ましい。更に時としてチップの上を導
かれるノズル列の速度を変えることも提案することがで
きる。この場合には比較的早い速度でスタートし、引続
き速度を落とし、チップの大部分がすでに被覆された時
点でこの速度を再び高めた場合に最良の結果が得られる
。
本発明で設定した方法は、ノズル（一般には有溝針）が
前硬化用として使用されるＵＶ光源と一緒に例えば共通
の往復台上に、固定した場所間隔で設置されている場合
に特に簡単に実施することができる。
〔実施例〕
次に本発明を図面との関連において記載したー実施例に
基づき詳述する。各図において互いに同じ部分は同じ符
号で示されている。
第１図及び第２図に示したデバイスは４Ｍビットメモリ
を被覆したものである。本来のメモリ１（縁の長さ１５
Ｘ７ｍｍの底面を有するチップ）は系の支持体２上に固
定されている。メモリ１の支持体２とは反対側の表面３
の縁及び角部からはポンド線４が出ており、これらのボ
ンド線はそれぞれその一端で、すなわちネールヘッド５
によりチップに接触しまたその他端で端子脚部６と接し
ている。チップの全表面３は中間層７で覆われており、
中間層はネールヘッド５を特定の最小厚さで被覆しまた
チップ中央に向かって極く僅かに隆起している。装置全
体は外被２１で被包され、これからは端子脚部６が突出
しているにすぎない。
中間層は次のようにして形成する。
まず、一般には他のチップと一緒にベルト状のリードフ
レーム内に組み込まれているチップ１をゲルディスペン
サの下に配置する。このディスベンサは一列に配置され
た６個の有漢針８〜１３を含む（第３図）。これらの針
はこれがその下方に存在するチップ面の狭幅側（縁１４
）をすべて覆うように互いに間隔を置いて配置されてい
る。
ディスベンサはダウ・コーニングＣＤｏｗ　Ｃｏｒｎｉ
ｇ）社製の商品名ｒＤＣ７　５５　１〜７０Ｑ」で販売
されているゲルで満たされている。このゲルはＵＶ光線
で硬化する溶剤不合の単戒分シリコンである。
１１ １２ ゲル放出の開始前にこの針はアーチ状ボンド線に対し規
定の距離をおいて下げられている。その後ゲルを規定の
圧力で有漢針に通して押し出す。
処理経過はチップの表面及びデザインとの関連において
経験的にｌ＋１１認する。この場合重要なことは、すで
に記載したように複数針の移動方向及び速度、ディスベ
ンサの開閉時間及び追送するＵＶ光源の場所的／時間的
位置決めである。
本例の場合スタート縁１４の上に存在する複数針はディ
スペンサの投入後まず、ノズル列の延伸方向に対して平
行に延びるスタート縁に沿って往復移動する（二重矢印
ａ）。この移動行程は、外側有溝針８及び１３がそれぞ
れスタート縁１４に対して直角に延びるチップ縁１５、
１６に達する程度の大きさである（位置８′又は１３′
）。
この第１部分工程後、針列は縁１５、ｌ６に沿って比較
的速い速度Ｖ，で導かれる。この場合ディスペンサはま
ず針列が点ｂにまで移動する一定時間遮断される。この
場合ディスペンサパルスが中断することは特に、第１部
分工程で十分に施されたゲルが溶けて流れ、これにより
隣接するチップ面にも層物質が沈着することにつながる
（この作用はスタート縁から距離が増すにつれて減少す
る）。
点Ｃで終わる次の部分工程でディスベンサは、その移動
速度ｖＩを維持しながら再び投入される。
点ｄで終了する次の部分工程で移動速度はより小さな値
■２に落とされる。この速度の抑制は、縁範囲からこの
表面帯域に付加的なゲルがもはや達することはないこと
から必要である。
針列が点ｅまで来る次の部分工程でＵＶ光源を投入する
。この光源は２個の光導体１７、ｌ８を備えたＵＶ点照
射器である。この照射器のスペクトルはフィルタで使用
したゲルに同調した波長領域に狭められる。この装置の
光導体は規定の距離を置いて系の上方に位置づけられて
いる。この位置で光導体は中間層をスタート縁１４に対
して平行に延びる線条帯２０内で照射する。双方の光導
体は針列と同じ速度でチップ面の上方を導かれまたこれ
が照射されたゲル線条帯を前硬化するように、すなわち
更に溶けて流れるのを阻止するように調整される。ＵＶ
光源の投入時、この線条帯は縁１４の範囲にある。
針列が点ｅから点ｆにまで移動する間に、その移動速度
は元の値■１に上げられる。最後の部分区間、すなわち
点ｇがスタート縁と逆のチップ縁１９（ストップ縁）に
達するまでの区間でゲルの供給を中止し、針の速度を再
び値ｖ２に落とす。
この速度変更は層厚を更に平坦化するのに役立つ。
ストップ縁の上で移動方向を変える。すなわち針を第１
部分工程におけるのと同様に縁１４及び１９に対して平
行に往復移動をさせ（二重矢印ｈ）、その結果外側針８
及び１３は位置８″及び１３″に達する。次いで針を引
き上げる。針に追随する露光線条帯もまたストップ縁１
９に移行した際、ＵＶ光線を遮断する。その後ディスベ
ンサ及びＵ■光源を縁１５及び１６に沿ってその出発位
置に戻す。同時にチップ１を縁１４及び１９に沿って更
に送ることにより、隣接するチップが針列の下方に来る
。
１５ リードフレームのすべてのチップを被覆し終わった時点
で、各チップを一緒にＵＶランブで約２０秒間最終的に
完全硬化する。引続き通常の方法でリードフレームのチ
ップを熱硬化性又は熱可塑性コンパウンドで被包し、最
後に各デバイスを切り離す。
一連のテストは、こうして製造した中間層がチップ角部
の特に問題となる隆起部上で規則的に規定の最小厚さを
有しまたチップ中央では常に規定の最大厚さ以下である
ことを示す。
本発明で設定された方法は以上詳述した実施例にのみ限
定されるものではない。すなわち他のデバイス、場合に
よってはまたハイブリッド回路に関しても論しられる。
この場合中間層を更に、例えばボリイξドからなってい
てもよい他の層で内張リすることは当業者の自由に選択
し得るところである。
【図面の簡単な説明】
第１図は、すでに中間層で被覆されているがまた個別化
されていないチップを系の支持体及び端１６ 子脚部が一部破断されている状態で示した平面図、第２
図は被覆されかつ個別化された状態の第１図の■−■線
に沿ったチップ断面図、第３図は中間層を製造するため
の本発明方法での種々の部分工程を連続して示す図であ
る。 ｌ・・・メモリ ２・・・支持体 ３・・・メモリ表面 ４・・・ボンド線 ５・・・ネールヘッド ６・・・端子脚部 ７・・・中間層 ８〜ｌ３・・・有溝針 １４・・・スタート縁 １５、１６・・・スタート縁に対して直角に延びる縁１
７、ｌ８・・・光導体 ｌ９・・・ストップ縁 ２０・・・線条帯 ２１・・・外被

Claims (11)

    【特許請求の範囲】
  1. （１）２つの相対する底面を有するプレートの形をした
    両基底面（“被覆面”）の一方からかつ少なくともその
    角範囲からボンド線が出ている電子デバイスを、 ａ）被覆面上に弾性及び圧縮可能のコンパウンドに硬化
    可能の流動性ゲルを塗布し、そ の際このゲルが表面被覆層（“中間層”） を形成するようにゲルを種々の方向で被覆 面上に導く少なくとも１個のノズルに通し、ｂ）中間層
    を少なくともその流動性を失う程度に前硬化し、 ｃ）中間層を備えたデバイスを被覆コンパウンドで包囲
    する 各工程により被覆するに当たり、 ゲルがＵＶ硬化性であり、 １列（“整列軸”）に配置された多数のノ ズルを使用し、 工程ａ）で ａ１）まずノズル列を縁の１つ（“スタート縁”）の上
    方で、同時にスタート縁に対し て平行に走るその整列軸に沿って往復させ、ａ２）引続
    きノズル列をその被覆面を越えて、スタート縁と向かい
    合う被覆面の縁（“ス トップ縁”）にまで導き、 工程ｂ）で中間層をＵＶ光線で照射するこ とによりスタート縁に対して平行に延びる線条帯状に硬
    化し、この線条帯がノズル列に対し予め与えられた場所
    間隔で同様にスタート縁からストップ縁まで被覆面上を
    導かれる ことを特徴とする電子デバイスの被覆方法。
  2. （２）ノズル列を部分工程ａ３）でその整列軸に対して
    平行に更にストップ縁の上部でも往復させることを特徴
    とする請求項１記載の方法。
  3. （３）部分工程ａ２）の開始時にはゲルをノズルから放
    出しないことを特徴とする請求項１又は２記載の方法。
  4. （４）部分工程ａ３）中ゲルをノズルから放出しないこ
    とを特徴とする請求項１ないし３の１つに記載の方法。
  5. （５）ノズルを被覆面上に導く速度を変化させることを
    特徴とする請求項１ないし４の１つに記載の方法。
  6. （６）部分工程ａ２）の進行中の速度をまず減速し、そ
    の後再び増すことを特徴とする請求項５記載の方法。
  7. （７）中間層を工程ｂ）で単に前硬化し、引続きこのデ
    バイスを他の同様にその都度前硬化された中間層を有す
    るデバイスと一緒に、同じ作業工程で最終的に硬化する
    ことを特徴とする請求項１ないし６の１つに記載の方法
    。
  8. （８）ノズルと前硬化用ＵＶ光源とが互いに定置の場所
    間隔で装着されている第１往復台を含むことを特徴とす
    る請求項１ないし７の１つに記載の方法を実施する装置
    。
  9. （９）チップを搬送する第２往復台を含み、第１往復台
    は前硬化を実施した後再びノズル列をそのスタート縁の
    上に配置する出発位置に戻し、また第２往復台は第１往
    復台の後退中中間層を有するデバイスをスタート縁に対
    して平行に更に送り、同時に新しいデバイスをその位置
    に配置することを特徴とする請求項８記載の装置。
  10. （１０）ノズルが有溝針であることを特徴とする請求項
    １ないし７の１つに記載の方法を実施する装置。
  11. （１１）ＵＶ光源が２個の光導体を含み、その端部がそ
    れぞれ中間層平面の上方に位置し、それぞれ中間層平面
    に対して傾斜した光線を投光することを特徴とする請求
    項１ないし７の１つに記載の方法を実施する装置。
JP2144258A 1989-06-05 1990-06-01 電子デバイスの被覆方法及び装置 Pending JPH0322543A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3918315 1989-06-05
DE3918315.7 1989-06-05

Publications (1)

Publication Number Publication Date
JPH0322543A true JPH0322543A (ja) 1991-01-30

Family

ID=6382111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2144258A Pending JPH0322543A (ja) 1989-06-05 1990-06-01 電子デバイスの被覆方法及び装置

Country Status (3)

Country Link
US (1) US5087479A (ja)
EP (1) EP0401746A3 (ja)
JP (1) JPH0322543A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002224637A (ja) * 2001-02-05 2002-08-13 Kiso Kogyo Kk 遮水シート用保護シートの敷設方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240746A (en) * 1991-02-25 1993-08-31 Delco Electronics Corporation System for performing related operations on workpieces
US5302553A (en) * 1991-10-04 1994-04-12 Texas Instruments Incorporated Method of forming a coated plastic package
JP2801487B2 (ja) * 1992-04-30 1998-09-21 シャープ株式会社 パネルの実装構造および実装方法並びに樹脂供給硬化方法
US5381599A (en) * 1993-04-12 1995-01-17 Delco Electronics Corp. Liquid crystal polymer encapsulated electronic devices and methods of making the same
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
KR100377981B1 (ko) * 1994-06-07 2003-05-27 텍사스 인스트루먼츠 인코포레이티드 성형화합물큐어링방법
JP3337847B2 (ja) * 1995-02-27 2002-10-28 株式会社東芝 電子部品内蔵カードの製造方法
DE19536434C2 (de) * 1995-09-29 2001-11-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterlaser-Bauelements
US5702775A (en) * 1995-12-26 1997-12-30 Motorola, Inc. Microelectronic device package and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579821A (en) * 1969-08-21 1971-05-25 Us Navy Method of making conformal blocks for evaporatively cooling circuit assemblies
US3622419A (en) * 1969-10-08 1971-11-23 Motorola Inc Method of packaging an optoelectrical device
DE2637105B2 (de) * 1976-08-18 1978-10-05 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum gleichmäßigen Verteilen eines Lackes
JPS5785250A (en) * 1980-11-17 1982-05-27 Mitsubishi Electric Corp Coating method for semiconductor device
GB2096825A (en) * 1981-04-09 1982-10-20 Sibbald Alastair Chemical sensitive semiconductor field effect transducer
FI72409C (fi) * 1984-03-09 1987-05-11 Lohja Ab Oy Foerfarande foer inkapsling av pao en baerremsa anordnade halvledarkomponenter.
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JPS62154794A (ja) * 1985-12-27 1987-07-09 ノードソン株式会社 実装回路板への防湿絶縁剤の被覆方法
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
JPH01157610A (ja) * 1987-12-15 1989-06-20 Matsushita Electric Ind Co Ltd 振動発生素子を有する封止部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002224637A (ja) * 2001-02-05 2002-08-13 Kiso Kogyo Kk 遮水シート用保護シートの敷設方法

Also Published As

Publication number Publication date
EP0401746A2 (de) 1990-12-12
US5087479A (en) 1992-02-11
EP0401746A3 (de) 1991-01-16

Similar Documents

Publication Publication Date Title
JPH0322543A (ja) 電子デバイスの被覆方法及び装置
US6544465B1 (en) Method for forming three dimensional structures from liquid with improved surface finish
US6909929B2 (en) Stereolithographic method and apparatus for packaging electronic components
US5897339A (en) Lead-on-chip semiconductor device package having an adhesive layer formed from liquid adhesive and method for manufacturing the same
US7128551B2 (en) Surface smoothing of stereolithographically formed 3-D objects
US8716849B2 (en) Semiconductor device including one or more stiffening elements
US6399004B1 (en) Method for encapsulating a chip on a carrier
US4961886A (en) Method of controlling flow by a radiation formed dam
KR20180021059A (ko) 기판 일체형 개스킷의 제조 방법
US6121067A (en) Method for additive de-marking of packaged integrated circuits and resulting packages
US7288431B2 (en) Molded stiffener for thin substrates
US5130781A (en) Dam for lead encapsulation
US5334245A (en) Method and apparatus for coating the top of an electrical device
CN106941098A (zh) 半导体封装及其制造方法
KR102028027B1 (ko) 반도체 칩의 전자파 차폐막 형성 장치 및 방법
EP1060507B1 (en) Mould part, mould and method for encapsulating electronic components mounted on a carrier
US5083193A (en) Semiconductor package, method of manufacturing the same, apparatus for carrying out the method, and assembly facility
CN1050224C (zh) 芯片插接模块的封装方法及实施该方法所用的装置
DE4327133B4 (de) Verfahren zum Aufbringen eines optischen Koppelmediums
US6200386B1 (en) Apparatus for additive de-marking of packaged integrated circuits
JPH11238744A (ja) Ｉｃカード等用ｉｃモジュールの封止方法
JP2835329B2 (ja) 半導体素子の封止方法
DE102021116584A1 (de) Licht emittierendes bauelement
JPS5812342A (ja) 半導体装置の製造方法
JPS63208814A (ja) 光フアイバテ−プ電線の製造方法