CN1050224C - 芯片插接模块的封装方法及实施该方法所用的装置 - Google Patents
芯片插接模块的封装方法及实施该方法所用的装置 Download PDFInfo
- Publication number
- CN1050224C CN1050224C CN95121694A CN95121694A CN1050224C CN 1050224 C CN1050224 C CN 1050224C CN 95121694 A CN95121694 A CN 95121694A CN 95121694 A CN95121694 A CN 95121694A CN 1050224 C CN1050224 C CN 1050224C
- Authority
- CN
- China
- Prior art keywords
- cast material
- contact surface
- hole
- dosage
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 29
- 239000000463 material Substances 0.000 claims abstract description 90
- 230000005855 radiation Effects 0.000 claims description 26
- 238000005538 encapsulation Methods 0.000 claims description 16
- 239000007788 liquid Substances 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 6
- 230000000191 radiation effect Effects 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 238000006116 polymerization reaction Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 229920002994 synthetic fiber Polymers 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000037237 body shape Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 4
- 238000001723 curing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000003847 radiation curing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Credit Cards Or The Like (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
Abstract
在一种用可固化的液体状浇铸材料对芯片插件模块进行单侧封装的方法中，流入贯穿到芯片插件模块的接触表面的孔洞内的浇铸材料在封闭该孔洞时由于辐射作用而固化，从而阻止其从位于接触表面上的孔口流出。在用于实施本方法的设备中，设有大约位于封装区域下方的支承表面中的一个空腔，而该封装区域由在支承表面上可与接触表面一起被固定定位的载体形成；和至少一个能对准载体的辐射源，用该辐射源至少能发射出使流入到孔洞中的浇铸材料固化的辐射线。
Description
本发明涉及一种芯片插件模块的封装方法及实施该方法所用的设备。
包含至少一个存储器芯片和/或微处理机芯片的无源和有源芯片插件的需用量日益激增。典型的例子就是所谓的电话卡。在制造芯片插件时，要制成一个芯片插件模块，将其插入芯片插件体的凹槽内，并在其中固定。为了避免因外界影响所造成的数据资料损耗或毁坏，必须使制成的芯片插件经受严格的检验。例如进行机械强度试验，包括沿长度方向与沿宽度方向偏转的弯曲试验，以及扭转试验。典型的损伤为集成电路组件的载体断裂；芯片插件模块从与其结合的芯片插件插座体中脱落出来；或者集成电路组件断裂。因此，芯片插件的机械负载能力还取决于构成封装的浇铸材料，以及在芯片插件模块与集成电路芯片插件之间的连接区的质量。对于连接区的质量来说，重要的是，芯片插件模块绝不能超过预定的最高厚度，从而在封装时，芯片插件模块可以精确地配合在芯片插件体的凹槽中，并可以按规定固定，而不会使接触表面相对于相邻表面突出或后退。因此，封装体必须具有确定的形状，确定的大小和较好的附着性，而且，在大规模生产中，也能按稳定不变的形状及大小制出。
在美国专利US4962415(图6)所描述的已知方法中，把一个预先放置在由多个相互连接的载体所组成的载体带上的集成电路组件用导线使其与接触表面相连，然后，分别用一滴液体浇铸材料将其覆盖。该浇铸材料展开并封住导线、所谓的焊接岛，可能还有集成电路组件。为了保证模块有预先规定的厚度，有时需将固化的浇铸材料进行附加的切削加工。载体必须具有结构上所需要的通孔(以达到连通接触)或者加工时所需要的孔洞和小孔(根据加工和根据加工时的误差)，使浇铸材料能在封装区域内不受控制地流入上述孔洞中，甚至从其流过。从多方面考虑，这是不利的。为了能形成一定形状和大小的封装体，浇铸材料必须以预定的剂量供入。如果浇铸材料不受控制地流入，有时不受控制地流过，则会根据各自的具体情况，形成不同大小和不同形状的封装件。此外，还存在这样的危险，即由于浇铸材料在某些地方过多流失，会使实际上被埋入的元件在模件上不受约束。最后，由于接触表面被流过的浇铸材料弄脏，需要有事后的清洁工作，或者会导致高的废品。还有，如果模块在其中封装的设备被弄脏，就会影响工作过程。
本发明的任务是提供开始时所述的那种方法，以及实施该方法所用的设备。根据本发明的方法和设备，能够用简单的方式达到所希望的芯片插件模块尺寸及高质量的封装体，而且能避免接触表面被浇铸材料弄脏。
在按本发明的用规定剂量加入的能固化的液体状态的浇铸材料，对芯片插件模块进行单侧封装的方法中，该芯片插件模块具有接触表面，至少一个集成电路组件和使集成电路组件与接触表面连接的导线，以及在封装区域内能贯通到接触表面的按结构需要有意设置和/或按加工需要偶然设置的孔洞，流进上述孔洞内的液体状浇铸材料由于受辐射作用而硬化，从而堵塞封住孔洞，由此阻止浇铸材料从接触表面上敞开的孔洞的孔口流出。
在按本发明的加入可硬化的液体状浇铸材料，对芯片插件模块进行单侧封装的设备中，每个芯片插件模块具有一个平的有接触表面的载体，至少一个集成电路组件和使集成电路组件与接触表面相连的导线，以及在封装区域内能贯通到接触表面的按结构需要有意设置和/或按加工需要偶然设置的孔洞，该设备具有用于使载体固定定位的支承表面，至少有一个用于向封装区域加入浇铸材料的剂量装置，在位于封装区域下方的支承表面内，设置了一个空腔，而该封装区域是在支承表面上可与接触表面一起被固定定位的载体所形成的，而且还设置了至少一个能对准载体的辐射源，用该辐射源至少能发射出能使流入到孔洞中的浇铸材料固化的辐射线。
根据本方法，可以以对成本有利的方式，即使在大量生产中,也可以不需要后续加工保持芯片插件模块的预先规定的尺寸，并做出相同形状和大小的高质量的封装体。由于浇铸材料受到阻止，不会以无控制的方式通过载体中的孔洞流失，不会发生接触表面以及设备被弄脏的情况。当孔洞中的浇铸材料通过辐射处理固化到一定程度时，就封住该孔洞。最好采用能通过紫外线光固化的浇铸材料，因为它几乎是自发地激化的，这样，在连接区域就几乎不会产生热量(使用带滤光器的辐射源)，这对由热塑材料制成的芯片插件体和模块是有利的。经过辐射处理后，孔洞会迅速被封住，这是因为，为了可靠地封住孔洞，只需要对少量的浇铸材料进行辐射处理。辐射可以从接触表面，或者从封装侧，或者从两侧作用。由于孔洞迅速地被封住，因此，对此所需要的那部分浇铸材料的量基本上与存在的孔洞的大小和数量无关，所以，按原则选定的总剂量即使在大量生产中，也能导致同样的封装。
在封装时，在设备中，通过辐射线处理使正在进入或者已经进入孔洞的浇铸材料固化，直至将孔洞封住。只要采用预先调节好的浇铸材料剂量，就会制出具有预定形状和大小的封装体。也可避免接触表面或/和支承表面被弄脏。在大批量生产中，还可以用高生产率制出实际上相同的封装体，即使每个载体的停留时间较短，封装体中的全部浇铸材料还没有完全固化。它可以利用稀液体状态的，因而能迅速并精确加工的浇铸材料，即使对于在其封装区域内具有有意的或偶然的大小和/或许多孔洞的载体。
虽然已经知道，具有大孔洞的载体可以通过用胶带粘贴进行预处理，并在封装体固化以后，除去胶带。然而，这在大批量生产中是不能接受的处理方法。
在根据本发明 的另外一个方法中，首先，在用第二剂量使封装体达到其最终大小和形状以前，通过浇铸材料的固化封住孔洞。此时，第一剂量要这样加入，即它只是将孔洞可靠地封住，而封装的主体部分由第二剂量形成，或者是用第一剂量已形成封装体的大部分，而第二剂量则只用于进一步精细调节封装体的大小和形状。
在本发明的另一个方法中，在接着用一个稀液体状态的浇铸材料实现所希望的封装体形状和大小之前，用粘液体状态的浇铸材料封住每一个孔洞。
在另一个方案中，特别合适的是辐射线从载体的接触表面开始，因为采用这个方法，就可以迅速阻止浇铸材料通过孔洞进入和流过，并将孔洞可靠地封住。
根据又一个方案，将采用辐射作用，它可以使每次加入的浇铸材料迅速坚固，而同时既不会对载体也不会对电子元件造成损害。
根据再一个方案，有另一个特别重要的方法。通过施加有控制的压力，也可以在用稀液体状态的浇铸材料时，阻止浇铸材料通过孔洞的流过倾向。这种施加压力的方法，对于辐射作用来说是一个重要的辅助措施。但是，以下考虑也是十分重要的，即在这一技术中，惯常施加负压，以便在封装过程中使载体定位，此时，负压通常传到封装区域下方的接触表面上，同时增强的浇铸材料则通过孔洞被吸入。如果在封装区域中形成压力平衡，或者甚至于形成过压，就会抵制这一倾向，因而用于封住孔洞的辐射能用准确地重现的方式作用于载体，而且不会受到这种影响的影响。
根据本发明的本设备的实施例中的设备具有简单的结构形式，这是由于辐射源安置在支承面下方。此外，辐射作用至少能得到浇铸材料的局部固化，这样，就可以导致短的作业周期。实际上就排除了渗入的浇铸材料将接触表面或者支承表面弄脏的可能性。
本发明又一方案所用的辐射源以合理的能源消耗工作，而且不会对载体及电子元件造成损害。
另外，通过通风连接，或是调节作用在接触表面上的环境压力，或是甚至产生负压，前者适用于负压一压紧装置，此时还可以将负压作用至封装区域下方，后者可以阻止浇铸材料流过或者把浇铸材料压回去。
在采用过压时，封闭接触表面的空腔特别适用，因为在被封闭的空腔中，只要用很少的能量消耗，就可以保持恒定的压力头。
根据本发明又一个实施例，在封装过程中可以保证载体精确地定位。即使抽吸通道持续地用负压供气，在封装区域下方的接触表面也可以通过有意识地控制的压力平衡或过压免除压紧装置的负压的干扰性影响。
本发明再一方面的实施例，通过剂量控制装置，首先只提供一个剂量的浇铸材料，用它封住孔洞。而封装体的最终形状和大小则用第二剂量做成。用这种方法，可以得到具有相同形状和大小能精确地复现的封装。
根据本发明另一个方面的实施例，两个剂量分别由分开的剂量阀门供应。这时，为了封住孔洞，最好加入粘液体状态的浇铸材料或者能使孔洞迅速和可靠地封住的浇铸材料，而第二剂量浇铸材料要如此加入，即用它来将电子元件以所希望的方式埋入，并得到具有理想大小和形状的封装体。
下面将根据附图说明本发明的实施情况。附图1示意地示出了一个用于封装芯片插件模块的装置的局部剖视图，其中用虚线描述其细节变化。
图中的欲封装的芯片插件—模块M是由若干个芯片插件模块所组成的带的一部分。该模块M由平面形载体C制成，最好由非金属材料制成，它在附图1中没有详细示出指向下方的接触表面，而是示出了彼此隔离的接触地带。在载体C的上方必要时在窗框范围内，安置集成电路组件6，它用导线7或是与接触表面9及在该处的接触区域直接连接(直通接触)，或者与装在封装侧的接触区域连接，而该接触区域是与接触地带电导连接的(图中未示出)。在模块M上形成具有一定形状和大小的封装体1，它在所示的实施例中具有圆形山顶8的形状，它埋没了集成电路组件6，导线7，以及在封装侧的接触区域，而且在封装侧粘附在载体C上。上述封装体1是用浇铸材料，最好是一种能辐射固化的树脂做成的，该材料用剂量装置5提供。
用于封装的设备呈现如一个台面T，它包括一个平的支承面10，借助于压紧装置N，模块可按预定的位置在其上定位。在所示实施例中，该压紧装置N具有可以用机械上下移动的压紧器12，以及在台面T内的抽吸通道11，借助于通道，可以把由多个模块组成的带子和欲封装的模块M吸住在支承面10上，并使其定位。抽吸通道11与未在图中显示的真空装置相连通，并有节奏地抽真空。也可以设想，或是只设置压紧器12，或是只设置抽吸通道11。
位于模块M的封装区域的下方，在台面T内设有空腔2，2a。上方的空腔2做成平的凹陷，其轮廓形成了精确限定的用于模块的抽吸区域的边界。空腔2与向下延伸的较小的空腔2a相联接，在空腔2a内或其下方装有辐射源4，例如紫外线辐射器，一俟把模块M放在支承面10上面，辐射源就用辐射线4a照射封装区域下方的接触表面9。空腔2，2a与通风通道3相连通，通风通道3或者与外界连通，以达到压力平衡，或者与压力源Q相连通(如虚线所示)，以便在接触表面9上形成预定的过压。
载体C上具有可贯穿到接触表面9的孔洞L，该孔洞L是由于结构上的需要(用于连通接触)或加工时的需要(小孔、孔洞或开口)而设置的。该孔洞L可以具有不同的大小，形状以及有选择的分布。
图1的剂量装置5是一个有节奏地打开的剂量阀5a，该阀与示意地表示的剂量控制装置13相连接，并与其如此动作，以致对每个封装体给予预定剂量的浇铸材料。浇铸材料由储料槽14供出，并以液体状态存在。该剂量阀门5a可以在任意方向调节(如箭头所示)，以便使浇铸材料能自由浇注到封装区域内，从而使集成电路组件6和导线7能埋入，而且能将封装体1调节至预定的高度。在施加液体状浇铸材料时，它也流入孔洞L中。但是经过辐射处理，流入的浇铸材料固化，并且如此迅速地封住孔洞，以致不会有浇铸材料在接触表面9上向下流动或不受控制地渗透。浇铸材料通过孔洞L在重力作用或毛细管作用下流动的倾向，还进一步受到作用于接触表面9上的压力(与外界的压力平衡或过压)的抵制。这时可以这样进行，即浇铸材料已经在每个孔洞L的上部孔口上固化，或者只有少量的浇铸材料能够流进孔洞L中，或者在流出孔洞以前该浇铸材料就直接在孔洞的下部孔口上固化。
也可以把辐射源4设置在封装侧。此外，也可以进一步设想，不仅可以在支承面10的下方，而且也可以在封装区域的上方至少安置一个辐射源。还可以在载体C上方的封装区域内建立负压，以便能抵制浇铸材料的流过倾向。
本发明的方法还可以有各种变型。浇铸材料的剂量可以一次加入，其中，进入到孔洞L中的浇铸材料立即固化。然后，使封装体1在别处以常规方法固化。另一个方法是可以首先只把第一次的剂量加进去，并经过辐射处理封住孔洞L，然后，加入第二次的剂量，以便形成最终的封装体形状。这样，为了只是封住孔洞，第一次的剂量就可较少些。但是还可以设想，把第一次的剂量选得如此充足，以便形成初步的封装体，然后用第二次的剂量形成最终的封装体形状。此外，还可以利用两个剂量阀门5a，5b，用它们从装有不同的浇铸材料的浇铸材料储料槽提供浇铸材料。为了封住孔洞L，可以使用一种粘液体状的和易固化的浇铸材料，而选择稀液体状的浇铸材料作为第二次剂量，以便能够精确控制最终封装体的形状与大小。也可以设想反过来进行，即首先用流动性极好的浇铸材料封住孔洞，然后，加入粘液体状的浇铸材料作为第二次剂量。
为了制备封装体，应该有一个停顿时间，该停顿时间在一秒的几分之一至数秒之间持续。以后，封装体的最终固化可以在别处以更长的时间完成。为了在抽吸通道11和通风通道3之间达到无懈可击的密封，而且也为了能可靠地保持模块，可以在支承面10上安置一个密封的表面垫层，例如一个塑料垫层或其类似物，它同时保证易损害的接触表面9受到细心的对待。
如前所述，封装可以用一个步骤或多于一个步骤完成，其中，每一次加入到孔洞中的浇铸材料是如此快地固化，以致孔洞被封住，没有浇铸材料向下流过。在大批量生产中，也可以通过辐射处理，采用或不采用压力控制，用经过调节的浇铸材料剂量形成具有预定形状和大小的封装体，这是因为，并没有浇铸材料不受控制地流失。在用多个步骤制造封装体的时候，封装体能够达到很高的精确度，特别是当使用不同调节的浇铸材料时。作为值得最求的附加效果，封装体与载体C之间可以形成极为有效的形锁接合，因为只有受控制地流入孔洞中的浇铸材料可在其中固定。这样，在受到弯曲负荷时，在封装体的临界边界区域范围内提高封装体从载体C上分离的阻抗力。
当封装体的高度不大时，宜使用密度不大于1.5g/cm3的浇铸材料。当封装体高度较高，而且载体上有直径较大的孔洞时，则相反，宜使用其密度大于1.5g/cm3的浇铸材料。其粘度应大于4000-mpa.S，并以10000-30000mpa.S为宜。
Claims (15)
1.用规定剂量加入的能固化的液体状态的浇铸材料，对芯片插件模块进行单侧封装的方法，其中，该芯片插件模块具有接触表面，至少一个集成电路组件和使集成电路组件与接触表面连接的导线，以及在封装区域内能贯通到接触表面的按结构需要有意设置和/或按加工需要偶然设置的孔洞，其特征在于，流进上述孔洞内的液体状浇铸材料由于受辐射作用而硬化，从而堵塞封住孔洞，由此阻止浇铸材料从接触表面上敞开的孔洞的孔口流出。
2.根据权利要求1所述的方法，其特征在于，为了封住上述孔洞，加入第一剂量的浇铸材料，然后，当孔洞封住时，至少再加入第二剂量的浇铸材料。
3.根据权利要求2所述的方法，其特征在于，加入比第二剂量还要粘滞的第一剂量液体状浇铸材料。
4.根据权利要求1所述的方法，其特征在于，流入孔洞中的浇铸材料受到从载体的接触表面侧来的辐射作用。
5.根据权利要求1所述的方法，其特征在于，用一定波长的紫外线对浇铸材料的聚合反应进行辐射处理。
6.根据权利要求1所述的方法，其特征在于，在辐射时，加入到孔洞中的浇铸材料要将接触表面一侧所受的压力与封装侧所受的压力调整成形成压力平衡或是在接触表面上形成过压。
7.加入可硬化的液体状浇铸材料，对芯片插件模块进行单侧封装的设备，其中，每个芯片插件模块具有一个平的有接触表面的载体，至少一个集成电路组件和使集成电路组件与接触表面相连的导线，以及在封装区域内能贯通到接触表面的按结构需要有意设置和/或按加工需要偶然设置的孔洞，该设备具有用于使载体固定定位的支承表面，至少有一个用于向封装区域加入浇铸材料的剂量装置，其特征在于，在位于封装区域下方的支承表面(10)内，设置了一个空腔(2，2a)，而该封装区域是在支承表面(10)上可与接触表面(9)一起被固定定位的载体(C)所形成的，该设备还至少具有一个能对准载体(C)的辐射源(4)，用该辐射源至少能发射出能使流入到孔洞(L)中的浇铸材料固化的辐射线(4a)。
8.根据权利要求7所述的设备，其特征是，辐射源(4)置于支承表面(10)的下方，而且通过空腔(2，2a)对准载体(C)。
9.根据权利要求7所述的设备，其特征是，把紫外线光源安置成在空腔(2，2a)内或紧挨着该空腔。
10.根据权利要求7所述的设备，其特征是，该空腔(2，2a)通过至少一个通风通道(3)与外界空气或与一个压力源(Q)相连通。
11.根据权利要求7-10中之一所述的设备，其特征是，接触表面(9)的空腔(2，2a)被挡住而封闭。
12.根据权利要求7所述的设备，其特征是，设置一个用于载体(C)的压紧装置(N)，它有可以从上方往下降的压紧器(12)或/和在空腔(2，2a)外部的导向支承表面(10)的抽吸通道(11)。
13.根据权利要求7所述的设备，其特征是，在支承表面(10)的上方设置了至少一个用于液体状态的浇铸材料的剂量阀门(5a，5b)，它与剂量控制装置(13)相连接，每次相继地给出一第一剂量和一第二剂量。
14.根据权利要求7所述的设备，其特征是，设置了用于每次给出第一剂量的浇铸材料的第一剂量阀门(5a)和用于每次给出第二剂量的浇铸材料的第二个剂量阀门(5b)。
15.根据权利要求14所述的设备，其特征是，第一和第二剂量阀门(5a，5b)可以由第一和第二浇铸材料供料槽(14)供料，在两个供料槽中存有具有不同标定和/或粘度和/或固化特征的浇铸材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4444812A DE4444812C1 (de) | 1994-12-15 | 1994-12-15 | Verfahren zum Verkappen eines Chipkartenmoduls und Vorrichtung zum Durchführen des Verfahrens |
| DEP4444812.0 | 1994-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1130804A CN1130804A (zh) | 1996-09-11 |
| CN1050224C true CN1050224C (zh) | 2000-03-08 |
Family
ID=6535956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95121694A Expired - Fee Related CN1050224C (zh) | 1994-12-15 | 1995-12-15 | 芯片插接模块的封装方法及实施该方法所用的装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0717370B1 (zh) |
| CN (1) | CN1050224C (zh) |
| AT (1) | ATE207225T1 (zh) |
| DE (2) | DE4444812C1 (zh) |
| ES (1) | ES2164738T3 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479653B2 (en) | 2003-12-04 | 2009-01-20 | Henkel Ag & Co Kgaa | UV curable protective encapsulant |
| DE102019219230A1 (de) * | 2019-12-10 | 2021-06-10 | Robert Bosch Gmbh | Verfahren zur Ausbildung eines Elektronikmodules |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142488A (ja) * | 1983-12-28 | 1985-07-27 | Dainippon Printing Co Ltd | Ｉｃカ−ド |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086850A (ja) * | 1983-10-18 | 1985-05-16 | Dainippon Printing Co Ltd | Ｉｃカ−ド |
| JPS63149191A (ja) * | 1986-12-15 | 1988-06-21 | 日立マクセル株式会社 | Ｉｃカ−ド |
| US5115545A (en) * | 1989-03-28 | 1992-05-26 | Matsushita Electric Industrial Co., Ltd. | Apparatus for connecting semiconductor devices to wiring boards |
-
1994
- 1994-12-15 DE DE4444812A patent/DE4444812C1/de not_active Expired - Fee Related
-
1995
- 1995-12-15 EP EP95119841A patent/EP0717370B1/de not_active Expired - Lifetime
- 1995-12-15 CN CN95121694A patent/CN1050224C/zh not_active Expired - Fee Related
- 1995-12-15 DE DE59509718T patent/DE59509718D1/de not_active Expired - Fee Related
- 1995-12-15 ES ES95119841T patent/ES2164738T3/es not_active Expired - Lifetime
- 1995-12-15 AT AT95119841T patent/ATE207225T1/de not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142488A (ja) * | 1983-12-28 | 1985-07-27 | Dainippon Printing Co Ltd | Ｉｃカ−ド |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0717370B1 (de) | 2001-10-17 |
| CN1130804A (zh) | 1996-09-11 |
| EP0717370A3 (de) | 1997-02-19 |
| ATE207225T1 (de) | 2001-11-15 |
| DE59509718D1 (de) | 2001-11-22 |
| ES2164738T3 (es) | 2002-03-01 |
| DE4444812C1 (de) | 1996-05-15 |
| EP0717370A2 (de) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6458628B1 (en) | Methods of encapsulating a semiconductor chip using a settable encapsulant | |
| US6164946A (en) | Ball grid array (BGA) encapsulation mold | |
| JP3494586B2 (ja) | 樹脂封止装置及び樹脂封止方法 | |
| US5477611A (en) | Method of forming interface between die and chip carrier | |
| US6549821B1 (en) | Stereolithographic method and apparatus for packaging electronic components and resulting structures | |
| US7541658B2 (en) | Optically interactive device package array | |
| EP2136981B1 (de) | Verfahren zur herstellung eines optoelektronischen bauelementes und optoelektronisches bauelement | |
| DE10355065B4 (de) | Verfahren zum Vergießen mit Harz sowie Harzmaterial für das Verfahren | |
| KR102455987B1 (ko) | 성형 금형, 성형 장치, 성형품의 제조 방법 및 수지 몰드 방법 | |
| EP0924756A2 (en) | Method of encapsulating a wire bonded die | |
| US6399004B1 (en) | Method for encapsulating a chip on a carrier | |
| US6815261B2 (en) | Encapsulation method in a molding machine for an electronic device | |
| CN1050224C (zh) | 芯片插接模块的封装方法及实施该方法所用的装置 | |
| JPH0322543A (ja) | 電子デバイスの被覆方法及び装置 | |
| DE102012109144A1 (de) | Bauteilanordnung und Verfahren zum Herstellen von optischen Bauteilen | |
| DE102018122571A1 (de) | VORRICHTUNG ZUR TEMPORÄREN BEGRENZUNG EINES FLIEßFÄHIGEN MATERIALS AUF EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG UND VERFAHREN ZUM HERSTELLEN EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG | |
| US20050266602A1 (en) | Encapsulated chip and method of fabrication thereof | |
| DE4327133B4 (de) | Verfahren zum Aufbringen eines optischen Koppelmediums | |
| US5697149A (en) | Method of coating an electronic component | |
| TWI739700B (zh) | 具光學效果之次毫米發光二極體晶粒封膠方法 | |
| JP2006120880A (ja) | 電子部品の樹脂封止成形方法及び装置 | |
| WO2023088942A1 (de) | Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung | |
| JP2000077440A (ja) | 樹脂封止型混成集積回路の樹脂封止方法 | |
| WO2023274855A1 (de) | Licht emittierendes bauelement | |
| US20050266592A1 (en) | Method of fabricating an encapsulated chip and chip produced thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |