KR900003829B1 - 패케이지 구조를 갖는 반도체장치 제조방법 - Google Patents

패케이지 구조를 갖는 반도체장치 제조방법 Download PDF

Info

Publication number
KR900003829B1
KR900003829B1 KR1019870002470A KR870002470A KR900003829B1 KR 900003829 B1 KR900003829 B1 KR 900003829B1 KR 1019870002470 A KR1019870002470 A KR 1019870002470A KR 870002470 A KR870002470 A KR 870002470A KR 900003829 B1 KR900003829 B1 KR 900003829B1
Authority
KR
South Korea
Prior art keywords
pellets
lead base
pellet
semiconductor chip
cap
Prior art date
Application number
KR1019870002470A
Other languages
English (en)
Other versions
KR870009466A (ko
Inventor
도시오 하마노
시게오 나쓰메
Original Assignee
후지쓰가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰가부시끼가이샤
Publication of KR870009466A publication Critical patent/KR870009466A/ko
Application granted granted Critical
Publication of KR900003829B1 publication Critical patent/KR900003829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

내용 없음.

Description

패케이지 구조를 갖는 반도체장치 제조방법
제 1a 내지 1d 도는 패케이지 구조를 갖는 반도체장치를 제조하는 종래의 방법을 나타내는 도면.
제 2a 내지 2d 도는 본 발명의 일실시예에 의한 패케이지 구조를 갖는 반도체장치를 제조하는 방법을 나타내는 도면.
제 3 도는 제 2a 내지 2d 도에 보인 공정에 사용되는 리드 베이스의 평면도.
제 4a 및 4b 도는 제 2a 내지 2d 도에 보인 공정들내에 사용되는 충전용 펠리트와 고정용 펠리트의 평면도.
제 6a 내지 5d 도는 본 발명의 다른 실시예도.
제 6a 내지 6c 도는 제 5a 내지 5d 도에 보인 공정들에 사용되는 팰리트들의 평면도.
제 7a 내지 7d 도는 본 발명의 다른 실시예도.
제 8a 내지 8c 도는 제7a 내지 7d 도에 보인 공정들에 사용되는 펠리트의 평면도.
제 9 도는 본 발명의 다른 실시예도.
제 10a 도 내지 10d 도는 본 발명의 다른 실시예도.
제 1la 도 내지 1ld 도는 본 발명의 다른 실시예도.
제 12 도는 제 1la 내지 1ld 도에 보인 공정들에 사용되는 펠리트의 평면도.
본 발명은 리이드 베이스(lead base)와 캡(cap)을 포함하는 패케이지 구조를 갖는 반도체장치의 제조방법에 관한 것이다. 본 발명에 의한 방법은 예를들어 핀 격자 배열(pin grid array ; PGA), 라인 패케이지내의 듀알(dual in line package ; DIP), 그리고 리드리스 칩 캐리어(leadless chip carrier ; LCC)의 형으로 IC패케이지들의 제조에 융용될 수 있다.
일반적으로, 패케이지 구조를 갖는 반도체 장치용 리이드 베이스는 내열 에폭시 수지, 비스 마레이미드-트리이진 수지(bismaleimide-triazine resin ; BT resin) 또는 폴리이미드(polyimide)수지와 같은 고내열 열경화성 플라스틱으로 제조된다. 리이드 베이스는 평면도로 4각형으로 되어 있으며, 반도체 칩을 장착하기 위한 홈이 리이드 베이스의 중앙에 형성되어 있다. 밀봉 플라스틱이 리이드 베이스의 측변부까지 도달하지 않도록 하기위한 장벽은 리이드 베이스의 상부표면상에 제공된다. 리이드 베이스의 하부에는 핀들이 제공되어 있으며, 이 핀들은 배선을 통해 반도체 칩에 연결된다.
패케이지 구조의 제조시에 충전용 액체 플라스틱이 홈을 포함하는 리이드 베이스의 상부표면상의 장벽내에 담고 또한 담아논 충전 플라스틱은 경화에 의해 굳는다. 에폭시 수지용액과 같은 열경화성 플라스틱 용액이 충전 플라스틱으로 사용되어 온도를 상승시키면서 경화를 행한다.
그 다음, 충전 플라스틱과 유사한 고정용 열경화성 플라스틱 용액은 뒤집어논 캡내에 당겨진다. 고정용 플라스틱 용액의 길이는 시간이 지남에 따라 균일해지면, 그 다음 그 장치를 뒤집어서 고정용 플라스틱 용액을 내장하는 캡에 껴맞춘다.
그 다음, 고정용 플라스틱 용액은 그 장치에 캡을 고정 시키도록 상승온도로 경화에 의해 굳게 되므로 패케이지가 제조된다.
그러나, 패케이지 구조의 종래의 제조상의 문제점은 시간이 지남에 따라 고정용 플라스틱 용액의 깊이를 균일하게 만드는 단계가 곤란한 것이며, 고정용 플라스틱 용액의 완전히 균일한 깊이를 실현시키기 어렵고, 가장자리 부분들내에서 공극들이 발생되기에 적합하며, 이 공극들은 누수경로(water creepage path)의 유효길이를 줄이게 되므로 결국 방수특성을 저하시킨다. 만일 그러한 누수가 발생될 경우, 장치의 전기회로의 도체가 타버릴 수도 있고, 또한 만일 물이 가장자리 부분들내의 공극들속으로 침투될 경우, 전류의 손실 또는 단락회로가 발생될 수도 있다.
또한 공극속으로 용융땜납이 침투할 수도 있는 문제가 있으며 또한 캡과 리이드 베이스간의 고정용 경화된 플라스틱을 강제로 뽑아내야 하므로 제품으로서 패케이지 구조의 품질을 저하시키는 문제가 있다.
본 발명의 목적은 비교적 간단한 공정들을 사용하여 비교적 저렴한 비용으로 고품질 패케이지 구조를 제조하기 위해 리이드 베이스와 캡을 포함하는 패케이지 구조를 갖는 반도체 장치를 제조하는 개선된 방법을 제공하는데 있다.
본 발명에 의하면, 리이드 베이스에 반도체 칩을 고정 시키는 단계와, 캡내에 온도상승에 의해 용융된다음 경화되는 재료로 만든 고정용 펠리트를 올려놓는 단계와, 그리고 캡내에 고정용 펠리트상에 반도체 칩을 탑재한 리이드 베이스를 뒤집어 올려 놓는 단계들을 포함하는 리이드 베이스와 캡을 포함하는 패케이지 구조를 갖는 반도체 장치 제조방법이 제공된다. 그 다음, 캡과 반도체 칩을 탑재하고 있는 리이드 베이스간의 고정용 펠리트를 가열시켜 고정용 펠리트를 용융시킨다음 그 용융된 고정용 펠리트를 경화시킨다. 따라서, 반도체 칩을 탑재하고 있는 리이드 베이스는 패케이지 구조를 형성하도록 캡에 고정된다.
이하 첨부도면을 참조하여 본 발명의 양호한 실시예를 상세히 실명하면 다음과 같다.
본 발명의 양호한 실시예를 설명하기 전에, 패케이지 구조를 갖는 반도체 장치를 제조하는 종래의 방법에 대해 제 1a 내지 1d 도를 참조하여 설명한다.
1a 도에서, 리이드 베이스 2는 내열에폭시 수지와 같은 고내열 플라스틱으로, 또는 비스마레이미드-트리아진 수지(BT수지) 또는 폴리이미트 수지와 같은 열경화성 플라스틱으로 제조된다. 리이드 베이스 2는 평면도에서 4각형이다. 반도체 칩 1을 장치하기 위한 홈 21은 리이드 베이스 2의 중심부에 제공되며, 반도체 칩 1은 실버페이스트(silver paste)11에 의해 홈 21의 바닥에 고정된다. 밀봉 플라스틱들 71이 리이드 베이스 2의 측면부까지 도달하지 못하게 막아주는 장벽 22는 리이드 베이스 2의 상부 표면상에 제공되어 있다. 핀들 311, 312, 313, 321, 322 및 323은 리이드 베이스 2의 바닥에 제공된다. 이 핀들은 배선들 35와 36을 통해 반도체 칩 1에 연결되어 있다. 패케이지 구조의 제조시에 충전용 액체 플라스틱 71은 제 1b 도에 보인바와같이 홈 21 을 포함하는 리이드 베이스 2의 상부표면상의 장벽내에 담겨진다. 담겨진 충전 플라스틱 71은 경화에 의해 굳어진다. 에폭시 수지용액과 같은 열경화성 플라스틱 용액은 충전 플라스틱 71로서 사용되며 또한 상승온도에 의해 경화된다.
그 다음, 충전 플라스틱 71과 유사한 고정용 열경화성 플라스틱 용액 720을 제1c 도의 하부에 보인 바와같이 뒤집힌 캡 6내에 담는다. 플라스틱 고정용액 720의 깊이는 시간이 지남에 따라 균일하게 된다. 제 1b 도에 보인 장치는 제 1c 도의 상부에 보인 바와같이 뒤집혀서 플라스틱 고정용액 720을 함유하는 캡 6에 껴맞춘다.
그 다음 플라스틱 고정용액을 상승온도로 경화시켜 캡 6을 장치에 고정하여 제 1d 도에 보인 패케이지 구조를 제조한다. 이때에 캡 6과 리이드 베이스 2간의 경화된 고정 플라스틱 72가 부분 72a내에 보인 바와같이 강제로 밀려나온다.
[제 2a 내지 2d 도의 실시예]
본 발명의 실시예에 의한 패케이지 구조를 갖는 반도체장치를 제조하는 방법을 제 2a 내지 2d 도를 참조하여 설명한다.
제 2a 도에서, 리이드 베이스 2는 내열에폭시 수지, 비스마레이미드-트리아진 수지(BT수지) 또는 폴리이미드 수지와 같은 고내열 열경화성 플라스틱 또는 알루미나, 실리콘 카바이드, 알미늄 니트라이드 또는 멀리트(mullite)와 같은 세라믹들로 제조된다. 리이드 베이스 2는 제 3 도에 보인 바와같이 평면도에서 4각형이다. 반도체 칩 1을 장착하기 위한 홈 21은 리이드 베이스 2의 중심부에 제공되어 있다.
용융될 때 충전 플라스틱 펠리트 40이 리이드 베이스 2의 측면부분까지 도달하지 못하게 방지하기 위한 장벽 22는 리이드 베이스 2의 상부표면상에 제공된다. 핀들 311, 312, 313, 321, 322 및 323은 리이드 베이스 2의 바닥에 제공되어 예를들어 금 또는 알미늄으로 만든 배선들 35와 36을 통하여 반도체 칩 1에 연결된다.
충전 펠리트 40은 리이드 베이스 2의 상부표면상의 장벽 22내에 위치된다. 충전 펠리트 40은 에폭시 수지 예 니또 덴꼬 가부시끼가이샤에 의해 제조된 E-펠리트 6050과 같은 열경화성 플라스틱으로 제조된다. 충전 펠리트의 40의 크기는 플라스틱이 상승온도에 의해 용융될 때 용융된 플라스틱이 홈 21을 포함하는 장벽 22내의 전체공간을 점유하는 정도의 것이다. 충전 펠리트 40의 재료는 용융된 플라스틱으로 배선들 35와 36상의 과잉힘을 주입하지 않고 홈 21의 구석부분들을 충전시키는 것이 가능하도록 저점도, 열응력, 및 용융시 열오정합 방지특성을 갖는 플라스틱으로 선택하는 것이 바람직하다. 충전 펠리트 40의 평면도는 제 4a 도에 도시되어 있다.
충전 펠리트 40을 리이드 베이스 2의 상부표면상에서 용융시킨다음 경화에 의해 굳혀서 제 2b 도에 보인 바와같이 플라스틱 밀봉 4를 형성한다.
그 다음, 열경화성 플라스틱 고정 펠리트 50은 제 2c 도의 하부에 보인 바와같이 뒤집은 캡 6내에 놓인다. 제 2b 도에 보인 장치는 제 2c 도의 상부에 보인 바와같이 뒤집어서 고정 펠리트 50을 함유하는 캡 6에 껴 맞춘다. 고정 펠리트 50은 예를들어 니또 덴꼬 가부시끼가이샤에 의해 제조된F-펠리트 6050 또는 아브레스틱 캄파니에 의해 제조된 아브레필름 564이다. 고정 펠리트 50의 평면도는 제 4b 도에 도시되어 있다. 고정 펠리트 50의 두께는 약 0.8 내지 1.2mm이다.
예를들어 15 내지 20시간동안 가열하여 캡 6을 경화 플라스틱을 통해 장치에 고정하여 제 2d 도에 보인 패케이지 구조를 제조한다.
[제 5a 내지 5d 도의 실시예]
본 발명의 다른 실시예에 의한 패케이지 구조를 갖는 반도체장치를 제조하는 방법을 제 5a 내지 5d 도를 참조하여 설명한다.
제 5a 도에서, 리이드 베이스 2는 내열에폭시 수지와 같은 고내열 플라스틱, 비스마레이미드-트리아진 수지(BT수지) 또는 폴리아미드 수지와 같은 열경화성 플라스틱 또는 알루미나, 실리콘 카바이드, 알미늄 니트라이드 또는 멀리트와 같은 세라믹들로 제조된다. 리이드 베이스 2는 제 3 도에 동일하게 보인 바와같은 평면도에서 4 각형을 갖는다. 반도체 칩 1을 장치하기 위한 홈 21은 리이드 베이스 2의 중심부에 제공되며 반도체 칩 1은 실버페이스트 11에 의해 홈 21에 고정된다. 용융할 때 용융된 충전 펠리트 40이 리이드 베이스 2의 측면부분까지 도달하지 못하게 방지하는 장벽 22는 리이드 베이스 2의 상부표면에 제공된다. 핀들 311, 312, 313, 321, 322 및 323은 리이드 베이스 2의 바닥에 제공되어 예를들어 금 또는 알미늄으로 만든 배선들 35와 36을 통해 반도체 칩 1에 연결된다.
그 다음 충전 펠리트 40을 리이드 베이스 2의 상부표면 상의 장벽내에 놓는다. 충전 펠리트 40은 에폭시 수지 예를들어 니또 덴꼬 가부시끼가이샤에 의해 제조된 펠리트 40은 플라스틱이 상승온도에 의해 용융될 때 용융된 플라스틱이 홈 21을 포함하여 장벽 22내의 전공간을 점유하는 식의 그러한 것이다. 충전 펠리트 40의 재료는 배선들 35와 36상에 과잉의 힘을 주지않고, 홈 21의 구석부분들이 용융 플라스틱으로 충전될 수 있도록 용융될 시에 저점도, 저열응력 및 열오정합 방지 특성을 갖는 플라스틱으로 선택하는 것이 바람직하다. 충전 펠리트는 40의 평면도는 제 6a 도에 도시되어 있다.
그 다음, 예비밀봉을 위한 프레임 펠리트 40을 리이드 베이스 2의 상부표면 외주변상의 장벽 22외부에 놓는다. 플레임 펠리트 80은 예를들어 부직포 유리쉬트에 이용되며, 약 40μm 내지 200μm의 두께를 갖는 니또 덴기 고교 가부시끼가이샤에 의해 제조된 F-펠리트 6050이다. 프레임 펠리트 80의 평면도는 제 6b 도에 도시되어 있다. 프레임 펠리트 80의 두께는 약 0.2mm 내지 0.5mmo이다.
충전 펠리트 40과 프레임 펠리트 80이 그 다음 제 5b 도에 도시된 바와같은 충전 플라스틱 4와 예비 밀봉층 8을 형성하도록 리이드 베이스 2의 상부표면상에 용융된다음 경화에 의해 굳는다.
그 다음, 열경화성 플라스틱 고정 펠리트 50은 제 5c 도의 하부에 보인 바와같이 뒤집힌 캡 6내에 놓인다. 제 5b 도에 보인 장치는 제 5c 도의 상부에 보인 바와같이 뒤집은 다음 고정 펠리트 50을 내장하는 캡 6내에 껴 맞춰진다. 고정 펠리트 50은 예를들어 니또 덴기 고교 가부시끼가이샤에 의해 제조되어 부직포 유리쉬트에 이용되는 F-펠리트 6050 이다. 고정 펠리트 50의 평면도는 제 6c 도에 도시된다. 고정 펠리트 50의 두께는 약 0.5mm 내지 1.0mm이다.
따라서, 온도를 상승시킴으로서, 캡 6은 경화 플라스틱을 통해 장치에 고정되어 제 5d 도에 보인 패케이지 구조를 제조한다.
[제 7a 내지 7d 도의 실시예]
본 발명의 다른 실시예에 의한 패케이지 구조를 갖는 반도체장치 제조방법을 제7a 내지 7d 도를 참조하여 설명한다.
제 7a 도에서, 장벽 형성용 충전 펠리트 40과 프레임 펠리트 80을 리이드 베이스 2 의 상부 표면상에 놓는다. 충전 펠리트 40과 플레임 펠리트 80의 재료는 제 5a 도의 경우에 충전 펠리트 40과 프레임 펠리트 80의 것들과 유사하다. 제 7a 도의 충전 펠리트 40과 프레임 펠리트 80의 평면도들은 제 8a 및 8b 도에 도시되어 있다. 프레임 펠리트 80의 두께는 약 0.3mm 내지 0.7mm이다.
따라서, 온도를 상승시킴으로서, 프레임 펠리트 80은 용융된 다음 리이드 베이스 2에 고정되도록 경화되어 프레임 펠리트 80에 의해 둘러쌓인 범위내에서 용융되도록 충전 펠리트 40에 대한 독립된 장벽 8을 형성한다. 따라서, 용융되어 경화된 플라스틱 4에 의한 충전은 제 7b 도에 보인 바와같이 수행된다.
그 다음, 열경화성 플라스틱 고정 펠리트 50을 제 7c 도의 하부에 보인 바와같이 뒤집은 캡 6내에 놓았다. 제 7b 도에 보인 장치는 제 7c 도에 상부에 보인 바와같이 뒤집어서 고정 펠리트 50을 내장하는 캡 6내에 꼭 끼워진다. 고정 펠리트 50의 재료는 제 2c 도의 경우의 것과 동일하다. 고정 펠리트 50의 평면도는 제 8c 도에 도시되어 있다. 고정 펠리트 50의 두께는 약 0.2 내지 0.5mm이다.
따라서, 온도를 상승시킴으로서, 캡 6은 경화된 플라스틱을 통해 장치에 고정되어 제 7d 도에 보인 패케이지 구조를 제조한다.
제 7a 도에 보인 배열대신에 제 9 도에 보인 배열을 적용하는 것이 가능하다. 프레임 펠리트 80의 두께는 제 7a 도의 것과 동일하다.
[제 10a 내지 10d 도의 실시예]
본 발명에 의한 패케이지 구조를 갖는 반도체장치를 제조하는 방법을 제 10a 내지 10d 도를 참조하여 설명한다.
제 10a 도에서, 충전 펠리트 40은 홈 21을 포함하여 리이드 베이스 2의 상부표면의 중심부상에 놓인다. 충전 펠리트 40의 재료는 제 2a, 5a, 7a 및 9 도의 경우의 것들과 동일하다.
따라서, 온도를 상승시킴으로서, 홈 21, 반도체 칩 1 및 배선을 35와 36을 포함하는 장치의 중앙부의 밀봉이 행해져 제 10b 도에 보인 바와같이 언덕형 플라스틱 충전 4를 형성한다.
그 다음, 돌출부 501을 갖는 고정 펠리트 500을 제 10c 도의 하부에 보인 바와같이 뒤집은 캡 6내에 놓인다. 제 10b 도에 보인 장치는 고정 펠리트 500을 내장하는 캡 6내에 꼭 끼워진 바와같이 제 10c 도의 상부에 도시된 바와같이 뒤집혀진다. 고정 펠리트 500의 재료는 제 2a, 5a, 7a 및 9도의 경우들의 것과 동일하다.고정 펠리트 500의 중앙부의 두께는 약 0.3mm 내지 0.7mm이다. 돌출부 501의 두께는 약 0.8mm 내지 1.2mm이다.
따라서, 온도를 상승시킴으로서, 캡 6은 경화된 플라스틱을 통해 장치에 고정되어 제 10d 도에 보인 패케이지 구조가 제조된다.
[제11a 내지 11d도의 실시]
본 발명의 또 다른 실시예에 의한 패케이지 구조를 갖는 반도체 장치를 제조하는 방법을 제11a 내지 11d 도를 참조하여 설명된다.
제 11a 도에서, 충전 펠리트 40은 리이드 베이스 2의 상부표면상의 장벽 22내에 놓인다. 충전 펠리트 40의 재료는 제 2a, 5a, 7a, 9 및 10a 도의 경우들의 것과 동일하다. 그 다음, 충전 펠리트 40은 리이드 베이스 2의 상부 표면 상에 용융되어 경화에 의해 경화되어 제 11b 도에 보인 바와같이 플라스틱 충전 4가 형성된다.
그 다음, 고정 펠리트 550은 제 11c 도의 하부에 보인 바와같이 뒤집힌 캡 6내에 놓인다. 제 11b 도에 보인장치는 제 11c 도의 상부에 보인 바와같이 뒤집혀서 고정 펠리트 550을 내장하는 캡 6에 꼭 끼워진다.
고정 펠리트 550은 예를들어 니또 덴기 고교 가부시끼가이샤에 의해 제조된 E-펠리트 6050과 같는 에폭시 수지와 부직포 유리쉬트 551로 제조된 수지 및 부직포 유리쉬트 부분 551, 그리고 플라스틱 및 부직포 유리쉬트부분 551을 둘러싸는 플라스틱이 없는 전용 부직포 유리 쉬트부분 552로 구성된다. 고정 펠리트 550의 평면도는 제 12 도에 도시되어 있다.
따라서, 온도를 상승시키면 캡 6은 제 1ld 도에 보인 패케이지 구조를 제조하도록 경화된 플라스틱을 통하여 장치에 고정된다. 유리쉬트로만 된 부분 552는 온도가 상승할 때 용융된 플라스틱을 흡수하는 역할을 하여 제 11d 도의 패케이지 구조의 형상 외측을 용융된 플라스틱이 분출되는 것이 방지된다.

Claims (10)

  1. 리이즈 베이스에 반도체 칩을 고정하는 단계와, 용융시킨다음 상승하는 온도에 의해 경화되는 재료로 제조되는 고정 펠리트를 캡내에 올려놓는 단계와, 상기 캡내의 상기 고정 펠리트상에 상기 반도체 칩을 탑재한 상기 리이드 베이스를 뒤집어 놓는 단계와, 그리고 상기 고정 펠리트를 용융시킨다음 용융된 고정 펠리트를 경화시키도록 상기 캡과 상기 반도체 칩을 탑재한 상기 리이드 베이스간의 상기 고정 펠리트를 가열하는 단계를 포함하며, 그에 의해 상기 반도체 칩을 탑재한 상기 리이드 베이스는 상기 캡에 고정되어 패케이지 구조를 형성하는 리이드 베이스와 캡을 포함하는 패케이지 구조를 갖는 반도체장치 제조방법.
  2. 제 1 항에서, 상기 반도체 칩을 고정시키는 상기 단계와 캡내의 고정용 펠리트상에 반도체 칩을 탑재하고 있는 상기 리이드 베이스를 뒤집어 놓는 상기 단계 사이에 충전재로서 상기 리이드 베이스내의 상기 반도체 칩 주변 공간을 예비로 충전시키는 단계를 더 포함하는 패케이지 구조를 갖는 반도체장치 제조방법.
  3. 제 2 항에서, 상기 예비충전은 상기 리이드 베이스상에 상기 반도체 칩 부분상의 충전 펠리트를 올려놓고, 상기 충전 펠리트를 용융시키고, 그리고 용융된 충전 펠리트를 경화시킴으로서 수행되는 패케이지 구조를 갖는 반도체장치 제조방법.
  4. 제 3 항에서, 상기 예비충전은 상기 리이드 베이스의 표면상에 형성된 장벽에 의해 한정된 범위내에서 수행되는 패케이지 구조를 갖는 반도체장치 제조방법.
  5. 제 4 항에서, 상기 장벽은 상기 리이드 베이스의 일부인 패케이지 구조를 갖는 반도체장치 제조방법.
  6. 제 2 항에서, 상기 리이드 베이스의 주변 상부표면상에 프레임 펠리트를 올려놓는 단계와, 그리고 상기 프레임 펠리트를 용융시키도록 상기 프레임 펠리트를 가열한다음 상기 리이드 베이스에 경화된 프레임 펠리트를 고정시키도록 용융된 프레임 펠리트를 경화시키는 단계를 더 포함하는 패케이지 구조를 갖는 반도체장치 제조방법.
  7. 제 2 항에서, 충전 펠리트를 용융시킴으로서 상기 반도체 칩 둘레공간의 예비밀봉과 프레임 펠리트를 용융시켜 용융된 펠리트를 상기 리이드 베이스에 고정시켜서 되는 장벽의 형성이 동시에 수행되는 패케이지 구조를 갖는 반도체장치 제조방법.
  8. 제 6 항에서, 장벽을 형성하기 위해 프레임 펠리트의 평면크기는 리이드 베이스의 평면크기보다 작은 패케이지 구조를 갖는 반도체장치 제조방법.
  9. 제 2 항에서, 상기 예비충전은 충전 펠리트를 용융시킴으로서 상기 리이드 베이스의 상부표면상에서 수행되며, 또한 그다음 캡에 반도체 칩을 고정시키는 것은 반도체 칩과 칩간의 돌출부분을 갖는 고정 펠리트를 용융시킴으로서 수행되는 패케이지 구조를 갖는 반도체장치 제조방법.
  10. 제 4 항에서, 캡내에 놓인 상기 펠리트는 플라스틱 및 부직포 유리쉬트부분과 상기 플라스틱 및 부직포 유리쉬트부분을 둘러싸고 있는 독립된 부직포 유리쉬트 부분에 의해 구성되는 패케이지 구조를 갖는 반도체장치 제조방법.
KR1019870002470A 1986-03-19 1987-03-19 패케이지 구조를 갖는 반도체장치 제조방법 KR900003829B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-59481 1986-03-19
JP61059481A JPS62217645A (ja) 1986-03-19 1986-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR870009466A KR870009466A (ko) 1987-10-26
KR900003829B1 true KR900003829B1 (ko) 1990-06-02

Family

ID=13114541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002470A KR900003829B1 (ko) 1986-03-19 1987-03-19 패케이지 구조를 갖는 반도체장치 제조방법

Country Status (5)

Country Link
US (1) US4999319A (ko)
EP (1) EP0238418B1 (ko)
JP (1) JPS62217645A (ko)
KR (1) KR900003829B1 (ko)
DE (1) DE3782071T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5273940A (en) * 1992-06-15 1993-12-28 Motorola, Inc. Multiple chip package with thinned semiconductor chips
JP2888040B2 (ja) * 1992-07-10 1999-05-10 日本電気株式会社 半導体装置およびその製造方法
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5723787A (en) * 1996-03-04 1998-03-03 Alliedsignal, Inc. Accelerometer mounting system
US6083768A (en) * 1996-09-06 2000-07-04 Micron Technology, Inc. Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
AU2002337834A1 (en) * 2001-10-09 2003-04-22 Tessera, Inc. Stacked packages
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
CN102779910A (zh) * 2011-05-10 2012-11-14 弘凯光电股份有限公司 发光二极管封装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706840A (en) * 1971-05-10 1972-12-19 Intersil Inc Semiconductor device packaging
JPS50144758A (ko) * 1974-05-09 1975-11-20
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
JPS5632736A (en) * 1979-08-24 1981-04-02 Nec Corp Sealing method of hybrid integrated circuit device
DE3040867C2 (de) * 1980-10-30 1985-01-17 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zur Herstellung einer Halbleiteranordnung
JPS5814545A (ja) * 1981-07-17 1983-01-27 Citizen Watch Co Ltd Ｉｃの実装方法
JPS5880845A (ja) * 1981-11-09 1983-05-16 Hitachi Ltd 固体撮像装置の製造方法
US4477828A (en) * 1982-10-12 1984-10-16 Scherer Jeremy D Microcircuit package and sealing method
JPS59145534A (ja) * 1983-02-09 1984-08-21 Matsushita Electric Ind Co Ltd 半導体デバイスの封止方法
JPS59159547A (ja) * 1983-03-03 1984-09-10 Matsushita Electric Ind Co Ltd 半導体素子の保護方法
JPS6017936A (ja) * 1983-07-12 1985-01-29 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物
US4818812A (en) * 1983-08-22 1989-04-04 International Business Machines Corporation Sealant for integrated circuit modules, polyester suitable therefor and preparation of polyester
JPS6080258A (ja) * 1983-10-07 1985-05-08 Fuji Xerox Co Ltd 樹脂封止型半導体装置の製造方法
JPS60111431A (ja) * 1983-11-21 1985-06-17 Toshiba Corp 電子部品の製造方法
JPS60154543A (ja) * 1984-01-24 1985-08-14 Nec Corp 合成樹脂基板を用いた半導体装置
JPS60222450A (ja) * 1984-04-20 1985-11-07 Mitsui Toatsu Chem Inc リジンエステルトリイソシアナ−トの製造方法
JPS6153321A (ja) * 1984-08-23 1986-03-17 Toshiba Corp 半導体封止用エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH0528906B2 (ko) 1993-04-27
EP0238418B1 (en) 1992-10-07
EP0238418A2 (en) 1987-09-23
JPS62217645A (ja) 1987-09-25
EP0238418A3 (en) 1990-05-16
US4999319A (en) 1991-03-12
KR870009466A (ko) 1987-10-26
DE3782071D1 (de) 1992-11-12
DE3782071T2 (de) 1993-02-11

Similar Documents

Publication Publication Date Title
KR900003829B1 (ko) 패케이지 구조를 갖는 반도체장치 제조방법
JP3010784B2 (ja) 低温紫外線硬化型エポキシ封止を有する半導体デバイスとその製法
US5981312A (en) Method for injection molded flip chip encapsulation
US3706840A (en) Semiconductor device packaging
US5304512A (en) Process for manufacturing semiconductor integrated circuit device, and molding apparatus and molding material for the process
US4637130A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US6601294B1 (en) Method for making a packaged semiconductor device
US3691289A (en) Packaging of semiconductor devices
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
US5362679A (en) Plastic package with solder grid array
US4503452A (en) Plastic encapsulated semiconductor device and method for manufacturing the same
JPH08148644A (ja) 樹脂封止型半導体装置
US6230399B1 (en) Backside encapsulation of tape automated bonding device
JP2536456B2 (ja) 半導体装置及びその製造方法
EP2545584B1 (en) Package having spaced apart heat sink
JPH10242385A (ja) 電力用混合集積回路装置
JPH05190583A (ja) 半導体装置の製造方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
JPS5837694B2 (ja) 半導体装置
EP4270454A2 (en) Power semiconductor module comprising a first and a second compartment and method for fabricating the same
US20240071853A1 (en) Power Semiconductor Module Comprising a First and a Second Compartment and Method for Fabricating the Same
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
JP2000124401A (ja) 半導体装置
JP4151207B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020522

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee