JP4151207B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4151207B2 JP4151207B2 JP2000243280A JP2000243280A JP4151207B2 JP 4151207 B2 JP4151207 B2 JP 4151207B2 JP 2000243280 A JP2000243280 A JP 2000243280A JP 2000243280 A JP2000243280 A JP 2000243280A JP 4151207 B2 JP4151207 B2 JP 4151207B2
- Authority
- JP
- Japan
- Prior art keywords
- silicone gel
- substrate
- bonding wire
- ceramic substrate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に電子部品が搭載され、この電子部品と基板とがボンディングワイヤにより電気的に接続され、電子部品とボンディングワイヤとが被覆され封止されてなる半導体装置に関する。
【０００２】
【従来の技術】
例えば、ハイブリッドＩＣにおいて電子部品を搭載する場合、ＱＦＰ(Quad Flat Package)等のモールドＩＣとベアチップとを同一基板上に搭載する場合がある。図９は、従来のハイブリッドＩＣの概略断面図である。図９に示すように、基板２０１上にモールドＩＣ２０２とベアチップ２０３とが搭載されている。
【０００３】
モールドＩＣ２０２は、基板２０１に形成されたランド（図示せず）に対してリード２０４を介して電気的に接続されている。ベアチップ２０３は、ベアチップ２０３が基板２０１上に接合され、ベアチップ２０３上のランド（図示せず）と基板２０１上のランド（図示せず）とがボンディングワイヤ２０５を介して電気的に接続されている。そして、ボンディングワイヤ２０５とその接続部を保護するために、ボンディングワイヤ２０５とベアチップ２０３とがエポキシ樹脂２０６によって封止されている。
【０００４】
また、基板２０１全体がケース２０７内に配置されており、マイグレーションを防止するために、ケース２０７内が封止材としてのシリコーンゲル２０８により充填されており、基板２０１、モールドＩＣ２０２、エポキシ樹脂２０６で封止されたベアチップ２０３及びボンディングワイヤ２０５がシリコーンゲル２０８によって覆われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ベアチップ２０６とボンディングワイヤ２０５とをエポキシ樹脂２０６で封止すると、エポキシ樹脂２０６で封止する工程を行わなければならず工程数が多くなってしまう。また、近年はハイブリッドＩＣを小型化する傾向にあるが、エポキシ樹脂２０６が基板２０１を占有する面積を考慮すると、ハイブリッドＩＣを小型化するには限界がある。
【０００６】
そこで、エポキシ樹脂２０６でベアチップ２０３とボンディングワイヤ２０５とを封止せずに、シリコーンゲル２０８のみで基板２０１、モールドＩＣ２０２、ベアチップ２０３及びボンディングワイヤ２０５を封止することが考えられる。この場合、ボンディングワイヤ２０６が直接、シリコーンゲル２０８と接触することになる。ところが、シリコーンゲル２０８は振動が加わると大きく揺れてしまうため、シリコーンゲル２０８の揺れによって、例えばボンディングワイヤ２０５のネック部などにおいてボンディングワイヤ２０５が断線してしまう。この振動によるシリコーンゲル２０８の揺れはシリコーンゲル２０８が柔らかいほど大きくなる。
【０００７】
また、このシリコーンゲル２０８の揺れの程度は、シリコーンゲル２０８の量によっても変化する。つまり、シリコーンゲル２０８の高さが高い程、また面積が大きい程シリコーンゲル２０８の振動は大きくなる。
【０００８】
一方、シリコーンゲル２０８が硬すぎると、基板２０１を冷熱サイクルに曝してシリコーンゲル２０８が膨張したり収縮したりして歪んだ場合に、シリコーンゲル２０８がボンディングワイヤ２０５の周囲を流れるように変形することができない。その結果、ボンディングワイヤ２０５が歪むなどのダメージを受けてしまう。このような、ボンディングワイヤ２０５が断線したり歪んだりする問題はボンディングワイヤ２０５が細い場合に顕著であり、特にワイヤの直径が１５０〔μｍ〕未満の場合に問題となる。
【０００９】
本発明は、上記問題点に鑑み、電子部品とボンディングワイヤとが封止材により封止された半導体装置において、ボンディングワイヤの歪みや断線を抑制した半導体装置を提供する。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、基板の一面に対して電子部品を搭載し、基板と電子部品とを直径が１５０〔μｍ〕未満である少なくとも１本のボンディングワイヤにより電気的に接続し、電子部品とボンディングワイヤとをゲル材料よりなる封止材により覆って封止してなる半導体装置であって、基板の一面から基板の法線方向への封止材の高さが５〔ｍｍ〕以下であり、基板の法線方向から見たときの封止材の形状が、長辺が６０〔ｍｍ〕で短辺が２０〔ｍｍ〕である矩形、若しくは、当該矩形内に収まる形状となっており、封止材の針入度が４０〜１７０〔ｍｍ／１０〕であることを特徴としている。
【００１１】
封止材の寸法を本発明のようにし、封止材の硬さを本発明のようにするこで、ボンディングワイヤが歪んだり断線したりすることを抑制することができる。
【００１２】
この場合、請求項２に記載の発明のように、封止材の高さを３〔ｍｍ〕以下にすることにより、より封止材の振動を抑えることができ、さらにボンディングワイヤが歪んだり断線したりすることを抑制することができる。
【００１３】
また、請求項１の発明において、請求項３に記載の発明のように、封止材の高さを２．５〔ｍｍ〕以下にし、矩形を長辺が３９．５〔ｍｍ〕で短辺が１４．５〔ｍｍ〕であるものとし、封止材の針入度を１２８±１０〔ｍｍ／１０〕にすると好適である。
【００１４】
また、請求項１〜３の発明では、請求項４に記載の発明のように、基板の一面に、基板における電子部品、及び、ボンディングワイヤの配置領域を囲うようにして、シリコーンゴムからなる囲み部材を設け、封止材を囲み部材によって囲まれた領域に充填した構成にすることができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１６】
【発明の実施の形態】
以下、図に示す実施形態について説明する。図１は本実施形態に係る半導体装置１００の全体構成を示す斜視図であり、本実施形態では、半導体装置１００がハイブリッドＩＣになっている。なお、図１では、セラミック基板３を覆っているカバー１７（後述の図３参照）を省略して示している。図１に示すように、プリント基板であるマザーボード１にはマイコン等の様々な電子部品２が搭載されている。また、マザーボード１には、基板としてのセラミック基板３が放熱部材（支持部材）としての放熱フィン４に搭載された状態で複数個配置されている。この放熱フィン４としては例えばＡｌ（アルミニウム）からなるものを用いることができる。
【００１７】
セラミック基板３とマザーボード１とは接続端子（クリップ端子）５を介して電気的に接続されている。この接続端子５は整列板６により位置決めされている。放熱フィン４におけるセラミック基板３が搭載された側とは反対側に、コネクタ７が配置されている。図示していないがコネクタ７のリード端子がマザーボード１に半田付されて電気的に接続されている。
【００１８】
また、マザーボード１とマザーボード１上に搭載された各部材２〜７とがケース８により覆われている。ケース８には放熱フィン４の近傍において突出部８ａが形成されており、放熱フィン４には、複数個のセラミック基板３が並んでいる方向の両端部においてケース８の突出部８ａに対応する位置に突出部４ａが形成されている。そして、このケース８の突出部８ａと放熱フィン４の突出部４ａとが当接して、セラミック基板３上に搭載された電子部品（図示せず）からの発熱を、放熱フィン４を介してケース８に伝え、放熱を行うようになっている。
【００１９】
次に、この放熱フィン４及びセラミック基板３の近傍の構成について説明する。図示例では、１つの放熱フィン４の一面に対して３個のセラミック基板３が接合されている。図２は、複数個のセラミック基板３のうちの１つセラミック基板３を図１中の矢印Ａ方向から見た図であり、図３は、セラミック基板３の厚み方向の概略断面図である。なお、図３では、マザーボード１、コネクタ７及びケース８を省略している。図２、３に示すように、セラミック基板３にはベアチップやモールドＩＣなどの半導体チップである複数個の電子部品９が搭載されている。これらのセラミック基板３は、例えばセラミック基板３毎に１つの電気的な機能を有するようになっている。
【００２０】
セラミック基板３の一面上には部品搭載用のランド（図示せず）とワイヤボンディング用のランド（図示せず）が形成されている。これらのランドとしては例えばＡｇ（銀）厚膜を用いることができる。部品搭載用のランドに対しては導電性接着剤１０を介して電子部品９が接合されている。この導電性接着剤１０としては、例えばエポキシ樹脂にＡｇフィラーを添加したものを用いることができる。また、電子部品９上のランド（図示せず）とセラミック基板３上のワイヤボンディング用のランドとが、ボンディングワイヤ１１により電気的に接続されている。このボンディングワイヤ１１としては細いワイヤを用いており、例えば直径が１５０〔μｍ〕未満のワイヤを用いている。本例では、ボンディングワイヤ１１としてＡｕ（金）を用いている。
【００２１】
各々のセラミック基板３の一面において、搭載された電子部品９とボンディングワイヤ１１の配置領域を囲う囲み部材１２が設けられている。この囲み部材１２はセラミック基板３における外周の一回り内側において、シリコーン系の接着剤１４によってセラミック基板３に接着されている。また、セラミック基板３のうち囲み部材１２で囲まれた領域は封止材としてのシリコーンゲル１３で充填され、このシリコーンゲル１３によって電子部品９とボンディングワイヤ１１とがシリコーンゲル１３によって覆われて封止されている。この囲み部材１２はシリコーンゲル１３の形状を維持するためのものであり、本実施形態ではシリコーンゴムからなるものを用いている。
【００２２】
また、囲み部材１２の表面には、囲み部材１２の内外を連通する開口部１２ｂ、１２ｃがある。この開口部１２ｂ、１２ｃは、シリコーンゲル１３を注入するためのものであり、本例では３つある。この３つの開口部１２ｂ、１２ｃのうち両端の開口部１２ｂはシリコーンゲル１３の注入口であり、中央の開口部１２ｃはシリコーンゲル１３を注入する際の空気抜き用である。
【００２３】
ここで用いられるシリコーンゲル１３としては、硬すぎるものや軟らかすぎるものは望ましくない。シリコーンゲル１３が硬すぎる場合、半導体装置１００の冷熱サイクルによりシリコーンゲル１３が歪んだ際に、シリコーンゲル１３がボンディングワイヤ１１の周囲を流れるように変形することができないため、ボンディングワイヤ１１も歪んでしまう。また、電子部品９にも応力が加わり電子部品９の接続信頼性も低下してしまう。一方、シリコーンゲル１３が軟らかすぎる場合、半導体装置１００が振動してシリコーンゲル１３に振動が加わった際にシリコーンゲル１３の振幅が大きくなり、この振動によりボンディングワイヤ１１が断線してしまう。
【００２４】
そこで、本発明者らはシリコーンゲル１３の硬さを様々に変化させて、ボンディングワイヤ１１の耐振性と冷熱サイクル時の寿命とを調査した。その結果、セラミック基板３の一面からセラミック基板３の法線方向へのシリコーンゲル１３の高さが５〔ｍｍ〕であり、セラミック基板３の法線方向から見たときのシリコーンゲル１３の形状が、長辺が６０〔ｍｍ〕であり短辺が２０〔ｍｍ〕である矩形の場合、シリコーンゲル１３を、シリコーンゲル１３の硬さを示す指標である針入度が４０〜１７０〔ｍｍ／１０〕（ＪＩＳ Ｋ ２２２０参照）であるものとすれば、好適にボンディングワイヤ１１の断線や歪みによる強度の低下を抑制することを見出した。
【００２５】
従って、シリコーンゲル１３の振幅はシリコーンゲル１３のサイズが小さくなる程小さくなるため、シリコーンゲル１３の高さが５〔ｍｍ〕以下であり、セラミック基板３の法線方向から見たときのシリコーンゲル１３の形状が、長辺が６０〔ｍｍ〕であり短辺が２０〔ｍｍ〕である矩形内に収まる形状の場合は、同様に、ボンディングワイヤ１１の断線や歪みを抑制することができる。ここで、矩形内に収まる形状とは、この矩形よりも小さくて矩形内に収まる形状や、少なくとも一辺がこの矩形と同じ長さである形状等を示し、この矩形よりもはみ出さない形状を示す。
【００２６】
次に、このシリコーンゲル１３の寸法について発明者らが行った検討の一例を述べる。まず、シリコーンゲルを入れる８０〔ｍｍ〕角のケースを用意した。そして、セラミック基板に電子部品を搭載し、電子部品とセラミック基板とを直径３０〔μｍ〕のＡｕからなるボンディングワイヤで電気的に接続したワークを、ケース内に収納した。その後、ケース内に針入度が４０〔ｍｍ／１０〕のシリコーンゲルを注入した。
【００２７】
これにより、セラミック基板の法線方向から見たときのシリコーンゲルの形状が、８０〔ｍｍ〕角の矩形状である試料が完成した。この様な試料において、セラミック基板の法線方向へのシリコーンゲルの高さを変えて、シリコーンゲルの変位量とボンディングワイヤの破断寿命を調査した。
【００２８】
ここで、シリコーンゲル１３の変位量が５０〔μｍ〕以下であれば、ボンディングワイヤ１１が断線しないことを確認した。ここで、シリコーンゲル１３の変位量とは、シリコーンゲル１３が振動した場合の振動の中央から端までの距離である。
【００２９】
そこで、この変位量５０〔μｍ〕を指標値として、シリコーンゲル１３の高さを変化させた時の振動周波数とシリコーンゲル１３の変位量との関係について調査した。図４に、この結果を示す。図４は、例えば、上記試料を振動加速度が２０Ｇの環境下に置いた場合において、シリコーンゲル１３の高さを６〔ｍｍ〕（図中、白三角で示す）、３〔ｍｍ〕（図中、黒丸で示す）、１〔ｍｍ〕（図中、白丸で示す）に変化させた場合の結果である。また、調査した振動周波数は、半導体装置１００を車両に搭載する際に一般に問題となる振動周波数である。
【００３０】
図４から、シリコーンゲル１３の高さが３〔ｍｍ〕以下の場合にはシリコーンゲル１３の変位が５０〔μｍ〕（０．０５〔ｍｍ〕）以下になるため、シリコーンゲル１３の高さが３〔ｍｍ〕以下であれば、ボンディングワイヤ１１の断線を防止できることが分かる。また、これらの検討はケースサイズが８０〔ｍｍ〕角である場合について行っているが、上述のような６０〔ｍｍ〕×２０〔ｍｍ〕の場合は８０〔ｍｍ〕角よりサイズが小さい。従って、振動によるシリコーンゲル１３の変位も小さくなる。本発明者らが６０〔ｍｍ〕×２０〔ｍｍ〕の場合について検討したところ、シリコーンゲル１３の高さが５〔ｍｍ〕のときにボンディングワイヤ１１の断線を抑えることができることを確認している。
【００３１】
なお、シリコーンゲル１３の高さの上限は上述のように決定されているが、下限は、電子部品９のボンディングワイヤ１１の全てがシリコーンゲル１３によって囲まれている状態であれば良い。その様な状態となるには、電子部品９の高さ等にも依存するが、例えば１．２５〔ｍｍ〕以上にすれば良い。
【００３２】
また、図示例の半導体装置では、シリコーンゲル１３の高さを２．５〔ｍｍ〕とし、セラミック基板３に平行な方向の形状を、長辺が３９．５〔ｍｍ〕で短辺が１４．５〔ｍｍ〕である矩形にしている。また、シリコーンゲルの針入度は１２８±１０〔ｍｍ／１０〕としている。これらのシリコーンゲル１３の寸法や針入度は、上述の検討結果からボンディングワイヤ１１の歪みや断線を抑制することが分かる。
【００３３】
セラミック基板３における囲み部材１２の外側にはランド２２が形成され、ランド２２上に接続端子５の一端が配置されている。この接続端子５は半田１５によりランド２２に電気的に接続されている。このようにして構成された各々のセラミック基板３が、シリコーン系の接着剤１６により放熱フィン４に接合されている。また、複数個のセラミック基板３と各セラミック基板３に搭載された電子部品９とが一括してカバー１７により覆われている。このカバー１７はＰＢＴ等の硬い部材からなり、電子部品９を保護するためのものである。このカバー１７は放熱フィン４のうちセラミック基板３が搭載された面の外縁部において、シリコーン系の接着剤１８により放熱フィン４に固定されており、接続端子５とセラミック基板３との接続部付近まで覆っている。
【００３４】
このようにして、放熱フィン４に搭載されたセラミック基板３は、図１に示すように、マザーボード１とセラミック基板３とが略垂直の位置関係になるようにマザーボード１に対して搭載されている。この際、複数個の接続端子５は整列板６に固定された状態で、マザーボード１に対して半田付されて電気的に接続されている。具体的には、整列板６に形成された複数個の穴に接続端子５を通すことにより接続端子５の位置を固定し、マザーボード１に対して搭載している。
【００３５】
この整列板６としては、マザーボード１と熱膨張率が近似した部材を用いることが望ましい。これは、冷熱サイクルによって各部材が変形した場合に、整列板６にクラックが生じること無く接続端子５の接続を維持するためである。本実施形態ではマザーボード１として熱膨張率が約１５．５〔ｐｐｍ〕であるガラスエポキシ基板を用いているため、整列板６の熱膨張率としては１３〜１８〔ｐｐｍ〕であるものを用いると好適である。
【００３６】
本実施形態では、複数個のセラミック基板３を用いており、接続端子５がセラミック基板３の並んでいる方向に長く配列しているため長い整列板６が必要になる。そして、整列板６は長いほど冷熱サイクルによる変形量が大きくなるため、特に、マザーボード１と熱膨張係数が近似した整列板６を用いると好適である。なお、長い整列板６が必要でない場合は、整列板６としてＰＢＴからなるものを用いても良い。このようにして、本実施形態の半導体装置１００が構成されている。
【００３７】
本実施形態では、シリコーンゲルの寸法と硬さを上述のようにしているため、電子部品とボンディングワイヤとがシリコーンゲルにより封止された半導体装置において、ボンディングワイヤが歪んだり断線したりすることを抑制した半導体装置を提供することができる。また、セラミック基板３毎にシリコーンゲル１３によって電子部品９とボンディングワイヤ１１とを封止することにより、不用な部位にシリコーンゲル１３を注入する必要が無いためシリコーンゲル１３の使用量を抑えることができる。
【００３８】
次に、上記構成の半導体装置１００のうち、電子部品９をセラミック基板３に搭載し、セラミック基板３を放熱フィン４に搭載する方法について図に示す工程順に説明する。
【００３９】
まず、図５（ａ）に示すように、セラミック基板３を用意し、一般的な厚膜スクリーン印刷手法により回路（図示せず）を形成し、部品搭載用のランドとワイヤボンディング用のランドを形成する。次に、図５（ｂ）に示すように、例えば７０〔μｍ〕のメタルマスクを用いて、スクリーン印刷法により、部品搭載用のランド上に導電性接着剤１０を塗布する。
【００４０】
そして、図５（ｃ）に示すように、各電子部品９を搭載して、例えば１５０〔℃〕の温度で導電性接着剤１０を硬化させる。その後、接続端子５（図５では図示せず）をセラミック基板３に配置してディスペンサを用いて接続端子５の接続部に半田ペーストを供給し、例えば２３０〔℃〕のＩＲリフロー炉を用いて半田付する。次に、図５（ｄ）に示すように、セラミック基板３全体を洗浄液１９に浸けて半田ペーストに含まれていたフラックスを清浄する。そして、図５（ｅ）に示すように、電子部品９上のランドとセラミック基板３上のワイヤボンディング用のランドとをボンディングワイヤ１１により接続する。
【００４１】
次に、図６（ａ）に示すように、ディスペンサによりシリコーン系の接着剤１４をセラミック基板３上に塗布する。その後、図６（ｂ）に示すように、囲み部材１２を接着剤１４上に搭載し、例えば１５０〔℃〕に加熱して接着剤１４を硬化させ、囲み部材１２をセラミック基板３に固定する。続いて、図６（ｃ）に示すように、ディスペンサ２０によって囲み部材１２の注入口１２ｂからシリコーンゲル１３を注入して、図６（ｄ）に示す状態にする。
【００４２】
その後、図７（ａ）に示すように、セラミック基板３全体を減圧環境下において、シリコーンゲル１３中の気泡２１を取り除く。そして、シリコーンゲル１３を硬化させるために、例えば１４５〔℃〕に加熱して、高温時に図７（ｂ）に示す状態になる。そして、室温時に熱収縮して、図７（ｃ）に示す状態になる。次に、図７（ｄ）に示すように、セラミック基板３をシリコーン系の接着剤１６によって放熱フィン４に接合する。最後に、図８に示すように、カバー１７で複数個のセラミック基板３を覆い、セラミック基板３の放熱フィン４への搭載が完了する。なお、図５〜８の工程図は、１つのセラミック基板３における概略断面図にて示している。
【００４３】
また、その他、セラミック基板３上に、モールドＩＣをリードを介して搭載しても良い。
【図面の簡単な説明】
【図１】本実施形態に係る半導体装置の全体構成を示す斜視図である。
【図２】本実施形態に係る１つのセラミック基板の概略図である。
【図３】本実施形態に係るセラミック基板の厚み方向の概略断面図である。
【図４】本実施形態におけるシリコーンゲルの振動周波数と変位量との関係を示すグラフである。
【図５】電子部品をセラミック基板に搭載し、セラミック基板を放熱フィンに搭載する方法を断面にて示す工程図である。
【図６】図５に続く工程図である。
【図７】図６に続く工程図である。
【図８】図７に続く工程図である。
【図９】従来のハイブリッドＩＣの概略断面図である。
【符号の説明】
１…マザーボード、３…セラミック基板、
４…放熱フィン（支持部材、放熱部材）、５…接続端子、
６…整列板（板部材）、１１…ボンディングワイヤ、１２…囲み部材、
１３…シリコーンゲル（封止材）。
【発明の属する技術分野】
本発明は、基板上に電子部品が搭載され、この電子部品と基板とがボンディングワイヤにより電気的に接続され、電子部品とボンディングワイヤとが被覆され封止されてなる半導体装置に関する。
【０００２】
【従来の技術】
例えば、ハイブリッドＩＣにおいて電子部品を搭載する場合、ＱＦＰ(Quad Flat Package)等のモールドＩＣとベアチップとを同一基板上に搭載する場合がある。図９は、従来のハイブリッドＩＣの概略断面図である。図９に示すように、基板２０１上にモールドＩＣ２０２とベアチップ２０３とが搭載されている。
【０００３】
モールドＩＣ２０２は、基板２０１に形成されたランド（図示せず）に対してリード２０４を介して電気的に接続されている。ベアチップ２０３は、ベアチップ２０３が基板２０１上に接合され、ベアチップ２０３上のランド（図示せず）と基板２０１上のランド（図示せず）とがボンディングワイヤ２０５を介して電気的に接続されている。そして、ボンディングワイヤ２０５とその接続部を保護するために、ボンディングワイヤ２０５とベアチップ２０３とがエポキシ樹脂２０６によって封止されている。
【０００４】
また、基板２０１全体がケース２０７内に配置されており、マイグレーションを防止するために、ケース２０７内が封止材としてのシリコーンゲル２０８により充填されており、基板２０１、モールドＩＣ２０２、エポキシ樹脂２０６で封止されたベアチップ２０３及びボンディングワイヤ２０５がシリコーンゲル２０８によって覆われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ベアチップ２０６とボンディングワイヤ２０５とをエポキシ樹脂２０６で封止すると、エポキシ樹脂２０６で封止する工程を行わなければならず工程数が多くなってしまう。また、近年はハイブリッドＩＣを小型化する傾向にあるが、エポキシ樹脂２０６が基板２０１を占有する面積を考慮すると、ハイブリッドＩＣを小型化するには限界がある。
【０００６】
そこで、エポキシ樹脂２０６でベアチップ２０３とボンディングワイヤ２０５とを封止せずに、シリコーンゲル２０８のみで基板２０１、モールドＩＣ２０２、ベアチップ２０３及びボンディングワイヤ２０５を封止することが考えられる。この場合、ボンディングワイヤ２０６が直接、シリコーンゲル２０８と接触することになる。ところが、シリコーンゲル２０８は振動が加わると大きく揺れてしまうため、シリコーンゲル２０８の揺れによって、例えばボンディングワイヤ２０５のネック部などにおいてボンディングワイヤ２０５が断線してしまう。この振動によるシリコーンゲル２０８の揺れはシリコーンゲル２０８が柔らかいほど大きくなる。
【０００７】
また、このシリコーンゲル２０８の揺れの程度は、シリコーンゲル２０８の量によっても変化する。つまり、シリコーンゲル２０８の高さが高い程、また面積が大きい程シリコーンゲル２０８の振動は大きくなる。
【０００８】
一方、シリコーンゲル２０８が硬すぎると、基板２０１を冷熱サイクルに曝してシリコーンゲル２０８が膨張したり収縮したりして歪んだ場合に、シリコーンゲル２０８がボンディングワイヤ２０５の周囲を流れるように変形することができない。その結果、ボンディングワイヤ２０５が歪むなどのダメージを受けてしまう。このような、ボンディングワイヤ２０５が断線したり歪んだりする問題はボンディングワイヤ２０５が細い場合に顕著であり、特にワイヤの直径が１５０〔μｍ〕未満の場合に問題となる。
【０００９】
本発明は、上記問題点に鑑み、電子部品とボンディングワイヤとが封止材により封止された半導体装置において、ボンディングワイヤの歪みや断線を抑制した半導体装置を提供する。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、基板の一面に対して電子部品を搭載し、基板と電子部品とを直径が１５０〔μｍ〕未満である少なくとも１本のボンディングワイヤにより電気的に接続し、電子部品とボンディングワイヤとをゲル材料よりなる封止材により覆って封止してなる半導体装置であって、基板の一面から基板の法線方向への封止材の高さが５〔ｍｍ〕以下であり、基板の法線方向から見たときの封止材の形状が、長辺が６０〔ｍｍ〕で短辺が２０〔ｍｍ〕である矩形、若しくは、当該矩形内に収まる形状となっており、封止材の針入度が４０〜１７０〔ｍｍ／１０〕であることを特徴としている。
【００１１】
封止材の寸法を本発明のようにし、封止材の硬さを本発明のようにするこで、ボンディングワイヤが歪んだり断線したりすることを抑制することができる。
【００１２】
この場合、請求項２に記載の発明のように、封止材の高さを３〔ｍｍ〕以下にすることにより、より封止材の振動を抑えることができ、さらにボンディングワイヤが歪んだり断線したりすることを抑制することができる。
【００１３】
また、請求項１の発明において、請求項３に記載の発明のように、封止材の高さを２．５〔ｍｍ〕以下にし、矩形を長辺が３９．５〔ｍｍ〕で短辺が１４．５〔ｍｍ〕であるものとし、封止材の針入度を１２８±１０〔ｍｍ／１０〕にすると好適である。
【００１４】
また、請求項１〜３の発明では、請求項４に記載の発明のように、基板の一面に、基板における電子部品、及び、ボンディングワイヤの配置領域を囲うようにして、シリコーンゴムからなる囲み部材を設け、封止材を囲み部材によって囲まれた領域に充填した構成にすることができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１６】
【発明の実施の形態】
以下、図に示す実施形態について説明する。図１は本実施形態に係る半導体装置１００の全体構成を示す斜視図であり、本実施形態では、半導体装置１００がハイブリッドＩＣになっている。なお、図１では、セラミック基板３を覆っているカバー１７（後述の図３参照）を省略して示している。図１に示すように、プリント基板であるマザーボード１にはマイコン等の様々な電子部品２が搭載されている。また、マザーボード１には、基板としてのセラミック基板３が放熱部材（支持部材）としての放熱フィン４に搭載された状態で複数個配置されている。この放熱フィン４としては例えばＡｌ（アルミニウム）からなるものを用いることができる。
【００１７】
セラミック基板３とマザーボード１とは接続端子（クリップ端子）５を介して電気的に接続されている。この接続端子５は整列板６により位置決めされている。放熱フィン４におけるセラミック基板３が搭載された側とは反対側に、コネクタ７が配置されている。図示していないがコネクタ７のリード端子がマザーボード１に半田付されて電気的に接続されている。
【００１８】
また、マザーボード１とマザーボード１上に搭載された各部材２〜７とがケース８により覆われている。ケース８には放熱フィン４の近傍において突出部８ａが形成されており、放熱フィン４には、複数個のセラミック基板３が並んでいる方向の両端部においてケース８の突出部８ａに対応する位置に突出部４ａが形成されている。そして、このケース８の突出部８ａと放熱フィン４の突出部４ａとが当接して、セラミック基板３上に搭載された電子部品（図示せず）からの発熱を、放熱フィン４を介してケース８に伝え、放熱を行うようになっている。
【００１９】
次に、この放熱フィン４及びセラミック基板３の近傍の構成について説明する。図示例では、１つの放熱フィン４の一面に対して３個のセラミック基板３が接合されている。図２は、複数個のセラミック基板３のうちの１つセラミック基板３を図１中の矢印Ａ方向から見た図であり、図３は、セラミック基板３の厚み方向の概略断面図である。なお、図３では、マザーボード１、コネクタ７及びケース８を省略している。図２、３に示すように、セラミック基板３にはベアチップやモールドＩＣなどの半導体チップである複数個の電子部品９が搭載されている。これらのセラミック基板３は、例えばセラミック基板３毎に１つの電気的な機能を有するようになっている。
【００２０】
セラミック基板３の一面上には部品搭載用のランド（図示せず）とワイヤボンディング用のランド（図示せず）が形成されている。これらのランドとしては例えばＡｇ（銀）厚膜を用いることができる。部品搭載用のランドに対しては導電性接着剤１０を介して電子部品９が接合されている。この導電性接着剤１０としては、例えばエポキシ樹脂にＡｇフィラーを添加したものを用いることができる。また、電子部品９上のランド（図示せず）とセラミック基板３上のワイヤボンディング用のランドとが、ボンディングワイヤ１１により電気的に接続されている。このボンディングワイヤ１１としては細いワイヤを用いており、例えば直径が１５０〔μｍ〕未満のワイヤを用いている。本例では、ボンディングワイヤ１１としてＡｕ（金）を用いている。
【００２１】
各々のセラミック基板３の一面において、搭載された電子部品９とボンディングワイヤ１１の配置領域を囲う囲み部材１２が設けられている。この囲み部材１２はセラミック基板３における外周の一回り内側において、シリコーン系の接着剤１４によってセラミック基板３に接着されている。また、セラミック基板３のうち囲み部材１２で囲まれた領域は封止材としてのシリコーンゲル１３で充填され、このシリコーンゲル１３によって電子部品９とボンディングワイヤ１１とがシリコーンゲル１３によって覆われて封止されている。この囲み部材１２はシリコーンゲル１３の形状を維持するためのものであり、本実施形態ではシリコーンゴムからなるものを用いている。
【００２２】
また、囲み部材１２の表面には、囲み部材１２の内外を連通する開口部１２ｂ、１２ｃがある。この開口部１２ｂ、１２ｃは、シリコーンゲル１３を注入するためのものであり、本例では３つある。この３つの開口部１２ｂ、１２ｃのうち両端の開口部１２ｂはシリコーンゲル１３の注入口であり、中央の開口部１２ｃはシリコーンゲル１３を注入する際の空気抜き用である。
【００２３】
ここで用いられるシリコーンゲル１３としては、硬すぎるものや軟らかすぎるものは望ましくない。シリコーンゲル１３が硬すぎる場合、半導体装置１００の冷熱サイクルによりシリコーンゲル１３が歪んだ際に、シリコーンゲル１３がボンディングワイヤ１１の周囲を流れるように変形することができないため、ボンディングワイヤ１１も歪んでしまう。また、電子部品９にも応力が加わり電子部品９の接続信頼性も低下してしまう。一方、シリコーンゲル１３が軟らかすぎる場合、半導体装置１００が振動してシリコーンゲル１３に振動が加わった際にシリコーンゲル１３の振幅が大きくなり、この振動によりボンディングワイヤ１１が断線してしまう。
【００２４】
そこで、本発明者らはシリコーンゲル１３の硬さを様々に変化させて、ボンディングワイヤ１１の耐振性と冷熱サイクル時の寿命とを調査した。その結果、セラミック基板３の一面からセラミック基板３の法線方向へのシリコーンゲル１３の高さが５〔ｍｍ〕であり、セラミック基板３の法線方向から見たときのシリコーンゲル１３の形状が、長辺が６０〔ｍｍ〕であり短辺が２０〔ｍｍ〕である矩形の場合、シリコーンゲル１３を、シリコーンゲル１３の硬さを示す指標である針入度が４０〜１７０〔ｍｍ／１０〕（ＪＩＳ Ｋ ２２２０参照）であるものとすれば、好適にボンディングワイヤ１１の断線や歪みによる強度の低下を抑制することを見出した。
【００２５】
従って、シリコーンゲル１３の振幅はシリコーンゲル１３のサイズが小さくなる程小さくなるため、シリコーンゲル１３の高さが５〔ｍｍ〕以下であり、セラミック基板３の法線方向から見たときのシリコーンゲル１３の形状が、長辺が６０〔ｍｍ〕であり短辺が２０〔ｍｍ〕である矩形内に収まる形状の場合は、同様に、ボンディングワイヤ１１の断線や歪みを抑制することができる。ここで、矩形内に収まる形状とは、この矩形よりも小さくて矩形内に収まる形状や、少なくとも一辺がこの矩形と同じ長さである形状等を示し、この矩形よりもはみ出さない形状を示す。
【００２６】
次に、このシリコーンゲル１３の寸法について発明者らが行った検討の一例を述べる。まず、シリコーンゲルを入れる８０〔ｍｍ〕角のケースを用意した。そして、セラミック基板に電子部品を搭載し、電子部品とセラミック基板とを直径３０〔μｍ〕のＡｕからなるボンディングワイヤで電気的に接続したワークを、ケース内に収納した。その後、ケース内に針入度が４０〔ｍｍ／１０〕のシリコーンゲルを注入した。
【００２７】
これにより、セラミック基板の法線方向から見たときのシリコーンゲルの形状が、８０〔ｍｍ〕角の矩形状である試料が完成した。この様な試料において、セラミック基板の法線方向へのシリコーンゲルの高さを変えて、シリコーンゲルの変位量とボンディングワイヤの破断寿命を調査した。
【００２８】
ここで、シリコーンゲル１３の変位量が５０〔μｍ〕以下であれば、ボンディングワイヤ１１が断線しないことを確認した。ここで、シリコーンゲル１３の変位量とは、シリコーンゲル１３が振動した場合の振動の中央から端までの距離である。
【００２９】
そこで、この変位量５０〔μｍ〕を指標値として、シリコーンゲル１３の高さを変化させた時の振動周波数とシリコーンゲル１３の変位量との関係について調査した。図４に、この結果を示す。図４は、例えば、上記試料を振動加速度が２０Ｇの環境下に置いた場合において、シリコーンゲル１３の高さを６〔ｍｍ〕（図中、白三角で示す）、３〔ｍｍ〕（図中、黒丸で示す）、１〔ｍｍ〕（図中、白丸で示す）に変化させた場合の結果である。また、調査した振動周波数は、半導体装置１００を車両に搭載する際に一般に問題となる振動周波数である。
【００３０】
図４から、シリコーンゲル１３の高さが３〔ｍｍ〕以下の場合にはシリコーンゲル１３の変位が５０〔μｍ〕（０．０５〔ｍｍ〕）以下になるため、シリコーンゲル１３の高さが３〔ｍｍ〕以下であれば、ボンディングワイヤ１１の断線を防止できることが分かる。また、これらの検討はケースサイズが８０〔ｍｍ〕角である場合について行っているが、上述のような６０〔ｍｍ〕×２０〔ｍｍ〕の場合は８０〔ｍｍ〕角よりサイズが小さい。従って、振動によるシリコーンゲル１３の変位も小さくなる。本発明者らが６０〔ｍｍ〕×２０〔ｍｍ〕の場合について検討したところ、シリコーンゲル１３の高さが５〔ｍｍ〕のときにボンディングワイヤ１１の断線を抑えることができることを確認している。
【００３１】
なお、シリコーンゲル１３の高さの上限は上述のように決定されているが、下限は、電子部品９のボンディングワイヤ１１の全てがシリコーンゲル１３によって囲まれている状態であれば良い。その様な状態となるには、電子部品９の高さ等にも依存するが、例えば１．２５〔ｍｍ〕以上にすれば良い。
【００３２】
また、図示例の半導体装置では、シリコーンゲル１３の高さを２．５〔ｍｍ〕とし、セラミック基板３に平行な方向の形状を、長辺が３９．５〔ｍｍ〕で短辺が１４．５〔ｍｍ〕である矩形にしている。また、シリコーンゲルの針入度は１２８±１０〔ｍｍ／１０〕としている。これらのシリコーンゲル１３の寸法や針入度は、上述の検討結果からボンディングワイヤ１１の歪みや断線を抑制することが分かる。
【００３３】
セラミック基板３における囲み部材１２の外側にはランド２２が形成され、ランド２２上に接続端子５の一端が配置されている。この接続端子５は半田１５によりランド２２に電気的に接続されている。このようにして構成された各々のセラミック基板３が、シリコーン系の接着剤１６により放熱フィン４に接合されている。また、複数個のセラミック基板３と各セラミック基板３に搭載された電子部品９とが一括してカバー１７により覆われている。このカバー１７はＰＢＴ等の硬い部材からなり、電子部品９を保護するためのものである。このカバー１７は放熱フィン４のうちセラミック基板３が搭載された面の外縁部において、シリコーン系の接着剤１８により放熱フィン４に固定されており、接続端子５とセラミック基板３との接続部付近まで覆っている。
【００３４】
このようにして、放熱フィン４に搭載されたセラミック基板３は、図１に示すように、マザーボード１とセラミック基板３とが略垂直の位置関係になるようにマザーボード１に対して搭載されている。この際、複数個の接続端子５は整列板６に固定された状態で、マザーボード１に対して半田付されて電気的に接続されている。具体的には、整列板６に形成された複数個の穴に接続端子５を通すことにより接続端子５の位置を固定し、マザーボード１に対して搭載している。
【００３５】
この整列板６としては、マザーボード１と熱膨張率が近似した部材を用いることが望ましい。これは、冷熱サイクルによって各部材が変形した場合に、整列板６にクラックが生じること無く接続端子５の接続を維持するためである。本実施形態ではマザーボード１として熱膨張率が約１５．５〔ｐｐｍ〕であるガラスエポキシ基板を用いているため、整列板６の熱膨張率としては１３〜１８〔ｐｐｍ〕であるものを用いると好適である。
【００３６】
本実施形態では、複数個のセラミック基板３を用いており、接続端子５がセラミック基板３の並んでいる方向に長く配列しているため長い整列板６が必要になる。そして、整列板６は長いほど冷熱サイクルによる変形量が大きくなるため、特に、マザーボード１と熱膨張係数が近似した整列板６を用いると好適である。なお、長い整列板６が必要でない場合は、整列板６としてＰＢＴからなるものを用いても良い。このようにして、本実施形態の半導体装置１００が構成されている。
【００３７】
本実施形態では、シリコーンゲルの寸法と硬さを上述のようにしているため、電子部品とボンディングワイヤとがシリコーンゲルにより封止された半導体装置において、ボンディングワイヤが歪んだり断線したりすることを抑制した半導体装置を提供することができる。また、セラミック基板３毎にシリコーンゲル１３によって電子部品９とボンディングワイヤ１１とを封止することにより、不用な部位にシリコーンゲル１３を注入する必要が無いためシリコーンゲル１３の使用量を抑えることができる。
【００３８】
次に、上記構成の半導体装置１００のうち、電子部品９をセラミック基板３に搭載し、セラミック基板３を放熱フィン４に搭載する方法について図に示す工程順に説明する。
【００３９】
まず、図５（ａ）に示すように、セラミック基板３を用意し、一般的な厚膜スクリーン印刷手法により回路（図示せず）を形成し、部品搭載用のランドとワイヤボンディング用のランドを形成する。次に、図５（ｂ）に示すように、例えば７０〔μｍ〕のメタルマスクを用いて、スクリーン印刷法により、部品搭載用のランド上に導電性接着剤１０を塗布する。
【００４０】
そして、図５（ｃ）に示すように、各電子部品９を搭載して、例えば１５０〔℃〕の温度で導電性接着剤１０を硬化させる。その後、接続端子５（図５では図示せず）をセラミック基板３に配置してディスペンサを用いて接続端子５の接続部に半田ペーストを供給し、例えば２３０〔℃〕のＩＲリフロー炉を用いて半田付する。次に、図５（ｄ）に示すように、セラミック基板３全体を洗浄液１９に浸けて半田ペーストに含まれていたフラックスを清浄する。そして、図５（ｅ）に示すように、電子部品９上のランドとセラミック基板３上のワイヤボンディング用のランドとをボンディングワイヤ１１により接続する。
【００４１】
次に、図６（ａ）に示すように、ディスペンサによりシリコーン系の接着剤１４をセラミック基板３上に塗布する。その後、図６（ｂ）に示すように、囲み部材１２を接着剤１４上に搭載し、例えば１５０〔℃〕に加熱して接着剤１４を硬化させ、囲み部材１２をセラミック基板３に固定する。続いて、図６（ｃ）に示すように、ディスペンサ２０によって囲み部材１２の注入口１２ｂからシリコーンゲル１３を注入して、図６（ｄ）に示す状態にする。
【００４２】
その後、図７（ａ）に示すように、セラミック基板３全体を減圧環境下において、シリコーンゲル１３中の気泡２１を取り除く。そして、シリコーンゲル１３を硬化させるために、例えば１４５〔℃〕に加熱して、高温時に図７（ｂ）に示す状態になる。そして、室温時に熱収縮して、図７（ｃ）に示す状態になる。次に、図７（ｄ）に示すように、セラミック基板３をシリコーン系の接着剤１６によって放熱フィン４に接合する。最後に、図８に示すように、カバー１７で複数個のセラミック基板３を覆い、セラミック基板３の放熱フィン４への搭載が完了する。なお、図５〜８の工程図は、１つのセラミック基板３における概略断面図にて示している。
【００４３】
また、その他、セラミック基板３上に、モールドＩＣをリードを介して搭載しても良い。
【図面の簡単な説明】
【図１】本実施形態に係る半導体装置の全体構成を示す斜視図である。
【図２】本実施形態に係る１つのセラミック基板の概略図である。
【図３】本実施形態に係るセラミック基板の厚み方向の概略断面図である。
【図４】本実施形態におけるシリコーンゲルの振動周波数と変位量との関係を示すグラフである。
【図５】電子部品をセラミック基板に搭載し、セラミック基板を放熱フィンに搭載する方法を断面にて示す工程図である。
【図６】図５に続く工程図である。
【図７】図６に続く工程図である。
【図８】図７に続く工程図である。
【図９】従来のハイブリッドＩＣの概略断面図である。
【符号の説明】
１…マザーボード、３…セラミック基板、
４…放熱フィン（支持部材、放熱部材）、５…接続端子、
６…整列板（板部材）、１１…ボンディングワイヤ、１２…囲み部材、
１３…シリコーンゲル（封止材）。
Claims (4)
- 基板の一面に対して電子部品が搭載され、前記基板と前記電子部品とが、直径が１５０〔μｍ〕未満である少なくとも１本のボンディングワイヤにより電気的に接続され、前記電子部品と前記ボンディングワイヤとがゲル材料よりなる封止材により覆われて封止されてなる半導体装置であって、
前記基板の一面から前記基板の法線方向への前記封止材の高さが５〔ｍｍ〕以下であり、前記基板の法線方向から見たときの前記封止材の形状が、長辺が６０〔ｍｍ〕で短辺が２０〔ｍｍ〕である矩形、若しくは、当該矩形内に収まる形状となっており、
前記封止材の針入度が４０〜１７０〔ｍｍ／１０〕であることを特徴とする半導体装置。 - 前記封止材の高さが３〔ｍｍ〕以下であることを特徴とする請求項１に記載の半導体装置。
- 前記封止材の高さが２．５〔ｍｍ〕以下であり、前記矩形は長辺が３９．５〔ｍｍ〕で短辺が１４．５〔ｍｍ〕であるものであり、
前記封止材の針入度は１２８±１０〔ｍｍ／１０〕であることを特徴とする請求項１に記載の半導体装置。 - 前記基板の一面には、前記基板における前記電子部品、及び、前記ボンディングワイヤの配置領域を囲うようにして、シリコーンゴムからなる囲み部材が設けられており、前記封止材は前記囲み部材によって囲まれた領域に充填されていることを特徴とする請求項1乃至３のいずれか１つに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243280A JP4151207B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置 |
| US09/918,803 US6731001B2 (en) | 2000-08-10 | 2001-08-01 | Semiconductor device including bonded wire based to electronic part and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243280A JP4151207B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057182A JP2002057182A (ja) | 2002-02-22 |
| JP4151207B2 true JP4151207B2 (ja) | 2008-09-17 |
Family
ID=18734156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243280A Expired - Fee Related JP4151207B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151207B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4635963B2 (ja) * | 2006-06-02 | 2011-02-23 | 株式会社デンソー | 電気回路装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329557A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 電子装置 |
| JPS6353956A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 半導体装置 |
| JP2645852B2 (ja) * | 1988-04-15 | 1997-08-25 | 株式会社日立製作所 | 電子装置 |
| US5324888A (en) * | 1992-10-13 | 1994-06-28 | Olin Corporation | Metal electronic package with reduced seal width |
| EP0754350A4 (en) * | 1994-04-05 | 1998-10-07 | Olin Corp | METAL ELECTRONIC BOX WITH FILLED CAVITY |
| JP3572764B2 (ja) * | 1995-12-14 | 2004-10-06 | 株式会社デンソー | ベアチップ封止方法およびベアチップ封止基板 |
| JP3518407B2 (ja) * | 1999-02-25 | 2004-04-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP3807594B2 (ja) * | 2000-07-31 | 2006-08-09 | アイシン・エィ・ダブリュ株式会社 | 電子制御ユニット |
| DE10038508A1 (de) * | 2000-08-08 | 2002-02-21 | Bosch Gmbh Robert | Elektrische Baugruppe und Verfahren zur Herstellung der elektrischen Baugruppe |
| JP4633895B2 (ja) * | 2000-08-10 | 2011-02-16 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3627633B2 (ja) * | 2000-08-10 | 2005-03-09 | 株式会社デンソー | 半導体装置 |
| JP3674476B2 (ja) * | 2000-08-10 | 2005-07-20 | 株式会社デンソー | 半導体装置 |
-
2000
- 2000-08-10 JP JP2000243280A patent/JP4151207B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057182A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
| KR100200254B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| KR100526667B1 (ko) | 수지밀봉형반도체장치및그제조방법 | |
| JP2536456B2 (ja) | 半導体装置及びその製造方法 | |
| JP4151207B2 (ja) | 半導体装置 | |
| JP3627633B2 (ja) | 半導体装置 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| JP3674476B2 (ja) | 半導体装置 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JPH11112036A (ja) | 面実装半導体装置 | |
| JP5898575B2 (ja) | 半導体装置 | |
| JP2003017631A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4633895B2 (ja) | 半導体装置の製造方法 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JPH06163746A (ja) | 混成集積回路装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| JPH0334561A (ja) | 半導体装置 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2834017B2 (ja) | 半導体装置及びその製造方法 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JP3298627B2 (ja) | 半導体装置と接続用はんだボール基部補強方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |