KR100526667B1 - 수지밀봉형반도체장치및그제조방법 - Google Patents

수지밀봉형반도체장치및그제조방법 Download PDF

Info

Publication number
KR100526667B1
KR100526667B1 KR10-1998-0017396A KR19980017396A KR100526667B1 KR 100526667 B1 KR100526667 B1 KR 100526667B1 KR 19980017396 A KR19980017396 A KR 19980017396A KR 100526667 B1 KR100526667 B1 KR 100526667B1
Authority
KR
South Korea
Prior art keywords
leads
semiconductor element
electrodes
inner leads
exposed portion
Prior art date
Application number
KR10-1998-0017396A
Other languages
English (en)
Other versions
KR19990036493A (ko
Inventor
노리따까 안자이
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19990036493A publication Critical patent/KR19990036493A/ko
Application granted granted Critical
Publication of KR100526667B1 publication Critical patent/KR100526667B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

회로패턴과 전극이 반도체기판의 회로형성표면에 형성되어 있는 반도체소자상에, 장방형의 노출부를 갖는 띠형상의 금속편으로 형성되어 있는 복수의 리드는 소정의 간격으로 평행하게 배치되고 각각의 전극에 전기적으로 접속된다. 몰딩은 노출부 이외의 복수의 리드부, 반도체소자의 회로형성표면 및 측면을 덮도록 수지에 의해 수행된다. 솔더링용 플럭스가 구형솔더와 노출부 중 적어도 하나에 도포된다. 구형솔더는, 복수의 리드가 배열되어 있는 방향으로 지그재그로 형성되도록, 각각의 노출부상에 하나씩 배치된다. 솔더는, 장방형의 노출부의 전체면을 덮는 솔더범프가 용해된 솔더에 의해 형성되도록, 가열되고 용해된다.

Description

수지밀봉형 반도체장치 및 그 제조방법{RESIN SEALED-TYPE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체소자와 외부접속용 리드가 수지로 몰드된 수지밀봉형 반도체 장치와 그 제조방법에 관한 것이다.
IC(집적회로)카드와 메모리카드의 발전에 따라, 그 카드 내에 채택되는 반도체장치는 박형이며 소형임을 요구한다. 박형-소형 반도체장치의 일례로서 CSP (chip size package; 칩 크기 패키지)로 불리우는 구조가 있고, 공지의 예가 일본특허공개공보 (JP-A) No. 9-17910 에 개시되어 있다. JP-A No. 9-17910 에는 리드프레임이 반도체소자에 고정되어 있고, 반도체소자의 전극과 리드프레임이 전기적으로 접속되어 있고, 리드프레임의 일부분이 수지로 밀봉되어 있고, 외부단자가 수지로 밀봉되지 않은 리드프레임의 표면에 구비되는 구조가 개시되어 있다.
하지만, 종래의 수지밀봉형 반도체장치는 다음과 같은 문제점을 가지고 있다.
리드간의 피치가 좁은 경우에, 리드상에 형성될 수 있는 솔더범프의 크기가 작아지고, 솔더의 양이 제한된다. 결국, 반도체장치가 인쇄기판상에 배치되어 접속된 때, 솔더에 의한 응력(stress)완화가 충분치 않고, 인쇄기판과 반도체장치를 접속하는 솔더범프상에 크랙킹(cracking)이 생성될 수도 있다. 솔더범프가 열악한 온도환경에서 사용될 경우에, 몰드수지에 의해 밀봉된 부분의 열팽창계수와 인쇄기판의 열팽창계수의 차이로 인하여 응력이 직접적이며 반복적으로 솔더범프에 가해진다. 그로 인하여, 크랙킹은 솔더범프의 취약한 균열의 발생에 의하여 생성된다.
더욱이, 솔더범프는 복수의 리드상에 일렬로 형성되고, 솔더범프간의 거리는 좁아진다. 그 결과, 리드간의 피치가 좁다면, 용해된 솔더범프들은 인쇄기판 등에 장착될 때 접촉하게 된다. 따라서, 인접한 리드간에 단락이 일어날 수 있다.
더 나아가, 반도체장치를 사용하는 제품이 제조되는 단계에서, 솔더링은 제품을 리플로우(reflow)장치 내에서 약 300??로 가열함으로써 수행되며, 그 후 제품이 상온으로 냉각될 때, 밀봉부의 수축계수와 인쇄기판의 수축계수의 차이로 인하여 응력이 발생한다. 결과적으로, 냉각과정에서 특히 취약하게 된 솔더범프상에 크랙킹이 생성될 수도 있다. 제품의 이러한 크랙킹을 제품제조 후의 검사에서 즉시로 발견한다는 것은 어려운 일이며, 불량품이 정상품으로서 선적될 수도 있다.
본 발명은 상기한 종래의 문제점을 해결하며, 그 목적은 인쇄기판 등에 신뢰성있게 접속될 수 있는 수지밀봉형 반도체장치 및 그 제조방법을 제공하는데 있다.
상기의 목적을 실현하기 위하여, 본 발명의 제 1 실시예는 회로패턴과 외부에 회로를 전기적으로 접속하기 위한 복수의 전극이 반도체기판의 회로형성표면상에 형성되어 있는 반도체소자; 스트립(strip) 형상의 금속편으로 형성되고 외부에 전기적-기계적으로 접속하기 위하여 장방형의 노출부를 각각 포함하고 있고, 노출부의 긴 변이 평행하도록 소정의 간격으로 평면상에 배치되고, 반도체소자의 각각의 전극에 전기적으로 접속되어 있는 복수의 리드; 노출부 이외의 복수의 리드부 및 반도체소자의 회로형성표면을 덮도록 수지에 의해 몰드된 밀봉부; 및 소정의 높이를 갖고 복수의 리드의 각각의 노출부의 전체면을 덮도록 제공되는 복수의 솔더범프를 포함한다.
본 발명의 제 1 실시예에 따르면, 복수의 리드의 노출부는 장방형이고, 소정의 높이를 갖는 솔더범프는 노출부의 전체면을 덮도록 제공된다. 따라서, 예로서, 수지밀봉형 반도체장치가 회로기판 등에 배치되는 경우에, 반도체장치는 전기적-기계적으로 신뢰성있게 접속될 수 있다.
본 발명의 제 2 실시예는 복수의 전극이 표면에 형성되어 있는 반도체소자; 반도체소자의 표면상에 배치되고, 전극에 각각 접속되어 있는 복수의 내부리드; 연장방향으로 길게, 각각의 내부리드의 면을 노출시키면서, 복수의 내부리드와 반도체소자의 표면을 밀봉하는 밀봉수지; 및 각각의 내부리드의 노출면상에 형성된 복수의 볼록한 외부단자를 포함한다.
본 발명의 제 2 실시예의 외부단자는 내부리드의 노출면의 전체면을 실질적으로 덮을 수 있다. 더욱이, 본 발명의 제 2 실시예의 외부단자는 실질적인 타원형의 볼록한 형상으로 형성될 수 있다. 노출부의 전체면은 실질적인 타원형의 형상을 가진 외부단자에 의해 덮여 질 수 있다.
본 발명의 제 3 실시예는 복수의 전극이 그 표면에 형성되어 있는 반도체소자; 반도체소자의 표면에 배치되고, 전극에 각각 접속되어 있는 복수의 내부리드; 연장방향으로 길게, 각각의 내부리드의 면을 노출시키면서, 복수의 내부리드와 반도체소자의 표면을 밀봉하는 밀봉수지; 및 각각의 내부리드의 노출면상에 형성된 복수의 외부전극을 구비하며, 서로 인접해 있는 외부전극은, 내부리드의 말단부로부터 서로 다른 거리로 이격된 위치에 배치되어 있다.
상기한 바와 같이, 본 발명의 제 3 실시예의 노출면은 장방형이고, 그 장방형 면의 긴 변이 평행하도록 소정의 간격을 가지고 평면상에 배치될 수 있다.
이러한 방식으로, 서로 인접한 외부전극은, 내부리드의 노출면내에 내부리드의 말단부로부터 서로 다른 거리로 이격된 위치에 배치되기 때문에, 인접한 리드간의 피치가 좁더라도, 외부전극은 단락을 일으키지 않고 형성될 수 있으며, 수지밀봉형 반도체장치는 더욱 콤팩트해질 수 있다.
상기한 발명의 실시예들에 있어서, 밀봉부는 노출부 이외의 복수의 리드부와, 반도체소자의 회로형성표면 및 측면을 덮는다. 또한, 몰딩은, 반도체장치의 이면을 노출시키기 위하여, 수지에 의하여 수행될 수 있다. 반도체소자의 이면의 노출로 인하여, 열방출이 양호하게 이루어 질 수 있다.
본 발명의 제 4 실시예로서, 상기의 수지밀봉형 반도체장치의 제조 방법은 (a) 회로패턴 및 그 회로를 전기적으로 외부와 접속하기 위한 복수의 전극이 반도체기판의 회로형성표면상에 형성되어 있는 반도체소자, (b) 스트립 형상의 금속편으로 형성되고 외부에 전기적-기계적으로 접속하기 위하여 장방형의 노출부를 각각 포함하며, 노출부의 긴 변이 평행하도록 소정의 간격으로 평면상에 배치되고, 반도체소자의 각각의 전극에 전기적으로 접속되어 있는 복수의 리드, 및 (c) 노출부 이외의 복수의 리드부와 반도체소자의 회로형성표면을 적어도 덮도록 수지에 의해 몰드된 밀봉부를 포함하는 수지밀봉형 반도체장치를 제조하는 단계; 솔더범프형성용 구형솔더와 노출부 중 적어도 하나에 솔더링을 위한 플럭스를 도포하는 단계; 복수의 리드가 배열된 방향으로 구형솔더가 지그재그(zigzag)로 형성되도록 각각의 노출부상에 하나씩 구형솔더를 배치하는 단계; 및 솔더를 가열하고 용해하여, 그 용해된 솔더에 의하여 장방형의 노출부의 전체면을 덮는 솔더범프를 형성하는 단계를 포함한다.
또한, 본 발명의 제 5 실시예로서, 수지밀봉형 반도체장치의 제조방법은 복수의 전극이 그 표면상에 형성되어 있는 반도체소자의 표면상에 복수의 내부리드를 배치하고, 복수의 전극과 복수의 내부리드를 각각 접속하는 단계; 연장방향으로 길게, 각각의 내부리드의 면을 노출시키면서, 복수의 내부리드와 반도체소자의 표면을 밀봉수지에 의하여 밀봉하는 단계; 인접한 외부전극이 교대로 배열되도록 각각의 내부리드의 노출면상에 외부전극을 형성하는 단계; 및 내부리드의 노출면을 따라 볼록한 형상, 예를들면 실질적으로 타원형의 형상을 형성하도록 외부전극을 용해하는 단계를 포함한다.
이 경우, 접착테이프를 복수의 리드와 반도체소자 사이에 삽입하고, 복수의 리드를 열가압접착하여, 반도체소자의 표면상에 복수의 리드가 배치되도록 한다.
본 발명의 제 4 및 제 5 실시예에 따르면, 솔더범프 혹은 외부전극을 형성하기 위한 솔더를 지그재그로(즉, 교대로) 배치하여, 솔더범프 또는 외부전극을 형성하도록 그 솔더를 용해한다. 따라서, 인접한 리드간의 피치가 좁더라도, 솔더범프 또는 외부전극은 단락을 발생시키지 않고 형성될 수 있고, 수지밀봉형 반도체장치는 더욱 콤팩트해질 수 있다.
도 1a 와 1b 는 본 발명의 실시예를 도시하는 밀봉수지형 반도체장치의 구조도이다. 도 1a 는 반도체장치의 외관을 도시하는 사시도이고, 도 1b 는 도 1a 의 선 X-X 에서 취한 반도체장치의 단면도이다.
상기 반도체장치는 반도체기판상에 회로패턴이 형성된 회로형성표면(11a)을 갖는 반도체소자(11)를 포함한다. 회로를 외부와 접속하기 위한 복수의 전극(11b)은 회로형성표면(11a)의 중앙부에 형성된다. 회로형성표면(11a)의 주변부에는 절연접착테이프(12)가 제공되며, 예로서 절연접착테이프는 폴리이미드에 기초하고, 폴리이미드의 양면은 소정의 두께를 갖는 열가소성 수지로 피막되어 있다. 약 0.42 mm의 폭을 갖는 복수의 스트립 형상리드(13)는 예로서 1.27 mm의 피치로 평행하게 배치되어 있다. 리드(13)의 표면중의 하나는 접착테이프(12)에 의해 회로형성표면(11a)측에 접착된다.
리드(13)는 인쇄기판 등에 반도체장치를 장착하고 전기적-기계적으로 접속하기 위한 리더선이다. 리드(13)는 예로서 철-니켈 합금 등으로 만들어진 금속판에 의해 형성되고, 약 0.1 mm 의 두께를 갖는다. 종래의 플랫 패키지 (flat package) 등의 핀과 달리, 리드(13)는 반도체소자(11)의 외부를 향하여 길게 돌출되지 않는다. 반도체장치 자체의 크기를 줄이기 위하여, 리드(13)는 회로형성표면(11a)의 평면내에 수용되도록 하는 길이로 절단된다.
솔더링을 위한 도금(예를 들어 은도금)이 리드(13)의 내측의 일단부상에 수행된다. 그 도금과 반도체소자(11)의 전극(11b)이 금속 와이어와 같은 와이어(14)에 의하여 전기적으로 접속된다. 더욱이, 반도체소자의 주변부에 배치된 리드(13)의 다른 면상에는, 예로서 0.42 mm 의 폭과 0.86 mm의 길이를 갖는 장방형부가 외부접속을 위한 노출부로서 유지된다. 노출부(13a)를 제외한 리드부(13)와, 반도체소자의 회로형성표면(11a) 및 측면(11c)과, 복수의 와이어(14)는 몰드수지로 형성된 밀봉부(15)에 의해서 밀봉된다. 한편, 열방출효과를 증대시키기 위하여, 회로형성표면(11a)의 반대측에 있는 반도체소자(11)의 이면(11d)은 그대로 드러나 있고 몰드수지에 의해 밀봉되지 않는다.
더욱이, 타원형 솔더범프(16)는, 솔더범프(16)가 회로형성표면(11a)상에 몰드된 밀봉부(15)보다 소정의 길이 만큼 더 높도록, 리드(13)의 노출부(13a)의 전체면상에 형성된다. 예로서, 밀봉부(15)의 높이가 약 0.15 mm이면, 솔더범프(16)의 높이는 약 0.3 내지 0.5 mm이다.
반도체장치는 예로서 다음의 공정 (1) 내지 (7)에 따라서 제조된다.
(1) 공정 1
우선, 철-니켈 합금 등으로 만들어지고 0.1 mm의 두께를 가진 금속판이, 도3a 에 도시된 바와 같이, 프레임부(20)와 그 프레임부(20)로부터 내부방향으로 연장된 복수의 빗형상의 리드(13)를 갖는 리드프레임(22)을 제조하도록, 펀치된다. 리드프레임(22)내에 있는 리드(13)의 폭, 길이, 피치 및 개수는 도 1 에서 수지밀봉형 반도체장치내에 있는 복수의 리드(13)의 그것들과 동일하다. 즉, 리드프레임(22)의 프레임부(20)가 잘려져 나갈 때, 리드프레임(22)내의 리드(13)는 결국 반도체장치내의 리드(13)로서 유지된다. 솔더링을 위한 은도금이 리드프레임(22)내의 리드(13)의 말단부 상에 수행된다.
(2) 공정 2
접착테이프(12)는 리드프레임(22)내의 리드(13)의 이면에 접착된다. 또한, 접착테이프(12)에 반도체소자(11)의 회로형성표면(11a)을 약 400??에서 열가압접착시킨다. 리드(13)와 반도체소자(11)가 접착된 후에, 도 3b 에 도시된 바와 같이, 리드(13)의 은도금된 말단부와 반도체소자(11)의 전극(11b)은 와이어(14)에 의해서 접속된다.
(3) 공정 3
도 3c 에 도시된 바와 같이, 반도체소자(11)가 부착되는 리드프레임(22)은 소정의 위치에 몰딩되기 위하여 하부금속몰드(24)에 장착된다. 하부금속몰드(24)는 회로형성표면(11a)보다 약간 더 넓고 실질적으로 동일한 오목한 부분을 갖는다. 그 오목한 부분의 깊이는 반도체소자(11)와 접착테이프(12)의 접합된 두께에 정확히 대응한다. 이러한 방식으로, 반도체소자(11)의 이면(11d)은 하부금속몰드(24)의 오목한 부분의 바닥면에 접착된다. 리드프레임(22)의 프레임부(20)는 하부금속몰드(24)의 스탠드부분에 접착되도록 장착된다.
다음에, 하부금속몰드(24)와 쌍을 이루는 상부금속몰드(26)는 소정의 위치에서 하부금속몰드(24)를 덮는다. 상부금속몰드(26)는 오목한 부분을 가지며, 그 오목한 부분은 소정의 깊이를 가지고 그의 개구부분은 하부금속몰드(24)의 오목한 부분의 개구부분보다 작으며, 그래서 상부금속몰드(26)는 와이어(14)가 리드프레임(22)의 표면으로부터 튀어나오는 것을 방지하는 몰드를 형성한다.
리드프레임(22)은 상부 및 하부 금속몰드(24,26)에 장착되고, 그 후에, 에폭시 등과 같은 액상몰드수지가 인입구로부터 주입된다.
(4) 공정 4
몰드수지가 경화된 후에, 밀봉부(15)내에서 몰드되어 있는 반도체소자(11)를 꺼내고, 리드프레임(22)의 불필요한 부분은 자른다.
(5) 공정 5
솔더링용 플럭스가 리드(13)의 노출부(13a)에 도포된다.
(6) 공정 6
약 0.5 내지 0.6 mm의 지름을 갖는 구형솔더(예로서, 솔더볼)(17)는, 인접한 솔더볼(17)과 접촉되지 않고 서로 이격되어 위치되도록, 리드(13)의 노출부(13a)상에 지그재그로 하나씩 배치된다.
도 2 는 공정 6 에서 솔더볼(17)이 노출부(13a)상에 배치되어 있는 상태를 도시한다.
(7) 공정 7
솔더볼(17)이 배치된 반도체장치는 가열로내에 위치되고, 그 배치된 솔더볼(17)이 용해되도록, 약 240??로 가열된다.
이러한 방식으로, 용해된 솔더는 리드(13)의 노출부(13a)의 전체면을 퍼져 나가고, 그 솔더의 표면장력으로 인하여 타원형의 솔더범프(16)가 형성된다. 수지밀봉형 반도체장치는 도 1a 에 도시된 바와 같이 완성된다.
상기의 공정에 따라 제조된 반도체장치는 예로서 인쇄기판에 장착되고, 솔더범프(16)를 통하여 외부회로에 접속된다. 외부로부터 인가된 신호는 리드(13)와 와이어(14)를 통하여 반도체소자(11)에 전송된다. 더욱이, 반도체소자(11)의 출력신호는 와이어(14), 리드(13), 및 솔더범프(16)를 통하여 외부회로로 출력된다.
반도체장치는 다음의 과정에 따라 인쇄기판에 장착된다.
솔더링을 위한 플럭스는, 인쇄기판의 구성요소가 예로서 스크린 인쇄 등과 같은 것에 의해 배치된 표면상에서 풋 프린트(foot print)위로 도포된다. 반도체장치는, 반도체소자(11)의 이면(11d)이 위측 아래로 되도록 배치되게 하여 솔더범프(16)가 풋 프린트에 접촉하도록, 배치된다. 그래서, 반도체장치가 배치된 후에, 인쇄기판은 리플로우 장치내에 위치되고 약 300??로 가열된다. 솔더범프(16)는 용해되고, 솔더링이 수행된다.
상기한 바와 같이, 본 발명의 실시예의 수지밀봉형 반도체장치 및 그 제조방법은 다음과 같은 이점((i) 내지 (iii))이 있다.
(i) 리드(13)의 노출부(13a)가 장방형이기 때문에, 솔더볼(17)은 솔더범프의 형성 시에 지그재그로 배치될 수 있다. 이러한 방식으로, 인접한 솔더볼(17)간의 접촉으로 인한 단락이 리드(13)사이에서 일어나지 않을 것이며, 리드(13)간의 피치는 좁혀질 수 있고, 따라서 반도체장치는 더욱 콤팩트해질 수 있다.
(ii) 솔더볼(17)이 지그재그로 배치되기 때문에, 상당히 많은 양의 솔더볼(17)이 배치되더라도 인접한 솔더는 접촉되지 않으며, 상당히 많은 양의 솔더를 갖는 솔더범프(16)가 형성될 수 있다. 이러한 방식으로, 반도체장치가 인쇄기판 등에 배치될 때, 솔더범프(16)에 가해지는 응력이 분산되며, 솔더범프 상에 크랙킹이 발생할 것에 대해 염려할 필요가 없다.
(iii) 반도체장치(11)의 이면(11d)이 그대로 드러나 있고 몰드밀봉 되지 않기 때문에, 반도체장치의 열방출이 양호하다.
본 발명은 상기한 실시예에 한정되지 않으며, 다양한 실시예의 변형가 가능하다. 다음의 (a) 내지 (h) 에서 변형예를 예로서 설명한다.
(a) 도 1 에 있어서, 수지밀봉형 반도체장치는 8 개의 리드(13)를 포함한다. 하지만, 리드(13)의 개수는 그 수로 제한되지 않으며, 반도체 소자 (11) 상에 형성되는 회로에 대응하여 필요하다면, 어떠한 개수도 가능하다. 더욱이, 리드(13)가 제공되는 위치는 도 1 에 도시된 2개의 변에 제한되지 않는다. 리드(13)는 반도체소자(11)의 회로형성표면(11a)주위의 4개의 변에서 제공될 수도 있다.
(b) 접착테이프(12)를 사용하는 대신에, 소정의 두께를 갖는 절연접착제를 사용하여 리드(13)는 반도체소자(11)에 연결될 수도 있다.
(c) 전극(11b)과 리드(13)는 와이어(14)에 의해서 연결된다. 하지만, 와이어(14) 대신에, 전도성 접착제 등과 같은 것이 그 두 개를 연결하는 데에 사용될 수도 있다.
(d) 공정 (1) 내지 (7) 은 도 1 에서의 수지밀봉형 반도체장치의 구조를 설명하기 위한 일례이며, 본 발명은 상기의 제조공정에서 설명된 방법에 제한되지 않는다. 예로서, 금속판을 펀칭하고 리드프레임을 제조하는 대신에, 별도의 리드(13)가 먼저 제조되고 그후에 종이테이프 등과 같은 것 위에서 소정의 간격으로 배치되는 것도 가능하다.
(e) 접착테이프(12), 리드(13) 및 와이어(14) 등의 재료는 상기한 재료에 한정되지 않는다. 비용과 제조방법을 고려하여 적절한 재료가 선택될 수도 있다.
(f) 반도체소자(11)의 이면(11d)은 몰딩되지 않는다. 하지만, 이면(11d)을 전기적으로 절연시킬 필요가 있다면, 이면(11d)은 그렇게 처리될 수도 있다. 이 경우에, 몰드수지의 종류와 두께로 인하여, 열방출은 약간 저하될 수도 있다.
(g) 공정 5 에 있어서, 솔더링용 플럭스가 리드(13)의 노출부(13a)에 도포된다. 그러나, 그 플럭스는 솔더볼(17)에 도포될 수도 있다.
(h) 도 1 의 수지밀봉형 반도체장치에 있어서, 밀봉부(15)는 리드(13)의 노출부(13a)보다 더 높다. 하지만, 그 형상은 이러한 것에만 제한되지 않는다. 예를들면, 리드(13)의 내부 단부는 반도체소자(11)측으로 만곡되어 있는 것도 가능하며, 리드(13)의 만곡부와 반도체소자(11)는 와이어(14)에 의해 접속되는 것도 가능하며, 밀봉부(15)의 표면의 높이가 리드(13)의 노출부(13a)의 높이와 동일한 것도 가능하다.
도 1a는 본 발명의 실시예를 도시하는 수지밀봉형 반도체장치의 구조도이다.
도 1b는 본 발명의 실시예를 도시하는 수지밀봉형 반도체장치의 구조도이다.
도 2는 공정 6 에서 리드상에 배치되는 솔더볼의 상태를 도시하는 평면도이다.
도 3a는 반도체장치를 제조하는 과정을 도시하는 다이어그램이다.
도 3b는 반도체장치를 제조하는 과정을 도시하는 다이어그램이다.
도 3c는 반도체장치를 제조하는 과정을 도시하는 다이어그램이다.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 반도체소자 11a : 회로형성표면
11b : 전극 11c : 반도체소자의 측면
11d : 반도체소자의 이면 12 : 접착테이프
13 : 리드 13a : 리드의 노출부
14 : 와이어 15 : 밀봉부
16 : 솔더범프 17 : 솔더볼
20 : 프fp임부 22 : 리드프레임
24 : 하부금속몰드 26 : 상부금속몰드

Claims (9)

  1. 회로패턴 및 그 회로를 외부와 전기적으로 접속하기 위한 복수의 전극이 반도체기판의 회로형성표면에 형성되어 있는 반도체소자;
    스트립 형상의 금속편으로 형성되고, 전기적-기계적으로 외부와 접속하기 위하여 장방형의 노출부를 각각 포함하며, 상기 노출부의 긴 변이 평행하도록 소정의 간격으로 평면상에 배치되고, 상기 반도체소자의 복수의 전극에 각각 전기적으로 접속되어 있는 복수의 리드;
    상기 노출부 이외의 상기 복수의 리드부와 상기 반도체소자의 상기 회로형성표면을 적어도 덮도록 수지에 의해 몰드된 밀봉부; 및
    소정의 높이를 갖고 상기 복수의 리드 각각의 노출부의 전체면을 덮도록 제공되는 복수의 솔더범프를 구비하며,
    상기 복수의 전극은 상기 반도체 기판의 상기 회로형성표면의 중심 부근에 배치하며, 상기 복수의 리드와 상기 복수의 전극은 와이어를 통하여 접속되고,
    상기 솔더범프는 상기 솔더범프의 적어도 일부분이 상기 회로형성면과 대향하는 위치에 배치되도록 상기 리드 상에 형성되는 것을 특징으로 하는 수지밀봉형 반도체장치.
  2. 제 1 항에 있어서,
    상기 밀봉부는 상기 노출부 이외의 상기 복수의 리드부, 상기 반도체소자의 회로형성표면 및 측면을 덮도록 수지에 의해 몰드 되는 것을 특징으로 하는 수지밀봉형 반도체장치.
  3. 표면에 복수의 전극이 형성되어 있는 반도체소자;
    상기 반도체소자의 상기 표면에 배치되고, 상기 전극에 각각 접속되어 있는 복수의 내부리드;
    상기 내부리드의 연장방향으로 길게, 상기 각각의 내부리드의 면을 노출시키면서, 상기 복수의 내부리드와 상기 반도체소자의 표면을 밀봉하는 밀봉수지; 및
    상기 각각의 내부리드의 노출면상에 형성된 복수의 볼록한 외부단자를 구비하며,
    상기 외부단자는 상기 내부리드의 상기 노출부의 전체면을 실질적으로 덮으며,
    상기 외부단자는 상기 외부 단자의 적어도 일부분이 상기 반도체 소자의 상기 표면과 대향하는 위치에 배치되도록 상기 내부리드의 노출면 상에 형성되며,
    상기 복수의 전극은 상기 반도체소자의 상기 표면의 중심 부근에 배치되고, 상기 복수의 전극과 상기 복수의 내부리드는 와이어를 통하여 접속되는 것을 특징으로 하는 수지밀봉형 반도체장치.
  4. 제 3 항에 있어서,
    상기 밀봉수지는 내부리드의 연장방향으로 길게, 상기 각각의 내부리드의 면을 노출시키면서, 상기 복수의 내부리드와 상기 반도체소자의 표면 및 측면을 밀봉하는 것을 특징으로 하는 수지밀봉형 반도체장치.
  5. 표면에 복수의 전극이 형성되어 있는 반도체소자;
    상기 반도체소자의 상기 표면에 배치되고, 상기 전극에 각각 접속되어 있는 복수의 내부리드;
    상기 내부리드의 연장방향으로 길게, 상기 각각의 내부리드의 면을 노출시키면서, 상기 복수의 내부리드와 상기 반도체소자의 표면을 밀봉하는 밀봉수지; 및
    상기 각각의 내부리드의 노출면 전체를 덮는 복수의 외부전극을 구비하며,
    서로 인접해 있는 상기 외부전극은 상기 내부리드의 말단부로부터 다른 거리로 이격된 위치에 배치되어 있으며,
    상기 외부전극은 상기 외부전극의 적어도 일부분이 상기 반도체 소자의 상기표면과 대향하는 위치에 배치되도록 상기 내부리드의 노출면에 형성되며,
    상기 복수의 전극은 상기 반도체 소자의 상기 회로형성표면의 중심 부근에 배치되고, 상기 복수의 내부리드와 상기 복수의 전극은 와이어를 통하여 접속되는 것을 특징으로 하는 수지밀봉형 반도체장치.
  6. 제 5 항에 있어서,
    상기 밀봉수지는 내부리드의 연장방향으로 길게, 상기 각각의 내부리드의 면을 노출시키면서, 상기 복수의 내부리드와 상기 반도체소자의 표면 및 측면을 밀봉하는 것을 특징으로 하는 수지밀봉형 반도체장치.
  7. (a) 회로패턴 및 그 회로를 외부와 전기적으로 접속하기 위한 복수의 전극이 반도체기판의 회로형성표면 상에 형성되어 있는 반도체소자, (b) 스트립 형상의 금속편으로 형성되고, 외부와 전기적-기계적으로 접속하기 위하여 장방형의 노출부를 각각 포함하고 있고, 상기 노출부의 긴 변이 평행하도록 소정의 간격으로 평면상에 배치되고, 와이어를 통하여 상기 반도체소자의 각각의 전극에 전기적으로 각각 접속되어 있는 복수의 리드, 및 (c) 상기 노출부 이외의 상기 복수의 리드부와 상기 반도체소자의 회로형성표면을 적어도 덮도록 수지에 의해 몰드된 밀봉부를 포함하는 수지밀봉형 반도체장치를 제조하는 단계;
    솔더범프형성용 구형솔더 및 상기 노출부 중 적어도 하나에 솔더링용 플럭스를 도포하는 단계;
    상기 복수의 리드가 배열된 방향으로 상기 구형솔더가 지그재그로 형성되도록 각각의 노출부상에 하나씩 상기 구형솔더를 배치하는 단계; 및
    상기 솔더를 가열하고 용해하여, 그 용해된 솔더에 의하여 상기 장방형의 노출부의 전체면을 덮는 솔더범프를 형성하는 단계를 포함하며,
    상기 복수의 전극은 상기 반도체 소자의 상기 회로형성표면의 중심 부근에 배치되고 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  8. 복수의 전극이 표면에 형성되어 있는 반도체소자의 표면에 복수의 내부리드를 배치하고, 상기 복수의 전극과 상기 복수의 내부리드를 와이어를 통하여 각각 접속하는 단계;
    연장방향으로 길게, 상기 각각의 내부리드의 면을 노출시키면서, 상기 복수의 내부리드와 상기 반도체소자의 표면을 밀봉수지로 밀봉하는 단계;
    인접한 외부전극이 교대로 배열되도록 상기 각각의 내부리드의 노출면 전체를 덮는 외부전극을 형성하는 단계; 및
    상기 내부리드의 노출면을 따라 볼록한 형상을 형성하도록 상기 외부전극을 용해하는 단계를 포함하며,
    상기 복수의 전극은 상기 반도체소자의 상기 표면의 중심 부근에 위치하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 복수의 리드와 상기 반도체 소자 사이에 접착테이프를 삽입하고, 상기 복수의 리드를 열가압접착하여, 상기 복수의 리드가 상기 반도체소자의 표면에 배치되도록 하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
KR10-1998-0017396A 1997-10-27 1998-05-14 수지밀봉형반도체장치및그제조방법 KR100526667B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29448497A JP3655069B2 (ja) 1997-10-27 1997-10-27 樹脂封止型半導体装置とその製造方法
JP97-294484 1997-10-27

Publications (2)

Publication Number Publication Date
KR19990036493A KR19990036493A (ko) 1999-05-25
KR100526667B1 true KR100526667B1 (ko) 2005-12-21

Family

ID=17808369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0017396A KR100526667B1 (ko) 1997-10-27 1998-05-14 수지밀봉형반도체장치및그제조방법

Country Status (3)

Country Link
US (1) US6323551B1 (ko)
JP (1) JP3655069B2 (ko)
KR (1) KR100526667B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156435A (ja) 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP4120133B2 (ja) 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
DE10152694A1 (de) * 2001-10-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
EP1630865A1 (en) * 2004-08-17 2006-03-01 Optimum Care International Tech. Inc. Adhesion of a Chip on a leadframe
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
US9064881B2 (en) 2010-11-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting flip-chip package using pre-applied fillet
KR102515126B1 (ko) * 2021-05-06 2023-03-29 주식회사 지니틱스 카메라 모듈의 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888311A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 半導体装置とその製造方法
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH0997856A (ja) * 1995-09-29 1997-04-08 Nec Corp 半導体装置
JPH09172033A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
KR100187715B1 (ko) * 1996-08-19 1999-06-01 윤종용 리드 프레임을 이용한 칩 스케일 패키지 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888311A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 半導体装置とその製造方法
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH0997856A (ja) * 1995-09-29 1997-04-08 Nec Corp 半導体装置
JPH09172033A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3655069B2 (ja) 2005-06-02
JPH11135682A (ja) 1999-05-21
KR19990036493A (ko) 1999-05-25
US6323551B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
KR100480543B1 (ko) 반도체 장치의 수지밀봉방법
JP3779789B2 (ja) 半導体装置およびその製造方法
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5362679A (en) Plastic package with solder grid array
US6204564B1 (en) Semiconductor device and method for making the same
JPH10321672A (ja) 半導体装置及びその製造方法
GB2286084A (en) Electronic package with thermally conductive support
JPH06132453A (ja) 半導体装置及びその製造方法
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
KR100526667B1 (ko) 수지밀봉형반도체장치및그제조방법
JP2001217354A (ja) 半導体チップの実装構造、および半導体装置
JPH1032287A (ja) 樹脂封止型半導体装置とその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JPH07183425A (ja) 半導体装置とその製造方法
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JP3908395B2 (ja) 半導体装置製造用の基板、およびそれを用いた半導体装置の製造方法
JPH10163250A (ja) 半導体装置および半導体装置の製造方法
JPH1187601A (ja) 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法
KR0177006B1 (ko) 복합 리드 구성을 가진 반도체 장치

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030619

Effective date: 20050331

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101027

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee