KR102515126B1 - 카메라 모듈의 반도체 패키지 - Google Patents

카메라 모듈의 반도체 패키지 Download PDF

Info

Publication number
KR102515126B1
KR102515126B1 KR1020210058848A KR20210058848A KR102515126B1 KR 102515126 B1 KR102515126 B1 KR 102515126B1 KR 1020210058848 A KR1020210058848 A KR 1020210058848A KR 20210058848 A KR20210058848 A KR 20210058848A KR 102515126 B1 KR102515126 B1 KR 102515126B1
Authority
KR
South Korea
Prior art keywords
straight edge
semiconductor package
terminals
protrusion
body portion
Prior art date
Application number
KR1020210058848A
Other languages
English (en)
Other versions
KR20220151511A (ko
Inventor
현경원
김동원
Original Assignee
주식회사 지니틱스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지니틱스 filed Critical 주식회사 지니틱스
Priority to KR1020210058848A priority Critical patent/KR102515126B1/ko
Priority to PCT/KR2021/007999 priority patent/WO2022234887A1/ko
Priority to US18/289,620 priority patent/US20240258345A1/en
Priority to CN202180097912.3A priority patent/CN117296146A/zh
Publication of KR20220151511A publication Critical patent/KR20220151511A/ko
Application granted granted Critical
Publication of KR102515126B1 publication Critical patent/KR102515126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/51—Housings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

복수 개의 터미널들을 갖는 웨이퍼 레벨 칩 사이즈 패키치 타입의 반도체 패키지로서, 상기 반도체 패키지는 길고 좁은 직사각형 형상의 평면 모양을 가지며, 상기 복수 개의 터미널들은 상기 반도체 패키지의 짧은 쪽 방향을 따라 배치된 2개의 열로 구성되며, 각각의 상기 터미널은 원형의 몸체부와 상기 몸체부로부터 바깥쪽으로 뻗어 나온 형상의 돌출부를 포함하는, 반도체 패키지를 공개한다.

Description

카메라 모듈의 반도체 패키지{Semiconductor package of camera module}
본 발명은 카메라 모듈의 반도체 패키지에 관한 것으로 특히 반도체 패키지의 납량을 증가시키기 위한 반도체 패키지의 형상에 관한 것이다.
도 1은 일 실시예에 따른 카메라 모듈을 설명하기 위한 도면이다.
도 1의 (a)는 카메라 모듈(1)의 사시도이고, 도 1의 (b)는 카메라 모듈(1)에서 렌즈 어셈블리(21)를 제거한 하우징(4)의 측면 사시도이다.
카메라 모듈(1)은 예컨대, 스마트폰 또는 휴대폰에 포함되는 카메라 모듈일 수 있다.
카메라 모듈(1)은 가운데에 렌즈(2)의 어셈블리(21)가 위치할 수 있다. 도 1의 (b)를 참조하면, 카메라 모듈(1)에서 렌즈 어셈블리(21)를 제거한 카메라 모듈(1)의 하우징(4) 내부 벽면에는 반도체 패키지(3) 및 코일(5)이 설치될 수 있다. 예컨대, 반도체 패키지(3)는 VCM 구동칩일 수 있다.
이때, 상기 렌즈의 어셈블리(21)는 렌즈, 및 경통을 포함할 수 있다.
도 2는 일 실시예에 따른 카메라 모듈의 렌즈 구경과 반도체 패키지의 크기 제약을 설명하기 위한 도면이다.
도 2의 (a)는 카메라 모듈(1)의 평면도이고, 도 2의 (b)는 렌즈의 구경을 설명하기 위한 도면이며, 도 2의 (c)는 도 1의 (b)에 도시한 반도체 패키지만을 확대하여 나타낸 것으로서 카메라 모듈 하우징(4) 내부에서 코일이 형성된 면을 바라본 도면이며, 도 2의 (d)는 반도체 패키지의 납볼이 형성된 면을 나타낸 것이다.
이하, 도 1 및 도 2를 함께 참조하여 설명한다.
카메라 모듈 하우징(4)의 벽면에 설치된 PCB에는 반도체 패키지(3)가 결합되기 위한 복수 개의 원형 패드들(미도시)이 형성되어 있을 수 있다.
그리고 도 2의 (d)를 참조하면, 반도체 패키지(3)에는 예컨대, 6개의 납볼(또는 단자, 터미널로 지칭될 수 있음)(31)이 형성되어 있을 수 있다. 이때, 납볼(31)들 간의 간격, 위치, 및 모양은 상기 복수 개의 패드들의 간격, 위치, 및 모양에 대응될 수 있다. 예컨대, 일반적으로 납볼 및 패드는 원형의 형태를 취할 수 있다.
반도체 패키지(3)의 일 면에 납이 묻어있는 상태(즉, 납볼이 형성된 상태)가 완제품으로서의 반도체 패키지이다.
이때, 반도체 패키지(3)의 납볼(31)의 납량을 증가시킬 필요가 있다. 이를 위하여, 납볼(31)의 높이를 증가시키는 방법을 이용할 수 있다.
그러나, 도 2의 (a) 및 (b)를 참조하면, 최근 렌즈(2)의 구경(Lens_d)이 점차 커짐에 따라 카메라 모듈(1)의 일 변 즉, 하우징(4) 벽면의 일 변과 렌즈(2)의 일 지점의 최소간격을 나타내는 참조부호 w1의 크기가 줄어들 수 있다.
이에 따라 도 2의 (c)와 같이 반도체 패키지(3)의 세로 길이(h1)(이때, 세로 길이는 납볼의 높이를 포함한다)의 증가에 제약이 발생하므로, 도 2의 (d)와 같이 납볼(31)의 높이 증가에 제약이 생긴다. 즉, 납볼(31) 높이가 일정 높이까지 제한되는 경우 상기 방법을 이용할 수 없다는 문제가 있다.
다른 방법으로, 상기 원형 패드의 직경을 증가시키는 방법이 있을 수 있다.
그러나 도 1의 (b)에 표시한 최근 카메라 모듈(1)의 전체 높이(H)가 감소되는 추세에 있으며, 도 2의 (c)에 표시한 바와 같이 코일(5) 영역 확보를 위해 반도체 패키지(3)의 단축(h2)이 축소되어야 하므로 납볼(31)의 직경 증가에 제약이 발생한다.
또한, PCB의 패드 간 최소 거리가 제한되어 있을 때 문제가 생길 수 있다. 즉, 패드의 직경을 증가시키면 모든 방향으로 사이즈가 커지기 때문에, 충족시켜야 하는 패드 간 최소 거리를 충족시키지 못할 수 있다.
본 발명에서는 패드간 최소 거리를 충족시키면서도 반도체 패키지의 납볼의 납량을 증가시킬 수 있는 반도체 패키지를 제공하고자 한다.
본 발명의 일 관점에 따라 복수 개의 터미널들(100, 200)을 갖는 웨이퍼 레벨 칩 사이즈 패키치 타입의 반도체 패키지(10)가 제공될 수 있다. 상기 반도체 패키지는 길고 좁은 직사각형 형상의 평면 모양을 가지며, 상기 복수 개의 터미널들은 상기 반도체 패키지의 짧은 쪽 방향(D1)을 따라 배치된 2개의 열로 구성되며, 각각의 상기 터미널은 원형의 몸체부(111)와 상기 몸체부로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(112)를 포함한다.
이때, 상기 돌출부는 제1직선형 가장자리(112a)를 포함하고, 상기 제1직선형 가장자리의 연장선(L1)은 상기 몸체부의 무게중심(113)을 통과할 수 있다. 그리고 상기 돌출부는, 상기 제1직선형 가장자리를 기준으로 하여 반시계 방향에 형성되어 있을 수 있다.
이때, 상기 돌출부는 제1직선형 가장자리를 포함하고, 상기 제1직선형 가장자리의 연장선은 상기 몸체부의 무게중심을 통과할 수 있다. 그리고 상기 돌출부는, 상기 제1직선형 가장자리를 기준으로 하여 시계 방향에 형성되어 있을 수 있다.
이때, 상기 반도체 패키지의 무게 중심(12)으로부터 상기 복수 개의 터미널 각각의 몸체부의 무게 중심까지 연결하는 가상의 직선형 방사선(L11)에 대하여, 상기 가상의 직선형 방사선이 향하는 제1방향(LD11)과 상기 직선형 방사선이 통과하는 상기 터미널의 돌출부의 돌출방향의 사잇각은 25°보다 크고 155°보다 작을 수 있다.
이때, 상기 돌출부는 제2직선형 가장자리(112b), 및 제3직선형 가장자리(112c)를 더 포함할 수 있다. 그리고 상기 제3직선형 가장자리는 상기 제1직선형 가장자리와 평행하고, 상기 제3직선형 가장자리의 일 끝지점은 상기 몸체부의 일 지점에 연결되어 있을 수 있다. 그리고 상기 제2직선형 가장지리의 양 끝지점은, 상기 돌출부의 형태가 'ㄷ'자 형태와 좌우대칭된 형태가 되도록 상기 제1직선형 가장자리(112a)의 양 끝지점 중 상기 몸체부와 연결되지 않은 지점 및 상기 제3직선형 가장자리(112c)의 타 끝지점에 연결될 수 있다.
이때, 상기 돌출부는 제4직선형 가장자리(112d)를 더 포함할 수 있다. 그리고 상기 제4직선형 가장자리의 일 끝지점은 상기 제1직선형 가장자리의 양 끝지점 중 상기 몸체부와 연결되지 않은 지점과 연결되고, 상기 제4직선형 가장자리의 타 끝지점은 상기 몸체부의 일 지점에 연결될 수 있다.
이때, 상기 복수 개의 터미널들 중 적어도 하나의 터미널(110)의 돌출부(112)는 상기 반도체 패키지에서 상기 복수 개의 터미널들을 2개의 열로 구분하는 가상의 구분선(11)을 침범할 수 있다.
본 발명에 따르면, 패드간 최소 거리를 충족시키면서도 반도체 패키지의 납볼의 납량을 증가시킬 수 있는 반도체 패키지를 제공할 수 있다.
도 1은 일 실시예에 따른 카메라 모듈을 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 카메라 모듈의 렌즈 구경과 반도체 패키지의 크기 제약을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 저면도를 나타낸 것이다.
도 4는 도 3에 도시한 터미널의 형태를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따라 터미널들 간의 최소 거리를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따라 가상의 직선형 방사선이 향하는 제1방향과 상기 직선형 방사선이 통과하는 터미널의 돌출부의 돌출방향의 사잇각의 범위를 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지의 저면도를 나타낸 것이다.
도 8은 도 7에 도시한 터미널의 형태를 설명하기 위한 도면이다.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 저면도를 나타낸 것이다.
반도체 패키지(10)는 복수 개의 터미널들(100)을 갖는 웨이퍼 레벨 칩 사이즈 패키치 타입일 수 있다.
반도체 패키지(10)는 길고 좁은 직사각형 형상의 평면 모양을 가질 수 있다.
복수 개의 터미널들(100)은 반도체 패키지(10)의 짧은 쪽 방향(D1)을 따라 배치된 2개의 열로 구성될 수 있다.
이때, 반도체 패키지(10)에서 복수 개의 터미널들(100)을 2개의 열(제1열, 제2열)로 구분하는 가상의 구분선을 참조번호 11로 나타냈다.
그리고 반도체 패키지(10)의 무게 중심은 참조번호 12로 나타냈다.
터미널(100)은 원형의 몸체부와 상기 몸체부로부터 바깥쪽으로 뻗어 나온 형상의 돌출부를 포함할 수 있다. 이때, 반도체 패키지(10)에서 각 터미널(100)의 돌출부는 돌출부들이 전체적으로 시계방향을 따라 회전하듯 배치되도록 형성될 수 있다. 이하, 도 4를 참조하여 터미널의 형태를 설명한다.
도 4는 도 3에 도시한 터미널의 형태를 설명하기 위한 도면이다.
도 4의 (a)는 제1실시예에 따른 터미널의 형태를 나타낸 것이고, 도 4의 (b)는 제2실시예에 따른 터미널의 형태를 나타낸 것이다.
먼저, 도 4의 (a)를 기준으로 터미널의 형태를 설명한다.
터미널(100, 110)은 원형의 몸체부(111)와 몸체부(111)로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(112)를 포함할 수 있다.
돌출부(112)는 제1직선형 가장자리(112a), 제2직선형 가장자리(112b), 및 제3직선형 가장자리(112c)를 포함할 수 있다.
제1직선형 가장자리(112a)의 연장선(L1)은 몸체부(111)의 무게중심(113)을 통과할 수 있다.
돌출부(112)는, 제1직선형 가장자리(112a)를 기준으로 하여 반시계 방향에 형성될 수 있다.
이때, 제3직선형 가장자리(112c)는 제1직선형 가장자리(112a)와 평행하고, 제3직선형 가장자리(112c)의 일 끝지점은 몸체부(111)의 일 지점에 연결되어 있을 수 있다.
제2직선형 가장지리(112b)의 양 끝지점은, 돌출부(112)의 형태가 'ㄷ'자 형태와 좌우대칭된 형태가 되도록 제1직선형 가장자리(112a)의 양 끝지점 중 몸체부(111)와 연결되지 않은 지점, 및 제3직선형 가장자리(112c)의 타 끝지점에 연결될 수 있다. 즉, 제1직선형 가장자리(112a)와 제2직선형 가장자리(112b) 사잇각은 직각이고, 제2직선형 가장자리(112b)와 제3직선형 가장자리(112c)의 사잇각은 직각일 수 있다.
이하, 도 4의 (b)를 기준으로 터미널의 형태를 설명한다.
터미널(100, 110)은 원형의 몸체부(111)와 몸체부(111)로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(112')를 포함할 수 있다.
돌출부(112)는 제1직선형 가장자리(112a), 및 제4직선형 가장자리(112d)를 포함할 수 있다.
제1직선형 가장자리(112a)의 연장선(L1)은 몸체부(111)의 무게중심(113)을 통과할 수 있다.
돌출부(112')는, 제1직선형 가장자리(112a)를 기준으로 하여 반시계 방향에 형성될 수 있다.
이때, 제4직선형 가장자리(112d)의 일 끝지점은 제1직선형 가장자리(112a)의 양 끝지점 중 몸체부(111)와 연결되지 않은 지점과 연결되고, 제4직선형 가장자리(112d)의 타 끝지점은 몸체부(111)의 일 지점에 연결될 수 있다.
이때, 제4직선형 가장자리(112d)는 예컨대 포물선, 또는 직선일 수 있으며, 이에 제한되지는 않는다.
도 5는 본 발명의 일 실시예에 따라 터미널들 간의 최소 거리를 설명하기 위한 도면이다.
도 5에 도시한 반도체 패키지(10)의 각 터미널(110~116)의 위치와 대응되도록 카메라 모듈(미도시)의 PCB의 패드들이 배치될 수 있다. 이때, 상술한 바와 같이 패드들 간의 최소 거리가 보장되어야 하며, 이를 위해서는 터미널들 간의 최소 거리 또한 확보되어야 한다.
도 2를 통해 상술한 바와 같은 터미널들(납볼들)의 배치에서는 납량을 증가시키면 터미널들 간의 최소 거리가 보장되지 않는 문제가 있다. 그러나 도 5와 같이 본 발명에 따르면, 터미널들(110~116)이 지그재그로 배치되어 있으며, 납량을 증가시키기 위해 돌출부가 형성된 터미널을 이용함에도 불구하고 터미널들(110~116)간의 최소 거리(TD1~TD9)가 보장될 수 있다.
도 6은 본 발명의 일 실시예에 따라 가상의 직선형 방사선이 향하는 제1방향과 상기 직선형 방사선이 통과하는 터미널의 돌출부의 돌출방향의 사잇각의 범위를 설명하기 위한 도면이다.
이하, 도 5 및 도 6을 함께 참조하여 설명한다.
상기 가상의 직선형 방사선(L11~L16)은, 반도체 패키지(10)의 무게 중심(12)으로부터 복수 개의 터미널(110~160) 각각의 몸체부(111~161)의 무게 중심(113~163)까지 연결하는 선일 수 있다.
예컨대, 제1가상의 직선형 방사선(L11)은 반도체 패키지(10)의 무게 중심(12)으로부터 제1터미널(110)의 몸체부(111)의 무게 중심(113)까지 연결하는 선이다.
제2가상의 직선형 방사선(L12)은 반도체 패키지(10)의 무게 중심(12)으로부터 제2터미널(120)의 몸체부(121)의 무게 중심(123)까지 연결하는 선이다.
제3가상의 직선형 방사선(L13)은 반도체 패키지(10)의 무게 중심(12)으로부터 제3터미널(130)의 몸체부(131)의 무게 중심(133)까지 연결하는 선이다.
제4가상의 직선형 방사선(L14)은 반도체 패키지(10)의 무게 중심(12)으로부터 제4터미널(140)의 몸체부(141)의 무게 중심(143)까지 연결하는 선이다.
제5가상의 직선형 방사선(L15)은 반도체 패키지(10)의 무게 중심(12)으로부터 제5터미널(150)의 몸체부(151)의 무게 중심(153)까지 연결하는 선이다.
제6가상의 직선형 방사선(L16)은 반도체 패키지(10)의 무게 중심(12)으로부터 제6터미널(160)의 몸체부(161)의 무게 중심(163)까지 연결하는 선이다.
이때, 상기 각각의 가상의 직선형 방사선(L11~L16)이 향하는 방향과 상기 직선형 방사선이 통과하는 상기 터미널의 돌출부의 돌출방향의 사잇각은 25°보다 크고 155°보다 작을 수 있다.
예컨대, 제1가상의 직선형 방사선(L11)이 향하는 제1방향(LD11)과 제1가상의 직선형 방사선(L11)이 통과하는 제1터미널(110)의 돌출부(112)의 돌출방향(D11)의 제1사잇각(a1)은 25°보다 크고 155°보다 작을 수 있다. 예컨대, 상기 제1사잇각은 90° 일 수 있다.
제2가상의 직선형 방사선(L12)이 향하는 제2방향(LD12)와 제2가상의 직선형 방사선(L12)가 통과하는 제2터미널(120)의 돌출부(122)의 돌출방향(D12)의 제2사잇각(a2)은 25°보다 크고 155°보다 작을 수 있다. 예컨대, 상기 제2사잇각은 90° 일 수 있다.
제3가상의 직선형 방사선(L13)이 향하는 제3방향(LD13)와 제3가상의 직선형 방사선(L13)이 통과하는 제3터미널(130)의 돌출부(132)의 돌출방향(D13)의 제3사잇각(a3)은 25°보다 크고 155°보다 작을 수 있다. 예컨대, 상기 제3사잇각은 30° 일 수 있다.
제4가상의 직선형 방사선(L14)이 향하는 제4방향(LD14)와 제4가상의 직선형 방사선(L14)이 통과하는 제4터미널(140)의 돌출부(142)의 돌출방향(D14)의 제4사잇각(a4)은 25°보다 크고 155°보다 작을 수 있다. 예컨대, 상기 제4사잇각은 90° 일 수 있다.
제5가상의 직선형 방사선(L15)이 향하는 제5방향(LD15)와 제5가상의 직선형 방사선(L15)이 통과하는 제5터미널(150)의 돌출부(152)의 돌출방향(D15)의 제5사잇각(a5)은 25°보다 크고 155°보다 작을 수 있다. 예컨대, 상기 제5사잇각은 150° 일 수 있다.
제6가상의 직선형 방사선(L16)이 향하는 제6방향(LD16)와 제6가상의 직선형 방사선(L16)이 통과하는 제6터미널(160)의 돌출부(162)의 돌출방향(D16)의 제6사잇각(a6)은 25°보다 크고 155°보다 작을 수 있다. 예컨대, 상기 제6사잇각은 30° 일 수 있다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지의 저면도를 나타낸 것이다.
도 8은 도 7에 도시한 터미널의 형태를 설명하기 위한 도면이다.
도 8의 (a)는 제3실시예에 따른 터미널의 형태를 나타낸 것이고, 도 8의 (b)는 제4실시예에 따른 터미널의 형태를 나타낸 것이다.
이하, 도 3, 도 4, 도 7, 및 도 8을 함께 참조하여 설명한다.
도 7의 반도체 패키지(10')와 도 3의 반도체 패키지(10)의 차이는 터미널들의 형태에 있다. 즉, 도 4에서 터미널(110)의 돌출부(112)는 제1직선형 가장자리(112a)를 기준으로 하여 반시계방향에 형성되는 반면, 도 8에서 터미널(250)의 돌출부(252)는 직선형 가장자리(252a)를 기준으로 하여 시계방향에 형성될 수 있다.
이때, 도 7에서 반도체 패키지(10')의 터미널들(210~260)의 돌출부는 돌출부들이 전체적으로 반시계방향을 따라 회전하듯 배치되도록 형성될 수 있다.
도 8의 (a)를 참조하면, 터미널(200, 250)은 원형의 몸체부(251)와 몸체부(251)로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(252)를 포함할 수 있다.
터미널(250)의 돌출부(252)는 제1직선형 가장자리(252a), 제2직선형 가장자리(252b), 및 제3직선형 가장자리(252c)를 포함할 수 있다.
제1직선형 가장자리(252a)의 연장선(L2)은 몸체부(251)의 무게중심(253)을 통과할 수 있다.
돌출부(252)는, 제1직선형 가장자리(252a)를 기준으로 하여 시계 방향에 형성될 수 있다.
이때, 제3직선형 가장자리(252c)는 제1직선형 가장자리(252a)와 평행하고, 제3직선형 가장자리(252c)의 일 끝지점은 몸체부(251)의 일 지점에 연결되어 있을 수 있다.
제2직선형 가장지리(252b)의 양 끝지점은, 돌출부(252)의 형태가 'ㄷ'자 형태와 좌우대칭된 형태가 되도록 제1직선형 가장자리(252a)의 양 끝지점 중 몸체부(251)와 연결되지 않은 지점, 및 제3직선형 가장자리(252c)의 타 끝지점에 연결될 수 있다. 즉, 제1직선형 가장자리(252a)와 제2직선형 가장자리(252b) 사잇각은 직각이고, 제2직선형 가장자리(252b)와 제3직선형 가장자리(252c)의 사잇각은 직각일 수 있다.
도 8의 (b)를 참조하면, 터미널(200, 250')은 원형의 몸체부(251)와 몸체부(251)로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(252')를 포함할 수 있다.
돌출부(252)는 제1직선형 가장자리(252a), 및 제4직선형 가장자리(252d)를 포함할 수 있다.
제1직선형 가장자리(252a)의 연장선(L2)은 몸체부(251)의 무게중심(253)을 통과할 수 있다.
돌출부(252')는, 제1직선형 가장자리(252a)를 기준으로 하여 시계 방향에 형성될 수 있다.
이때, 제4직선형 가장자리(252d)의 일 끝지점은 제1직선형 가장자리(252a)의 양 끝지점 중 몸체부(251)와 연결되지 않은 지점과 연결되고, 제4직선형 가장자리(252d)의 타 끝지점은 몸체부(251)의 일 지점에 연결될 수 있다.
이때, 제4직선형 가장자리(252d)는 예컨대 포물선, 또는 직선일 수 있으며, 이에 제한되지는 않는다.
도 7의 실시예에서도 도 5의 실시예와 같이 터미널들 간의 최소 거리가 확보될 수 있다.
도 7에서도 가상의 직선형 방사선이 향하는 방향과 상기 직선형 방사선이 통과하는 터미널의 돌출부의 돌출방향의 사잇각은 25°보다 크고 155°보다 작을 수 있다.
상술한 본 발명에서 터미널들( 및 터미널들과 동일한 형상의 패드)을 반시계 방향 또는 시계방향으로 형성시키는 이유는 터미널( 및 터미널들과 동일한 형상의 패드)들 간의 최소 거리를 확보하기 위함이다.
또한, 한 개의 패드( 및/또는 터미널)의 모양이 정해지면 다른 패드( 및/또는 터미널)들도 동일한 모양으로 해야 하는데, 이는 각 패드에 붙이는 납의 양을 모두 동일하게 관리해야 하기 때문이다.
상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (7)

  1. 복수 개의 터미널들(100, 200)을 갖는 웨이퍼 레벨 칩 사이즈 패키지 타입의 반도체 패키지(10)로서,
    상기 반도체 패키지는 길고 좁은 직사각형 형상의 평면 모양을 가지며,
    상기 복수 개의 터미널들은 상기 반도체 패키지의 짧은 쪽 방향(D1)을 따라 배치된 2개의 열로 구성되며,
    각각의 상기 터미널은 원형의 몸체부(111)와 상기 몸체부로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(112)를 포함하며,
    상기 복수 개의 터미널들로부터 뻗어나온 상기 돌출부들은 모두 서로 다른 방향을 따라 연장되어 있고,
    상기 2개의 열들은 모두 각각 복수 개의 터미널들을 포함하는,
    반도체 패키지.
  2. 제1항에 있어서,
    상기 돌출부는 제1직선형 가장자리(112a)를 포함하고, 상기 제1직선형 가장자리의 연장선(L1)은 상기 몸체부의 무게중심(113)을 통과하며,
    상기 돌출부는, 상기 제1직선형 가장자리를 기준으로 하여 반시계 방향에 형성되어 있는,
    반도체 패키지.
  3. 제1항에 있어서,
    상기 돌출부는 제1직선형 가장자리를 포함하고, 상기 제1직선형 가장자리의 연장선은 상기 몸체부의 무게중심을 통과하며,
    상기 돌출부는, 상기 제1직선형 가장자리를 기준으로 하여 시계 방향에 형성되어 있는,
    반도체 패키지.
  4. 제2항에 있어서,
    상기 돌출부는 제2직선형 가장자리(112b), 및 제3직선형 가장자리(112c)를 더 포함하며,
    상기 제3직선형 가장자리는 상기 제1직선형 가장자리와 평행하고, 상기 제3직선형 가장자리의 일 끝지점은 상기 몸체부의 일 지점에 연결되어 있으며,
    상기 제2직선형 가장자리의 양 끝지점은, 상기 돌출부의 형태가 'ㄷ'자 형태와 좌우대칭된 형태가 되도록 상기 제1직선형 가장자리(112a)의 양 끝지점 중 상기 몸체부와 연결되지 않은 지점 및 상기 제3직선형 가장자리(112c)의 타 끝지점에 연결되는,
    반도체 패키지.
  5. 제1항에 있어서, 상기 복수 개의 터미널들 중 적어도 하나의 터미널(110)의 돌출부(112)는 상기 반도체 패키지에서 상기 복수 개의 터미널들을 2개의 열로 구분하는 가상의 구분선(11)을 침범하는, 반도체 패키지.
  6. 복수 개의 터미널들(100, 200)을 갖는 웨이퍼 레벨 칩 사이즈 패키지 타입의 반도체 패키지(10)로서,
    상기 반도체 패키지는 길고 좁은 직사각형 형상의 평면 모양을 가지며,
    상기 복수 개의 터미널들은 상기 반도체 패키지의 짧은 쪽 방향(D1)을 따라 배치된 2개의 열로 구성되며,
    각각의 상기 터미널은 원형의 몸체부(111)와 상기 몸체부로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(112)를 포함하며,
    상기 돌출부는 제1직선형 가장자리(112a)를 포함하고, 상기 제1직선형 가장자리의 연장선(L1)은 상기 몸체부의 무게중심(113)을 통과하며,
    상기 돌출부는, 상기 제1직선형 가장자리를 기준으로 하여 반시계 방향에 형성되어 있는,
    반도체 패키지.
  7. 복수 개의 터미널들(100, 200)을 갖는 웨이퍼 레벨 칩 사이즈 패키지 타입의 반도체 패키지(10)로서,
    상기 반도체 패키지는 길고 좁은 직사각형 형상의 평면 모양을 가지며,
    상기 복수 개의 터미널들은 상기 반도체 패키지의 짧은 쪽 방향(D1)을 따라 배치된 2개의 열로 구성되며,
    각각의 상기 터미널은 원형의 몸체부(111)와 상기 몸체부로부터 바깥쪽으로 뻗어 나온 형상의 돌출부(112)를 포함하며,
    상기 돌출부는 제1직선형 가장자리를 포함하고, 상기 제1직선형 가장자리의 연장선은 상기 몸체부의 무게중심을 통과하며,
    상기 돌출부는, 상기 제1직선형 가장자리를 기준으로 하여 시계 방향에 형성되어 있는,
    반도체 패키지.
KR1020210058848A 2021-05-06 2021-05-06 카메라 모듈의 반도체 패키지 KR102515126B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210058848A KR102515126B1 (ko) 2021-05-06 2021-05-06 카메라 모듈의 반도체 패키지
PCT/KR2021/007999 WO2022234887A1 (ko) 2021-05-06 2021-06-25 카메라 모듈의 반도체 패키지
US18/289,620 US20240258345A1 (en) 2021-05-06 2021-06-25 Semiconductor package in camera module
CN202180097912.3A CN117296146A (zh) 2021-05-06 2021-06-25 相机模块的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210058848A KR102515126B1 (ko) 2021-05-06 2021-05-06 카메라 모듈의 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20220151511A KR20220151511A (ko) 2022-11-15
KR102515126B1 true KR102515126B1 (ko) 2023-03-29

Family

ID=83932138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210058848A KR102515126B1 (ko) 2021-05-06 2021-05-06 카메라 모듈의 반도체 패키지

Country Status (4)

Country Link
US (1) US20240258345A1 (ko)
KR (1) KR102515126B1 (ko)
CN (1) CN117296146A (ko)
WO (1) WO2022234887A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228472A (ja) * 2014-06-03 2015-12-17 株式会社ソシオネクスト 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469543B1 (ko) * 1996-04-02 2005-07-01 마이크론 테크놀로지 인코포레이티드 반도체장치,반도체장치제조프로세스,다이입출력패턴재구성방법및다이-적응가능한반도체장치어셈블리설계방법
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7830011B2 (en) * 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228472A (ja) * 2014-06-03 2015-12-17 株式会社ソシオネクスト 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20220151511A (ko) 2022-11-15
US20240258345A1 (en) 2024-08-01
WO2022234887A1 (ko) 2022-11-10
CN117296146A (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
US20220276500A1 (en) Lens moving apparatus
US10082638B2 (en) Lens driving unit, and a camera module and an optical appliance including the same
US20200301098A1 (en) Lens module with auto-focusing mechanism and electronic device
CN209928190U (zh) 驱动机构
CN110716278B (zh) 光学元件驱动机构
CN112543887B (zh) 透镜驱动装置及包括透镜驱动装置的摄像头模块和光学设备
KR20170021610A (ko) 렌즈구동장치, 카메라 모듈 및 광학기기
US11112577B2 (en) Lens drive device
US7626127B2 (en) Shield structure
JP7364791B2 (ja) イメージセンサー用基板
KR102515126B1 (ko) 카메라 모듈의 반도체 패키지
JP5645371B2 (ja) 半導体装置
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
US11411038B2 (en) Semiconductor package and camera module
US20130016015A1 (en) Wireless apparatus
KR102679725B1 (ko) 카메라장치, 듀얼 카메라장치 및 트리플 카메라장치
CN217606153U (zh) 驱动机构
CN205621726U (zh) 半导体封装
US20210351115A1 (en) Electronic device
CN214381088U (zh) 弹片、驱动装置、摄像模组及电子设备
KR101668775B1 (ko) 편차를 줄이기 위한 광소자 정렬방법
CN218272873U (zh) 光学元件驱动机构
CN213715660U (zh) 光学元件驱动机构
CN217283086U (zh) 电路板、底座、摄像模组及电子设备
CN218767521U (zh) 镜头驱动机构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant