JP3010784B2 - 低温紫外線硬化型エポキシ封止を有する半導体デバイスとその製法 - Google Patents
低温紫外線硬化型エポキシ封止を有する半導体デバイスとその製法Info
- Publication number
- JP3010784B2 JP3010784B2 JP3130804A JP13080491A JP3010784B2 JP 3010784 B2 JP3010784 B2 JP 3010784B2 JP 3130804 A JP3130804 A JP 3130804A JP 13080491 A JP13080491 A JP 13080491A JP 3010784 B2 JP3010784 B2 JP 3010784B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electronic component
- package
- ultraviolet
- epoxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスに関し、
さらに詳しくは、パッケージ内に封止された電子部品を
有する半導体デバイスに関する。
さらに詳しくは、パッケージ内に封止された電子部品を
有する半導体デバイスに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】集積
回路（ＩＣ）デバイス等のような半導体デバイスを組立
てる際に、デバイス内に存在する特定の材料に損傷を及
ぼすおそれのある過度の熱にデバイスを晒さないことが
望まれている。密封型パッケージ封止を形成するために
使用されてきた従来の材料と組立て過程は、高温処理段
階を必要とすることが多い。例えば、電子部品を収容す
るパッケージの基体と蓋体との間に密封型ガラス封止を
形成するためには高温段階が使用される。代表的な例と
して、ガラス封止処理は、約４００℃ から５００ ℃
までの範囲の温度において、約１時間から２時間の加熱
処理が行われる。この時間と温度範囲において、多くの
ガラス材料がガラス封止を形成するために必要な流動性
を示し始めるが、その高温封止処理は、また、パッケー
ジのリード線を形成するために使用された多くの材料の
酸化の原因となることがある。例えば、銅とアルミニウ
ムは、リード線表面上の酸化物スケールが形成されるの
を防止するため、ニッケルのような酸化しにくい材料で
めっきしなければならない。その上、ガラス封止処理
は、ＩＣデバイスの回路コンポーネント上に重なるパッ
シベーション層のクラックの原因になることがある。ひ
とたびパッシベーション層が傷つけられると、湿気と汚
染により回路エレメントの保護は失われ、そのＩＣデバ
イスは早期に故障する可能性が生じる。
回路（ＩＣ）デバイス等のような半導体デバイスを組立
てる際に、デバイス内に存在する特定の材料に損傷を及
ぼすおそれのある過度の熱にデバイスを晒さないことが
望まれている。密封型パッケージ封止を形成するために
使用されてきた従来の材料と組立て過程は、高温処理段
階を必要とすることが多い。例えば、電子部品を収容す
るパッケージの基体と蓋体との間に密封型ガラス封止を
形成するためには高温段階が使用される。代表的な例と
して、ガラス封止処理は、約４００℃ から５００ ℃
までの範囲の温度において、約１時間から２時間の加熱
処理が行われる。この時間と温度範囲において、多くの
ガラス材料がガラス封止を形成するために必要な流動性
を示し始めるが、その高温封止処理は、また、パッケー
ジのリード線を形成するために使用された多くの材料の
酸化の原因となることがある。例えば、銅とアルミニウ
ムは、リード線表面上の酸化物スケールが形成されるの
を防止するため、ニッケルのような酸化しにくい材料で
めっきしなければならない。その上、ガラス封止処理
は、ＩＣデバイスの回路コンポーネント上に重なるパッ
シベーション層のクラックの原因になることがある。ひ
とたびパッシベーション層が傷つけられると、湿気と汚
染により回路エレメントの保護は失われ、そのＩＣデバ
イスは早期に故障する可能性が生じる。
【０００３】信頼性のさらに優れた半導体デバイスを製
造する必要があるため、低温封止材料を使用する組立法
が開発された。パッケージ本体内でＩＣデバイスを封止
するための密封材として使用するため、熱可塑性材料
と、エポキシ樹脂のような熱硬化性ポリマーの両方が開
発された。１５０℃ から２００℃までの範囲の温度で
硬化させることができる熱エポキシが開発された。熱エ
ポキシ硬化処理法は、低分子量ポリマー・チェーンの交
差結合（ｃｒｏｓｓ−ｌｉｎｋｉｎｇ）を始めさせ、高
分子量連鎖ポリマー・ユニットを形成させる。
造する必要があるため、低温封止材料を使用する組立法
が開発された。パッケージ本体内でＩＣデバイスを封止
するための密封材として使用するため、熱可塑性材料
と、エポキシ樹脂のような熱硬化性ポリマーの両方が開
発された。１５０℃ から２００℃までの範囲の温度で
硬化させることができる熱エポキシが開発された。熱エ
ポキシ硬化処理法は、低分子量ポリマー・チェーンの交
差結合（ｃｒｏｓｓ−ｌｉｎｋｉｎｇ）を始めさせ、高
分子量連鎖ポリマー・ユニットを形成させる。
【０００４】エポキシ密封材の使用はいくつかの利点を
半導体デバイス製造業者に提供しており、エポキシ密封
材は、ピン・グリッド・アレー（ＰＧＡ） やセラミッ
ク・クアッド・フラット・パック（ＣＱＦＲ）のような
セラミック・パッケージの低温封止のために使用するこ
とができる。低温エポキシ密封材は、完全な気密封止が
要求されない用途において、信頼性の高い密封材を提供
する可能性を備えている。ただし、熱エポキシ材料は、
比較的中庸な封止温度においてさえ、処理の間に欠陥を
生じさせることが観察されている。
半導体デバイス製造業者に提供しており、エポキシ密封
材は、ピン・グリッド・アレー（ＰＧＡ） やセラミッ
ク・クアッド・フラット・パック（ＣＱＦＲ）のような
セラミック・パッケージの低温封止のために使用するこ
とができる。低温エポキシ密封材は、完全な気密封止が
要求されない用途において、信頼性の高い密封材を提供
する可能性を備えている。ただし、熱エポキシ材料は、
比較的中庸な封止温度においてさえ、処理の間に欠陥を
生じさせることが観察されている。
【０００５】熱エポキシを使用する組立法においては、
エポキシ層をセラミック基体上に形成した後、エポキシ
を蓋体に部分的に固着させるため、短期間の熱サイクル
を使用してエポキシ層を部分的に硬化させる。この段階
は、Ｂ段階処理として業界では周知である。その後、セ
ラミック蓋体が基体上に締付けられ、エポキシ中に存在
する溶材を追出し、エポキシ膜内にポリマーの交差結合
を形成させるため、組立品は加熱される。典型的な場
合、基体と蓋体が形成され、両方が一体化されたときに
パッケージの内部に空洞が形成される。硬化したエポキ
シは蓋体と基体との間の密封を形成し、空洞内にＩＣデ
バイスを封止する。この方法は、低温で封止を作るとい
う、ガラス封止を形成するために使用される温度より低
い温度で封止できるという利点を有する。ただし、この
方法は、空洞と周辺環境との間の圧力差に敏感である。
空洞内に捕捉されている空気が硬化過程の間に膨張し、
硬化中のエポキシ膜を通して空洞の境界から排出するこ
とがある。熱エポキシ膜中を移動する空気はエポキシ中
に穴または空隙を作り、その結果、破裂し易すく、構造
的に弱い封止が形成されることになる。エポキシの硬化
後、組立品を余りにも急激に冷却させた場合にも同様な
問題が発生することがある。冷却が急激である場合、空
洞内の空気圧は、一時的に、外部の周辺空気圧より低く
なるので、暖かいエポキシ膜を通して空気が空洞に流入
し、膜中に空隙を形成することがある。したがって、封
止材料として熱エポキシを使用する利点は、膜が硬化す
るにつれエポキシを通して空気を押出す圧力差によって
損なわれる。
エポキシ層をセラミック基体上に形成した後、エポキシ
を蓋体に部分的に固着させるため、短期間の熱サイクル
を使用してエポキシ層を部分的に硬化させる。この段階
は、Ｂ段階処理として業界では周知である。その後、セ
ラミック蓋体が基体上に締付けられ、エポキシ中に存在
する溶材を追出し、エポキシ膜内にポリマーの交差結合
を形成させるため、組立品は加熱される。典型的な場
合、基体と蓋体が形成され、両方が一体化されたときに
パッケージの内部に空洞が形成される。硬化したエポキ
シは蓋体と基体との間の密封を形成し、空洞内にＩＣデ
バイスを封止する。この方法は、低温で封止を作るとい
う、ガラス封止を形成するために使用される温度より低
い温度で封止できるという利点を有する。ただし、この
方法は、空洞と周辺環境との間の圧力差に敏感である。
空洞内に捕捉されている空気が硬化過程の間に膨張し、
硬化中のエポキシ膜を通して空洞の境界から排出するこ
とがある。熱エポキシ膜中を移動する空気はエポキシ中
に穴または空隙を作り、その結果、破裂し易すく、構造
的に弱い封止が形成されることになる。エポキシの硬化
後、組立品を余りにも急激に冷却させた場合にも同様な
問題が発生することがある。冷却が急激である場合、空
洞内の空気圧は、一時的に、外部の周辺空気圧より低く
なるので、暖かいエポキシ膜を通して空気が空洞に流入
し、膜中に空隙を形成することがある。したがって、封
止材料として熱エポキシを使用する利点は、膜が硬化す
るにつれエポキシを通して空気を押出す圧力差によって
損なわれる。
【０００６】熱エポキシは、ガラス封止の有する問題の
一部を解決するが、熱エポキシ自体は、完全性の問題を
封じてしまう傾向がある。したがって、室温において封
止を形成することができ、高温ガラス封止とエポキシ封
止とに関係する問題を克服するパッケージ封止材を有す
る半導体デバイスおよびそのような半導体デバイスを製
作するための方法を求めることが必要である。
一部を解決するが、熱エポキシ自体は、完全性の問題を
封じてしまう傾向がある。したがって、室温において封
止を形成することができ、高温ガラス封止とエポキシ封
止とに関係する問題を克服するパッケージ封止材を有す
る半導体デバイスおよびそのような半導体デバイスを製
作するための方法を求めることが必要である。
【０００７】本発明の目的は、温度と圧力が誘発する欠
陥のない保護封止を有する改良型半導体デバイスを提供
することである。本発明の別の目的は、室温で封止され
たパッケージを有する改良型半導体デバイスを提供する
ことである。本発明の別の目的は、酸化物のない銅製の
リード・フレームを有する改良型半導体デバイスを提供
することである。本発明の別の目的は、半導体デバイス
の組立のための室温での封止法を提供することである。
陥のない保護封止を有する改良型半導体デバイスを提供
することである。本発明の別の目的は、室温で封止され
たパッケージを有する改良型半導体デバイスを提供する
ことである。本発明の別の目的は、酸化物のない銅製の
リード・フレームを有する改良型半導体デバイスを提供
することである。本発明の別の目的は、半導体デバイス
の組立のための室温での封止法を提供することである。
【０００８】
【課題を解決するための手段あよび作用】本発明の上記
およびその他の目的は、紫外線硬化型チキソトロピー性
を有するアクリル・エポキシ（ＵＶ−ｃｕｒａｂｌｅ
ｔｈｉｘｏｔｒｏｐｉｃ，ａｃｒｙｌａｔｅｄ ｅｐｏ
ｘｙ）で封止されたパッケージを有する半導体デバイス
によって達成される。前記パッケージは、エポキシの少
なくとも一部分の紫外線（ＵＶ）の周波数の放射線への
露出によって開始されるエポキシのポリマー交差結合に
より、室温において封止される。本発明の一実施例に従
うと、所定の位置に電子部品が取付けられた基体が提供
される。前記電子部品は、少なくとも一つの材料が紫外
線硬化型エポキシである少なくとも一つの封止材料によ
って覆われ、封止される。
およびその他の目的は、紫外線硬化型チキソトロピー性
を有するアクリル・エポキシ（ＵＶ−ｃｕｒａｂｌｅ
ｔｈｉｘｏｔｒｏｐｉｃ，ａｃｒｙｌａｔｅｄ ｅｐｏ
ｘｙ）で封止されたパッケージを有する半導体デバイス
によって達成される。前記パッケージは、エポキシの少
なくとも一部分の紫外線（ＵＶ）の周波数の放射線への
露出によって開始されるエポキシのポリマー交差結合に
より、室温において封止される。本発明の一実施例に従
うと、所定の位置に電子部品が取付けられた基体が提供
される。前記電子部品は、少なくとも一つの材料が紫外
線硬化型エポキシである少なくとも一つの封止材料によ
って覆われ、封止される。
【０００９】
【実施例】図１は、本発明の一実施例の部分断面図であ
り、半導体装置１０は基体１２と、凹部結合面１６に取
付けられたＩＣデバイスのような電子部品１４から構成
される。パッケージ・リード線１８は電子部品１４から
外方に延伸しており、第１接着層２０内に部分的に埋込
まれている。パッケージ・リード線１８は、デバイス・
リード線２２によって電子部品１４に接続される。蓋体
２４は電子部品１４を覆っており、第２接着層２６によ
って、基体１２と金属製リード線１８の一部とに結合さ
れる。第１接着層２０および第２接着層２６はパッケー
ジ封止２８を形成する。蓋体２４は、基体１２と結合し
て、電子部品１４を囲む空洞３０を形成する。当業者
は、図１に示されたパッケージ構造物がクワッド・フラ
ット・パック（ＱＦＰ） の構造を有していることを理
解するであろう。標準ＱＦＰパッケージの設計では、パ
ッケージ・リード線１８のようなパッケージ・リード線
が無数にあり、パッケージの四辺全部から外方に延伸す
る。パッケージ・リード線１８は、プリント回路板のよ
うな装着基板上へ表面実装する半導体デバイス１０のた
めに構成されている。代替方法として、Ｊ・リード線や
突合せ接続構成等のような、表面実装と両立することが
できる他の形状のパッケージ・リード線に加工すること
ができる。
り、半導体装置１０は基体１２と、凹部結合面１６に取
付けられたＩＣデバイスのような電子部品１４から構成
される。パッケージ・リード線１８は電子部品１４から
外方に延伸しており、第１接着層２０内に部分的に埋込
まれている。パッケージ・リード線１８は、デバイス・
リード線２２によって電子部品１４に接続される。蓋体
２４は電子部品１４を覆っており、第２接着層２６によ
って、基体１２と金属製リード線１８の一部とに結合さ
れる。第１接着層２０および第２接着層２６はパッケー
ジ封止２８を形成する。蓋体２４は、基体１２と結合し
て、電子部品１４を囲む空洞３０を形成する。当業者
は、図１に示されたパッケージ構造物がクワッド・フラ
ット・パック（ＱＦＰ） の構造を有していることを理
解するであろう。標準ＱＦＰパッケージの設計では、パ
ッケージ・リード線１８のようなパッケージ・リード線
が無数にあり、パッケージの四辺全部から外方に延伸す
る。パッケージ・リード線１８は、プリント回路板のよ
うな装着基板上へ表面実装する半導体デバイス１０のた
めに構成されている。代替方法として、Ｊ・リード線や
突合せ接続構成等のような、表面実装と両立することが
できる他の形状のパッケージ・リード線に加工すること
ができる。
【００１０】本発明の一実施例に従うと、パッケージ封
止２８の製作は、第１接着層２０の形成で始まる。揮発
性有機溶材中に溶解させたノボラック樹脂（ｎｏｖｏｌ
ａｋ ｒｅｓｉｎ）のような熱エポキシ材料を含む溶液
が、基体１２の外辺部のリード線装着表面３２上に塗布
される。代替方法として、ポリイミドまたはポリイミド
・シロキサン（ｐｏｌｙｉｍｉｄｅ−ｓｉｌｏｘａｎ
ｅ）等のような熱可塑性樹脂材料を使用することができ
る。第１接着層２０を適切に有する基体１２は、その
後、炉に送られ、第１接着層２０を部分的に熱硬化させ
るため加熱される。冷却期間の後、パッケージ・リード
線１８のような複数のパッケージ・リード線を有するリ
ード・フレームが基体１２に取り付けられ、パッケージ
・リード線を第１接着層２０に密に接触させる。その組
立品は、その後、炉内に置かれ、約１２５℃から１７５
℃までの温度で、約１時間から２時間加熱される。その
熱サイクルは、塗布されたエポキシ混合物中に存在する
溶材を追出し、エポキシ内のポリマー・チェーンを交差
結合させることによってエポキシを硬化させる。熱エポ
キシがその熱エポキシのガラス転移温度に近付くにつ
れ、結合力がリード線を圧縮しているエポキシ中に部分
的に埋込まれ、第１接着層２０をリード線と結合させ
る。
止２８の製作は、第１接着層２０の形成で始まる。揮発
性有機溶材中に溶解させたノボラック樹脂（ｎｏｖｏｌ
ａｋ ｒｅｓｉｎ）のような熱エポキシ材料を含む溶液
が、基体１２の外辺部のリード線装着表面３２上に塗布
される。代替方法として、ポリイミドまたはポリイミド
・シロキサン（ｐｏｌｙｉｍｉｄｅ−ｓｉｌｏｘａｎ
ｅ）等のような熱可塑性樹脂材料を使用することができ
る。第１接着層２０を適切に有する基体１２は、その
後、炉に送られ、第１接着層２０を部分的に熱硬化させ
るため加熱される。冷却期間の後、パッケージ・リード
線１８のような複数のパッケージ・リード線を有するリ
ード・フレームが基体１２に取り付けられ、パッケージ
・リード線を第１接着層２０に密に接触させる。その組
立品は、その後、炉内に置かれ、約１２５℃から１７５
℃までの温度で、約１時間から２時間加熱される。その
熱サイクルは、塗布されたエポキシ混合物中に存在する
溶材を追出し、エポキシ内のポリマー・チェーンを交差
結合させることによってエポキシを硬化させる。熱エポ
キシがその熱エポキシのガラス転移温度に近付くにつ
れ、結合力がリード線を圧縮しているエポキシ中に部分
的に埋込まれ、第１接着層２０をリード線と結合させ
る。
【００１１】パッケージ・リード線が第１接着層２０内
に部分的に埋込まれた後、電子部品１４が、ポリミドま
たは充填されたボンディング・エポキシ等のようなボン
ディング材料によって、凹んだボンディング表面１６に
ボンドされる。その後、電子部品１４はデバイス・リー
ド線２２を形成することによってパッケージ・リード線
１８に電気的に結合される。デバイス・リード線２２
は、電子部品１４を半導体デバイス１０のパッケージ・
リード線に接続するために使用される多数のリード線の
中の１本である。電子部品１４は、集積回路デバイス、
離散型デバイスまたはハイブリッド・デバイス等のよう
ないくつかのタイプの電子部品の中の一つであることが
できる。その上、デバイス・リード線２２は、ワイヤ結
合型またはテープ自動結合（ＴＡＢ：Ｔａｐｅ−Ａｕｔ
ｏｍａｔｅｄ Ｂｏｕｄ） 型であることができる。本
発明の他の実施例においては、電子部品１４はフリップ
・チップ構造に装着されており、パッケージ・リード線
に直接結合されている。図には、デバイス・リード線２
２はワイヤ結合型の接続構造物として示されているが、
パッケージ・リード線１８に対する電子部品１４のＴＡ
Ｂ 型接続法とフリップ・チップ型の接続法を本発明の
範囲に含めることが意図されている。
に部分的に埋込まれた後、電子部品１４が、ポリミドま
たは充填されたボンディング・エポキシ等のようなボン
ディング材料によって、凹んだボンディング表面１６に
ボンドされる。その後、電子部品１４はデバイス・リー
ド線２２を形成することによってパッケージ・リード線
１８に電気的に結合される。デバイス・リード線２２
は、電子部品１４を半導体デバイス１０のパッケージ・
リード線に接続するために使用される多数のリード線の
中の１本である。電子部品１４は、集積回路デバイス、
離散型デバイスまたはハイブリッド・デバイス等のよう
ないくつかのタイプの電子部品の中の一つであることが
できる。その上、デバイス・リード線２２は、ワイヤ結
合型またはテープ自動結合（ＴＡＢ：Ｔａｐｅ−Ａｕｔ
ｏｍａｔｅｄ Ｂｏｕｄ） 型であることができる。本
発明の他の実施例においては、電子部品１４はフリップ
・チップ構造に装着されており、パッケージ・リード線
に直接結合されている。図には、デバイス・リード線２
２はワイヤ結合型の接続構造物として示されているが、
パッケージ・リード線１８に対する電子部品１４のＴＡ
Ｂ 型接続法とフリップ・チップ型の接続法を本発明の
範囲に含めることが意図されている。
【００１２】本発明に従うと、パッケージ封止２８の製
造は、紫外線周波数放射線への暴露によって室温で硬化
させることができるエポキシ材料を使用した第２接着層
２６の形成によって続けられる。ウエスティングハウス
社のＢ−５６７ またはＢ−５６７８−１アクリル・エ
ポキシ・ウレタン化合物のような、約２０，０００から
６０，０００センチポワズ（Ｃｅｎｔｉｐｏｉｓｅ）ま
での粘度を有する紫外線硬化型アクリル・エポキシが、
蓋体２４の結合部分３４にスクリーン印刷される。その
後、蓋体２４は基体１２上に置かれ、第２接着層２６
は、第１接着層２０およびパッケージ・リード線１８に
密着される。本発明の一実施例においては、蓋体２４
は、アルミナ、窒化アルミニウム、銅、アルミニウムま
たはしんちゅう等、紫外線放射を伝導しない材料で製作
される。その後、パッケージ封止２８の外縁は、約２秒
から１０秒間、平方センチメートル当たり約２９０ワッ
トから３１０ワットの強さで、平方センチメートル当た
り約３４０ から３６０ ミリジュールの紫外線放射線
で照射される。正確な放射線暴露条件は、選択された特
定のエポキシに応じて決定される。紫外線放射線はＱＦ
Ｐ の各辺に向けられ、封止法の考察に際して後に説明
する通り、当初は、パッケージ封止２８の外縁に照射さ
れる。第２接着層２６を形成するアクリル・エポキシが
硬化し始めると、封止区域全部が硬化するまで、空洞３
０に向かってポリマーの交差結合過程が横方向に進行す
る。エポキシは、硬化するにつれて紫外線放射線を透過
し続けるので、紫外線によって開始するポリマーの交差
結合は横方法に広がり続ける。したがって、パッケージ
封止２８の外縁に照射する紫外線放射は、パッケージ封
止２８の最外縁上ですでに硬化したエポキシによって妨
げられることがなく、アクリル・エポキシを通して横方
向に広がり続ける。硬化したアクリル・エポキシには紫
外線放射を透過するという特性があるため、紫外線放射
線への暴露に先立って蓋体２４を基体１４に締付けるこ
とができる。その後、ＱＦＰパッケージのすべての辺を
紫外線放射に暴露させることができるようにするため、
半導体デバイス１０を回転させる。
造は、紫外線周波数放射線への暴露によって室温で硬化
させることができるエポキシ材料を使用した第２接着層
２６の形成によって続けられる。ウエスティングハウス
社のＢ−５６７ またはＢ−５６７８−１アクリル・エ
ポキシ・ウレタン化合物のような、約２０，０００から
６０，０００センチポワズ（Ｃｅｎｔｉｐｏｉｓｅ）ま
での粘度を有する紫外線硬化型アクリル・エポキシが、
蓋体２４の結合部分３４にスクリーン印刷される。その
後、蓋体２４は基体１２上に置かれ、第２接着層２６
は、第１接着層２０およびパッケージ・リード線１８に
密着される。本発明の一実施例においては、蓋体２４
は、アルミナ、窒化アルミニウム、銅、アルミニウムま
たはしんちゅう等、紫外線放射を伝導しない材料で製作
される。その後、パッケージ封止２８の外縁は、約２秒
から１０秒間、平方センチメートル当たり約２９０ワッ
トから３１０ワットの強さで、平方センチメートル当た
り約３４０ から３６０ ミリジュールの紫外線放射線
で照射される。正確な放射線暴露条件は、選択された特
定のエポキシに応じて決定される。紫外線放射線はＱＦ
Ｐ の各辺に向けられ、封止法の考察に際して後に説明
する通り、当初は、パッケージ封止２８の外縁に照射さ
れる。第２接着層２６を形成するアクリル・エポキシが
硬化し始めると、封止区域全部が硬化するまで、空洞３
０に向かってポリマーの交差結合過程が横方向に進行す
る。エポキシは、硬化するにつれて紫外線放射線を透過
し続けるので、紫外線によって開始するポリマーの交差
結合は横方法に広がり続ける。したがって、パッケージ
封止２８の外縁に照射する紫外線放射は、パッケージ封
止２８の最外縁上ですでに硬化したエポキシによって妨
げられることがなく、アクリル・エポキシを通して横方
向に広がり続ける。硬化したアクリル・エポキシには紫
外線放射を透過するという特性があるため、紫外線放射
線への暴露に先立って蓋体２４を基体１４に締付けるこ
とができる。その後、ＱＦＰパッケージのすべての辺を
紫外線放射に暴露させることができるようにするため、
半導体デバイス１０を回転させる。
【００１３】本発明の別の実施例においては、蓋体２４
は、溶融石英、または、充填もしくは半充填されたポリ
フェニリン・スルフィド・プラスティック等のような紫
外線透過性材料で作られる。そのような材料は紫外線に
対して透過性を有するので、紫外線放射を、結合部分３
４の反対側上の蓋体２４の直接上の位置からパッケージ
封止２８に向けることができる。蓋体２４の製造のため
の紫外線透過性材料の使用には、１回の操作でパッケー
ジ封止２８の全面積を照射することができるという利点
がある。本発明のこの実施例においては、１回の照射段
階でＱＦＰパッケージを封止することができ、したがっ
て、封止作業の処理量を増大させることができる。
は、溶融石英、または、充填もしくは半充填されたポリ
フェニリン・スルフィド・プラスティック等のような紫
外線透過性材料で作られる。そのような材料は紫外線に
対して透過性を有するので、紫外線放射を、結合部分３
４の反対側上の蓋体２４の直接上の位置からパッケージ
封止２８に向けることができる。蓋体２４の製造のため
の紫外線透過性材料の使用には、１回の操作でパッケー
ジ封止２８の全面積を照射することができるという利点
がある。本発明のこの実施例においては、１回の照射段
階でＱＦＰパッケージを封止することができ、したがっ
て、封止作業の処理量を増大させることができる。
【００１４】当業者は、本発明の紫外線硬化型アクリル
・エポキシを使用して他のタイプのパッケージを封止す
ることができることを理解するであろう。図２の断面図
で示されているのは、凹んだ表面部分４４に取付けられ
たＩＣデバイス４２を有する基体４１で構成された、本
発明の別の実施例にしたがった半導体デバイス４０であ
る。部分的に埋込まれたパッケージ・リード線５０を中
に有する接着層４６は、リード線装着区域４８上に重な
っている。紫外線硬化型アクリル・エポキシ５４の本体
はパッケージ・リード線５０の上に重なっており、内部
リード線５２とＩＣデバイス４２を覆っている。エポキ
シ５４は保護層を形成し、半導体デバイス４０の環境に
対して敏感であるエレメントを封止している。半導体デ
バイス４０を組立てる過程においては、リード線５０を
接着層４６中に埋込み、ＩＣデバイス４２を基体４１に
取付けた後、すでに説明したエポキシのような紫外線硬
化型アクリル・エポキシを基体４１上に広げる。紫外線
硬化型アクリル・エポキシ５４はチクソトロピー性であ
るため、基体４１上に広げられた時、前記エポキシは、
エポキシがＩＣデバイス４２と内部リード線５２を完全
に囲むことになる等角（コンフォーマル）方法で、基体
４１上を流れることになる。その後、エポキシ材料５４
を完全に硬化させるために十分な量の紫外線放射線にエ
ポキシ材料５４が暴露された後、保護封止が形成され
る。
・エポキシを使用して他のタイプのパッケージを封止す
ることができることを理解するであろう。図２の断面図
で示されているのは、凹んだ表面部分４４に取付けられ
たＩＣデバイス４２を有する基体４１で構成された、本
発明の別の実施例にしたがった半導体デバイス４０であ
る。部分的に埋込まれたパッケージ・リード線５０を中
に有する接着層４６は、リード線装着区域４８上に重な
っている。紫外線硬化型アクリル・エポキシ５４の本体
はパッケージ・リード線５０の上に重なっており、内部
リード線５２とＩＣデバイス４２を覆っている。エポキ
シ５４は保護層を形成し、半導体デバイス４０の環境に
対して敏感であるエレメントを封止している。半導体デ
バイス４０を組立てる過程においては、リード線５０を
接着層４６中に埋込み、ＩＣデバイス４２を基体４１に
取付けた後、すでに説明したエポキシのような紫外線硬
化型アクリル・エポキシを基体４１上に広げる。紫外線
硬化型アクリル・エポキシ５４はチクソトロピー性であ
るため、基体４１上に広げられた時、前記エポキシは、
エポキシがＩＣデバイス４２と内部リード線５２を完全
に囲むことになる等角（コンフォーマル）方法で、基体
４１上を流れることになる。その後、エポキシ材料５４
を完全に硬化させるために十分な量の紫外線放射線にエ
ポキシ材料５４が暴露された後、保護封止が形成され
る。
【０００５】図２に示されたＱＦＰ パッケージのタイ
プは、標準的な表面実装型パッケージを示す。ただし、
本発明をそのようなパッケージに限定することは意図さ
れておらず、表面実装型パッケージと通し穴装着型パッ
ケージ両方の、その他のタイプのパッケージを使用する
ことができる。例えば、半導体デバイス４０を装着表面
に表面実装するため、パッケージ・リード線５０をＪ−
リード線または突合せ結合の構造にすることができる。
さらに、本発明を標準型のデュアル・イン・ライン・パ
ッケージ中で実施することができ、パッケージ・リード
線５０を半導体デバイス４０の通し穴装着のための構造
にすることができる。
プは、標準的な表面実装型パッケージを示す。ただし、
本発明をそのようなパッケージに限定することは意図さ
れておらず、表面実装型パッケージと通し穴装着型パッ
ケージ両方の、その他のタイプのパッケージを使用する
ことができる。例えば、半導体デバイス４０を装着表面
に表面実装するため、パッケージ・リード線５０をＪ−
リード線または突合せ結合の構造にすることができる。
さらに、本発明を標準型のデュアル・イン・ライン・パ
ッケージ中で実施することができ、パッケージ・リード
線５０を半導体デバイス４０の通し穴装着のための構造
にすることができる。
【００１６】パッケージ封止工程の説明 本発明による室温パッケージ封止工程の一実施例が、図
３に略図で示される。約５ミリインチの厚さまで紫外線
硬化型エポキシがスクリーン印刷されて基体１２に締め
付けられた蓋体２４を有する多数の半導体デバイス１０
がキャリヤ・トレー６０上に載置される。キャリヤ・ト
レー６０は、その後、可動ベルト（図示されていない）
上に置かれ、紫外線源装置６２，６４との間に運ばれ
る。キャリヤ・トレー６０を運ぶベルト、および、紫外
線源装置６２，６４は、約２０℃から４０℃までの温度
を有する周辺環境内で動作する。図３に示された矢印
は、紫外線源装置６２，６４に対するキャリヤ・トレー
６０の移動方向を示す。紫外線源装置６２，６４には、
それぞれが光ファイバー７０，７２によって紫外線源装
置６２，６４に接続された指向性プローブ６６，６８が
具備される。紫外線源装置は、３２０ から３８０ ナ
ノメートルまでの範囲の波長を有する紫外線放射線を平
方センチメートル当たり１００ から４００ ワット照
射することができる。動作中、指向性プローブ６６，６
８によって放射された紫外線放射線の束は、紫外線硬化
型エポキシの外方に暴露された縁部分を照射する。パッ
ケージ封止工程を実施するために必要な紫外線放射線の
量は、相互に関係する工程のパラメーターによって左右
される。例えば、与えられたパッケージを封止するため
に必要な紫外線放射線の量は 半導体デバイス１０の各
蓋体２４上にスクリーン印刷された紫外線硬化型エポキ
シのタイプと厚さによって左右される。その後、キャリ
ヤ・トレー６０を運ぶベルトの直線速度を調節し、必要
な量の紫外線線量が半導体デバイス１０それぞれに照射
されるようにする。
３に略図で示される。約５ミリインチの厚さまで紫外線
硬化型エポキシがスクリーン印刷されて基体１２に締め
付けられた蓋体２４を有する多数の半導体デバイス１０
がキャリヤ・トレー６０上に載置される。キャリヤ・ト
レー６０は、その後、可動ベルト（図示されていない）
上に置かれ、紫外線源装置６２，６４との間に運ばれ
る。キャリヤ・トレー６０を運ぶベルト、および、紫外
線源装置６２，６４は、約２０℃から４０℃までの温度
を有する周辺環境内で動作する。図３に示された矢印
は、紫外線源装置６２，６４に対するキャリヤ・トレー
６０の移動方向を示す。紫外線源装置６２，６４には、
それぞれが光ファイバー７０，７２によって紫外線源装
置６２，６４に接続された指向性プローブ６６，６８が
具備される。紫外線源装置は、３２０ から３８０ ナ
ノメートルまでの範囲の波長を有する紫外線放射線を平
方センチメートル当たり１００ から４００ ワット照
射することができる。動作中、指向性プローブ６６，６
８によって放射された紫外線放射線の束は、紫外線硬化
型エポキシの外方に暴露された縁部分を照射する。パッ
ケージ封止工程を実施するために必要な紫外線放射線の
量は、相互に関係する工程のパラメーターによって左右
される。例えば、与えられたパッケージを封止するため
に必要な紫外線放射線の量は 半導体デバイス１０の各
蓋体２４上にスクリーン印刷された紫外線硬化型エポキ
シのタイプと厚さによって左右される。その後、キャリ
ヤ・トレー６０を運ぶベルトの直線速度を調節し、必要
な量の紫外線線量が半導体デバイス１０それぞれに照射
されるようにする。
【００１７】輸送トレー６０が指向性プローブ６６，６
８を最初に通過した後、各半導体デバイス１０の反対側
が封止されることになる。この点において、半導体デバ
イス１０はキャリヤ・トレー６０上で９０度回転し、運
ばれて、紫外線源装置６２，６４を再び通過するか、代
替方法として、第２の組の紫外線源装置（図示されてい
ない）を通過する。当業者には、図３に示された工程の
変形が多数可能であることが明らかであろう。例えば、
半導体デバイス１０をラック中に縦に積重ねることがで
き、その後、そのラックを、４個以上の紫外線源装置が
作る紫外線放射線場を通して上昇または降下させること
によって、半導体デバイス１０の４辺を１回の紫外線暴
露操作で封止することができる。さらに、１個の紫外線
源装置からの紫外線放射線を方向づけることによって半
導体デバイス１０の２辺以上を紫外線放射線に同時に暴
露させるために、一連の紫外線反射性ミラーを使用する
ことができる。
８を最初に通過した後、各半導体デバイス１０の反対側
が封止されることになる。この点において、半導体デバ
イス１０はキャリヤ・トレー６０上で９０度回転し、運
ばれて、紫外線源装置６２，６４を再び通過するか、代
替方法として、第２の組の紫外線源装置（図示されてい
ない）を通過する。当業者には、図３に示された工程の
変形が多数可能であることが明らかであろう。例えば、
半導体デバイス１０をラック中に縦に積重ねることがで
き、その後、そのラックを、４個以上の紫外線源装置が
作る紫外線放射線場を通して上昇または降下させること
によって、半導体デバイス１０の４辺を１回の紫外線暴
露操作で封止することができる。さらに、１個の紫外線
源装置からの紫外線放射線を方向づけることによって半
導体デバイス１０の２辺以上を紫外線放射線に同時に暴
露させるために、一連の紫外線反射性ミラーを使用する
ことができる。
【００１８】
【発明の効果】本発明の利点は、パッケージを室温で封
止することができるため、そのパッケージ内に収容され
た電子部品中に存在する温度に敏感な材料に対する損傷
を回避させることである。先行技術のパッケージ封止工
程は、ガラス封止の場合は４００℃ から５００℃の範
囲の温度で、熱エポキシ封止の場合は１５０℃から２０
０℃の範囲の温度で、それぞれ行われた。そのような温
度においては、パッケージ・リード線１８，５０を作る
ために使用された金属などの多数の金属が酸化すること
があった。酸化は、僅かな量であっても、リード線をは
んだ可能な湿潤状態にさせず、半導体デバイスがプリン
ト回路板のような装着基板に到達する能力を損なうこと
があるので、パッケージ・リード線を作るために使用さ
れた金属の酸化は望ましくない。さらに、金属表面上に
形成された酸化物スケールは、片となって落ち、近くの
デバイス・リード線との間の短絡の原因となることがあ
る。本発明によって提供される、パッケージを室温にお
いて封止する能力は、電気抵抗の低い特定の金属をパッ
ケージ・リード線１８，５０の製造に使用することがで
きるようにする。例えば、銅のような金属はパッケージ
封止の間に銅表面上に酸化物スケールが形成されるた
め、先行技術の工程においては使用することができなか
った。本発明によって提供される、パッケージ封止を室
温において形成する能力は、電気抵抗の低い銅パッケー
ジ・リード線を使用することができるようにする。この
ように、本発明による紫外線硬化型エポキシの使用によ
って、低いコストで製作することができ、電気性能の改
善された半導体デバイスが実現される。
止することができるため、そのパッケージ内に収容され
た電子部品中に存在する温度に敏感な材料に対する損傷
を回避させることである。先行技術のパッケージ封止工
程は、ガラス封止の場合は４００℃ から５００℃の範
囲の温度で、熱エポキシ封止の場合は１５０℃から２０
０℃の範囲の温度で、それぞれ行われた。そのような温
度においては、パッケージ・リード線１８，５０を作る
ために使用された金属などの多数の金属が酸化すること
があった。酸化は、僅かな量であっても、リード線をは
んだ可能な湿潤状態にさせず、半導体デバイスがプリン
ト回路板のような装着基板に到達する能力を損なうこと
があるので、パッケージ・リード線を作るために使用さ
れた金属の酸化は望ましくない。さらに、金属表面上に
形成された酸化物スケールは、片となって落ち、近くの
デバイス・リード線との間の短絡の原因となることがあ
る。本発明によって提供される、パッケージを室温にお
いて封止する能力は、電気抵抗の低い特定の金属をパッ
ケージ・リード線１８，５０の製造に使用することがで
きるようにする。例えば、銅のような金属はパッケージ
封止の間に銅表面上に酸化物スケールが形成されるた
め、先行技術の工程においては使用することができなか
った。本発明によって提供される、パッケージ封止を室
温において形成する能力は、電気抵抗の低い銅パッケー
ジ・リード線を使用することができるようにする。この
ように、本発明による紫外線硬化型エポキシの使用によ
って、低いコストで製作することができ、電気性能の改
善された半導体デバイスが実現される。
【００１９】本発明の別の利点は、パッケージ・封止の
形成の間、空洞内の空気圧を周辺空気圧と同じに維持す
る能力に関する。室温におけるパッケージの封止は、空
洞内における圧の集積を回避し、硬化中のエポキシを通
って空気を流させる原因となることがある駆動力を除去
する。したがって、空隙すなわちエアポケットのない、
密度が均一である強力な封止が得られる。
形成の間、空洞内の空気圧を周辺空気圧と同じに維持す
る能力に関する。室温におけるパッケージの封止は、空
洞内における圧の集積を回避し、硬化中のエポキシを通
って空気を流させる原因となることがある駆動力を除去
する。したがって、空隙すなわちエアポケットのない、
密度が均一である強力な封止が得られる。
【００２０】したがって、上記の目的と利点を完全に満
たす半導体デバイスと過程が本発明にしたがって提供さ
れたことは明らかである。上記の説明においては本発明
の特定の実施例を説明して来たが、当業者には、やはり
本発明の精神と範囲に属する無数の修正と変化を上記の
説明において提示された実施例に加えることができるこ
とが明らかであろう。例えば、本発明を、リードレス・
チップ・キャリヤ（ＬＣＣ） のように外方に延伸した
外部リード線のない半導体デバイス、または、ＰＧＡ
またはセラミック・デュアル・イン・ライン・パッケー
ジ（ＤＩＰ）のような他のタイプのセラミック・パッケ
ージに応用することができる。したがって、付加された
特許請求の範囲の精神に属するすべての変化と修正およ
びそれらに相当する変化と修正を本発明に含めることが
意図されている
たす半導体デバイスと過程が本発明にしたがって提供さ
れたことは明らかである。上記の説明においては本発明
の特定の実施例を説明して来たが、当業者には、やはり
本発明の精神と範囲に属する無数の修正と変化を上記の
説明において提示された実施例に加えることができるこ
とが明らかであろう。例えば、本発明を、リードレス・
チップ・キャリヤ（ＬＣＣ） のように外方に延伸した
外部リード線のない半導体デバイス、または、ＰＧＡ
またはセラミック・デュアル・イン・ライン・パッケー
ジ（ＤＩＰ）のような他のタイプのセラミック・パッケ
ージに応用することができる。したがって、付加された
特許請求の範囲の精神に属するすべての変化と修正およ
びそれらに相当する変化と修正を本発明に含めることが
意図されている
【００２１】尚、図１と図２において、様々なパーツの
割合が尺度通りでないことが認められるであろう。例え
ば、明確にするため、一部のエレメントの寸法が他のエ
レメントの寸法より誇張されている。
割合が尺度通りでないことが認められるであろう。例え
ば、明確にするため、一部のエレメントの寸法が他のエ
レメントの寸法より誇張されている。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体デバイスの部分
断面図である。
断面図である。
【図２】本発明の別の実施例による半導体デバイスの部
分断面図である。
分断面図である。
【図３】本発明によるパーケージ封止工程の一実施例を
略図で示す。
略図で示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−310563（ＪＰ，Ａ) 特開 昭58−192353（ＪＰ，Ａ) 特開 昭58−170043（ＪＰ，Ａ) 特開 昭62−74694（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02,23/10,23/28 H01L 23/29,23/31
Claims (10)
- 【請求項１】 半導体デバイスであって： 電子部品が取り付けられた基体； 前記基体のリード装着部分を覆う熱エポキシからなる接
着材； 前記接着材に部分的に埋め込まれ、前記電子部品を装着
基板に電気的に結合するため前記電子部品付近の位置か
ら外方に延伸する複数の金属性パッケージ・リード； 前記電子部品を前記複数のパッケージ・リードに電気的
に接続する複数のデバイス・リード；および前記電子部
品，前記複数のデバイス・リードおよび前記複数のパッ
ケージ・リードのそれぞれの少なくとも一部を覆う密封
手段であって、該密封手段は少なくとも紫外線硬化型エ
ポキシ材の一つを含む密封手段によって、前記半導体デ
バイスを室温で密閉することができる密封手段； から構成されることを特徴とする半導体デバイス。 - 【請求項２】 前記密封手段が前記紫外線硬化型エポキ
シ材によって前記基体に接着された蓋体からなることを
特徴とする請求項１記載の半導体デバイス。 - 【請求項３】 前記蓋体が紫外線透過材からなることを
特徴とする請求項２記載の半導体デバイス。 - 【請求項４】 前記蓋体がアルミナ，窒化アルミニウ
ム，アルミニウム，銅またはしんちゅうから構成される
群から選択された材料からなることを特徴とする請求項
２記載の半導体デバイス。 - 【請求項５】 前記密封手段が、前記基体上に配置され
た紫外線硬化型エポキシ材の筐体を構成し、前記電子部
品および前記複数のパッケージ・リードのそれぞれの少
なくとも一部を囲む保護封止を形成することを特徴とす
る請求項１記載の半導体デバイス。 - 【請求項６】 半導体デバイスを製造する方法であっ
て： 基体を用意する段階； 前記基体のリード取り付け部分を覆う熱エポキシからな
る接着材を用意する段階； 装着基板に電気的に結合するため、外方に延伸する複数
の金属パッケージ・リードを前記接着材に埋め込む段
階； 前記接着材を熱する段階； 前記基体上に、前記複数のリードに電気的に接続された
電子部品を用意する段階；および前記電子部品および前
記複数のパッケージ・リードのそれぞれの少なくとも一
部を覆い、少なくとも紫外線硬化型エポキシ材の一つを
含む密封手段を用意する段階；および前記紫外線硬化エ
ポキシ層を硬化するために前記紫外線硬化型エポキシ材
を紫外線周波数放射で照射する段階； から構成されることを特徴とする半導体デバイスを製造
する方法。 - 【請求項７】 前記照射が前記紫外線硬化型エポキシ材
に約３２０ないし３８０ナノメータの波長を有する紫外
線照射ビームを注ぐことを特徴とする請求項６記載の方
法。 - 【請求項８】 前記照射の段階が、連続的リニア動作の
紫外線放射フィールドを前記紫外線硬化型エポキシ材を
通過させることを特徴とする請求項６記載の方法。 - 【請求項９】 蓋体の接着部分上にスクリーン印刷され
た前記紫外線硬化型エポキシ材の一領域が前記前記基体
と前記蓋体との間で外方に露出されるように前記蓋体を
前記基体上に載置する段階を含むことを特徴とする請求
項７記載に方法。 - 【請求項１０】 前記基体上に配置された前記紫外線硬
化型エポキシ材が、前記照射段階の後に、前記電子部品
および前記複数のパッケージ・リードのそれぞれの少な
くとも一部を囲む保護封止を形成する段階を含むことを
特徴とする請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US498156 | 1990-03-23 | ||
| US07/498,156 US5117279A (en) | 1990-03-23 | 1990-03-23 | Semiconductor device having a low temperature uv-cured epoxy seal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621251A JPH0621251A (ja) | 1994-01-28 |
| JP3010784B2 true JP3010784B2 (ja) | 2000-02-21 |
Family
ID=23979815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3130804A Expired - Fee Related JP3010784B2 (ja) | 1990-03-23 | 1991-03-22 | 低温紫外線硬化型エポキシ封止を有する半導体デバイスとその製法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5117279A (ja) |
| EP (1) | EP0447884B1 (ja) |
| JP (1) | JP3010784B2 (ja) |
| DE (1) | DE69129668T2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW332348B (en) * | 1992-06-23 | 1998-05-21 | Sony Co Ltd | Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin. |
| US5390082A (en) * | 1992-07-06 | 1995-02-14 | International Business Machines, Corp. | Chip carrier with protective coating for circuitized surface |
| EP0673547A4 (en) * | 1992-12-09 | 1996-03-13 | Olin Corp | ELECTRONIC COMPONENT SEALED WITH ADHESIVE DISPENSER. |
| US5477008A (en) * | 1993-03-19 | 1995-12-19 | Olin Corporation | Polymer plug for electronic packages |
| JPH0837252A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
| KR100380701B1 (ko) * | 1994-07-26 | 2003-07-22 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 표면장착용반도체장치제조방법및표면장착용반도체장치 |
| US6184575B1 (en) * | 1994-08-26 | 2001-02-06 | National Semiconductor Corporation | Ultra-thin composite package for integrated circuits |
| WO1996034517A1 (en) * | 1995-04-26 | 1996-10-31 | Buztronics, Inc. | Electronic novelty assembly including a pin switch and embedded printed circuit component |
| US7041771B1 (en) | 1995-08-11 | 2006-05-09 | Kac Holdings, Inc. | Encapsulant with fluxing properties and method of use in flip-chip surface mount reflow soldering |
| US6426484B1 (en) | 1996-09-10 | 2002-07-30 | Micron Technology, Inc. | Circuit and method for heating an adhesive to package or rework a semiconductor die |
| US5938956A (en) | 1996-09-10 | 1999-08-17 | Micron Technology, Inc. | Circuit and method for heating an adhesive to package or rework a semiconductor die |
| US5689089A (en) * | 1996-09-20 | 1997-11-18 | Motorola, Inc. | Electronic control module having fluid-tight seals of a polymer material which expands when wet |
| US6274927B1 (en) | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
| US6432752B1 (en) * | 2000-08-17 | 2002-08-13 | Micron Technology, Inc. | Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages |
| US7127362B2 (en) | 2000-08-22 | 2006-10-24 | Mundt Randall S | Process tolerant methods and apparatus for obtaining data |
| JP4003860B2 (ja) * | 2000-11-02 | 2007-11-07 | 富士通株式会社 | マイクロアクチュエータ及びその製造方法 |
| US6376266B1 (en) * | 2000-11-06 | 2002-04-23 | Semiconductor Components Industries Llc | Semiconductor package and method for forming same |
| US6747298B2 (en) | 2001-07-23 | 2004-06-08 | Cree, Inc. | Collets for bonding of light emitting diodes having shaped substrates |
| US6888167B2 (en) * | 2001-07-23 | 2005-05-03 | Cree, Inc. | Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding |
| US6692610B2 (en) * | 2001-07-26 | 2004-02-17 | Osram Opto Semiconductors Gmbh | Oled packaging |
| US6861720B1 (en) | 2001-08-29 | 2005-03-01 | Amkor Technology, Inc. | Placement template and method for placing optical dies |
| US6759266B1 (en) * | 2001-09-04 | 2004-07-06 | Amkor Technology, Inc. | Quick sealing glass-lidded package fabrication method |
| US7276394B2 (en) * | 2001-09-20 | 2007-10-02 | Eastman Kodak Company | Large area flat image sensor assembly |
| US20030054583A1 (en) * | 2001-09-20 | 2003-03-20 | Eastman Kodak Company | Method for producing an image sensor assembly |
| US6507097B1 (en) * | 2001-11-29 | 2003-01-14 | Clarisay, Inc. | Hermetic package for pyroelectric-sensitive electronic device and method of manufacturing the same |
| US6784534B1 (en) | 2002-02-06 | 2004-08-31 | Amkor Technology, Inc. | Thin integrated circuit package having an optically transparent window |
| JP3560161B1 (ja) * | 2003-01-30 | 2004-09-02 | 日立化成工業株式会社 | 半導体封止用エポキシ樹脂組成物の製造方法 |
| US7195953B2 (en) * | 2003-04-02 | 2007-03-27 | Yamaha Corporation | Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein |
| DE102004013816A1 (de) * | 2004-03-20 | 2005-10-06 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Sensormoduls und Sensormodul |
| US7517728B2 (en) * | 2004-03-31 | 2009-04-14 | Cree, Inc. | Semiconductor light emitting devices including a luminescent conversion element |
| EP1619726A1 (fr) * | 2004-07-22 | 2006-01-25 | St Microelectronics S.A. | Boîtier optique pour capteur semiconducteur |
| KR100782798B1 (ko) * | 2006-02-22 | 2007-12-05 | 삼성전기주식회사 | 기판 패키지 및 그 제조 방법 |
| DE102006008793A1 (de) * | 2006-02-24 | 2007-09-13 | Osram Opto Semiconductors Gmbh | Elektronisches Bauteil |
| EP2019424B1 (de) | 2007-07-26 | 2016-11-23 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleitermodul mit Dichteinrichtung zum Substratträger und Herstellungsverfahren hierzu |
| US8421214B2 (en) * | 2007-10-10 | 2013-04-16 | Vishay General Semiconductor Llc | Semiconductor device and method for manufacturing a semiconductor device |
| US9147813B2 (en) | 2011-09-09 | 2015-09-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High thermal conductivity and low degradation die attach with dual adhesive |
| EP3086364B1 (en) | 2013-12-19 | 2021-01-27 | Daishinku Corporation | Electronic component-use package and piezoelectric device |
| US10170304B1 (en) | 2017-10-25 | 2019-01-01 | Globalfoundries Inc. | Self-aligned nanotube structures |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4000054A (en) * | 1970-11-06 | 1976-12-28 | Microsystems International Limited | Method of making thin film crossover structure |
| US4141055A (en) * | 1977-04-27 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Crossover structure for microelectronic circuits |
| US4480009A (en) * | 1980-12-15 | 1984-10-30 | M&T Chemicals Inc. | Siloxane-containing polymers |
| EP0114258A1 (en) * | 1982-11-30 | 1984-08-01 | Kabushiki Kaisha Toshiba | Resin encapsulation type photo-semiconductor devices |
| US4524238A (en) * | 1982-12-29 | 1985-06-18 | Olin Corporation | Semiconductor packages |
| US4703338A (en) * | 1983-10-14 | 1987-10-27 | Daicel Chemical Industries, Ltd. | Resin composition to seal electronic device |
| US4783697A (en) * | 1985-01-07 | 1988-11-08 | Motorola, Inc. | Leadless chip carrier for RF power transistors or the like |
-
1990
- 1990-03-23 US US07/498,156 patent/US5117279A/en not_active Expired - Fee Related
-
1991
- 1991-03-07 DE DE69129668T patent/DE69129668T2/de not_active Expired - Fee Related
- 1991-03-07 EP EP91103481A patent/EP0447884B1/en not_active Expired - Lifetime
- 1991-03-22 JP JP3130804A patent/JP3010784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0447884A3 (ja) | 1994-02-23 |
| EP0447884A2 (en) | 1991-09-25 |
| US5117279A (en) | 1992-05-26 |
| DE69129668T2 (de) | 1999-03-11 |
| DE69129668D1 (de) | 1998-08-06 |
| JPH0621251A (ja) | 1994-01-28 |
| EP0447884B1 (en) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3010784B2 (ja) | 低温紫外線硬化型エポキシ封止を有する半導体デバイスとその製法 | |
| US6984545B2 (en) | Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask | |
| US5958100A (en) | Process of making a glass semiconductor package | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| US5650915A (en) | Thermally enhanced molded cavity package having a parallel lid | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| KR100237328B1 (ko) | 반도체 패키지의 구조 및 제조방법 | |
| US5994168A (en) | Method of manufacturing semiconductor device | |
| JP4362366B2 (ja) | 半導体回路素子のエアキャビティパッケージの形成方法 | |
| KR900003826B1 (ko) | 집적회로 칩 마운팅 및 패키징 조립물 | |
| JPH08274204A (ja) | ハーメチックシールシステムおよびデバイスのハーメチックシール方法 | |
| US5757068A (en) | Carrier film with peripheral slits | |
| US6989296B2 (en) | Fabrication method of semiconductor package with photosensitive chip | |
| JP3305477B2 (ja) | 半導体装置とその製造方法及びその実装構造と実装方法 | |
| TWI770405B (zh) | 封裝元件及其製備方法 | |
| JPH08107167A (ja) | 半導体装置 | |
| EP1503412A2 (en) | Semiconductor device and manufacturing method of the same | |
| JP3414755B2 (ja) | マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法 | |
| EP1251566A1 (en) | Low profile optically-sensitive semiconductor package | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000124401A (ja) | 半導体装置 | |
| KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH04151844A (ja) | アウターリードボンディング装置 | |
| EP0892986A1 (en) | Curing liquid resin encapsulants of microelectronics components with microwave energy | |
| JP2002289717A (ja) | リードフレーム、電子部品装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |