JP3414755B2 - マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法 - Google Patents

マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法

Info

Publication number
JP3414755B2
JP3414755B2 JP53644997A JP53644997A JP3414755B2 JP 3414755 B2 JP3414755 B2 JP 3414755B2 JP 53644997 A JP53644997 A JP 53644997A JP 53644997 A JP53644997 A JP 53644997A JP 3414755 B2 JP3414755 B2 JP 3414755B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
microelectronic
curable resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP53644997A
Other languages
English (en)
Other versions
JP2002507322A (ja
Inventor
ファティ，ザカリエ
タッカー，デニス・エイ
ガラード，リチャード・エス
ウェイ，ジャンファ
Original Assignee
ラムダ・テクノロジーズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラムダ・テクノロジーズ，インコーポレイテッド filed Critical ラムダ・テクノロジーズ，インコーポレイテッド
Priority claimed from PCT/US1997/005828 external-priority patent/WO1997038441A1/en
Publication of JP2002507322A publication Critical patent/JP2002507322A/ja
Application granted granted Critical
Publication of JP3414755B2 publication Critical patent/JP3414755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明はマイクロエレクトロニクス部品、特に、マイ
クロエレクトロニクス部品のパッケージングに関する。
発明の背景 マイクロエレクトロニクス産業において、より速い、
より小さな、そしてより安いデバイスを開発することは
絶えず流行となっている。この流行は「小型化」として
知られ、製造者に対して、集積回路（IC）チップをプリ
ント回路ボード（PCB）および他のデバイスに接続する
新たな方法の開発を要求してきた。ICチップとは、論理
ユニット、メモリ記憶セルなどを形成するために接続さ
れる能動ソリッドステートデバイス（active solid sta
te device）を製造するために処理された薄いシリコン
ウェハである。
伝統的には、ICチップはPCB上に取り付けられたプラ
スチックハウジング内にICチップとPCBとの間が電気的
に相互接続した状態でパッケージ（包装）されていた。
これによって機械的強度が与えられ、そしてICチップは
湿気や他の環境的危険から保護される。しかしながら、
小型化を容易にするために、ICチップは「パッケージさ
れない（package−less）」ものとなり、ますます、PCB
または他のデバイス上に直に取り付けられるようになっ
ている。このパッケージされない取り付け技術の具体例
としては「フリップ・チップ（flip chip）」技術や
「チップ・オン・ボード（COB（chip on board））」技
術がある。ICチップのフリップ・チップ型取り付け技術
およびチップ・オン・ボード型取り付け技術は、腕時
計、コンピュータ、通信装置、自動車用電子機器などの
様々な消費者製品において使用される。フリップ・チッ
プおよびCOBによってより高いパッケージ密度が与えら
れ、電気経路がより短くなり、そして相互接続（または
配線）数が増大するためにICチップの速度が増大してい
る。
フリップ・チップ型取り付けでは、ICチップの能動面
を下にした状態でICチップが直にPCBに取り付けられ
る。ICチップの内部回路からの接続ポイントは、小型の
導電性パッド（一般的にアルミニウム）の形でシリコン
ウェハの能動面に存在する。バンプ（bump）と呼ばれる
構造が各接続ポイント上に置かれる。これらのバンプは
一般的にハンダで形成され、ICチップをPCBに導電固定
するのに使用される。ある場合には、ハンダの代わりに
導電性接着剤がICチップをPCBに固定するために使用さ
れる。COB型取り付けでは、ICチップの能動側を上にし
た状態でICチップが直に基板上に取り付けられる。また
能動側から延びる電線がPCBに必要なところで接続され
る。
COBおよびフリップ・チップを使って直にPCBに取り付
けられたICチップは一般的に機械的に壊れやすく、湿気
や他の環境的危険からの防護は必要である。この防護と
増大した強度は、液体樹脂でカプセル化する技術を使用
して得られる。適正な防護なくしては、ほとんどのICチ
ップは使用時、シリコンチップとPCB素材の熱膨張係数
の違いから生じる熱応力に曝される。フリップ・チップ
型取り付けに関しては、これらの熱応力は、ICチップを
PCBに結合させているハンダ接合の不良を引き起こしか
ねない。またこれらの熱応力は導電性接着剤が使用され
るときにも、導電性接着剤はハンダほど接続強度が得ら
れないことが頻繁にあるので、不良を引き起こしかねな
い。COB型取り付けに関しては、これらの熱応力によっ
てICチップのひずみや亀裂が生じる可能性があり、ICチ
ップとPCBを相互接続している電線に損傷を与えかねな
い。
以上の困難を克服するため、フリップ・チップ型取り
付けにおいてはPCBとICチップとの間に、一般的には
「アンダーフィル（underfill）」と呼ばれる重合体カ
プセル化素材が加えられ（その後硬化される）、COB型
取り付けにおいては「グロブ・トップ（glob top）」と
呼ばれる重合体カプセル化素材がICチップ、接続、およ
びPCB部分の最上部に施与される（その後硬化され
る）。アンダーフィルは硬化すると、シリコン・チップ
の低い膨張に一致するようにPCB（これはある有機物ベ
ースの原料から形成される）の高い膨張を固定する。結
果として、ハンダ結合はこれ以上熱応力には曝されなく
なる。アンダーフィル素材はICチップとPCBとの接続強
度を増大させるので、アンダーフィルを使用することに
よって、導電性接着剤でハンダ接続を代替することも可
能となる。アンダーフィルおよびグロブ・トップは両者
とも、湿気侵入や酸化といった環境的危険からの防護を
提供する。グロブ・トップおよびアンダーフィルは両者
とも、製造者が従来のプラスチック製のパッケージより
もより強度があって、より低コストな比較的薄いデバイ
スを製造することを可能にするので、さまざまな電子機
器製品に対する好ましい組立部品技術である。
グロブ・トップおよびアンダーフィルのカプセル化素
材として使用される樹脂は室温において硬化して固体状
態になることができるが、硬化時間は多少長くかかるこ
とがある。これらの樹脂を加熱によって硬化すると、し
ばしば劇的に、硬化に要する時間が減少することがあ
る。一般的なCOB型およびフリップ・チップ型製造行程
では、PCBとICチップをオーブン内に、オーブン内部温
度に依存した特定の時間の間だけ置くことによって、IC
チップに熱が加えられる。たとえば、130℃から170℃の
間でカプセル化素材を適当に硬化するには何時間も要す
ることがある。残念ながら、従来のオーブンでより速い
割合で熱を加えると、速い反応率によって樹脂内に空隙
が生じることがある。速い加熱率はまた他の部品にもダ
メージを与えかねない。その上、反応による発熱は、カ
プセル化されているICチップとICチップが取り付けられ
たPCBに損傷を与えかねない。また、従来のオーブンに
よる加熱では、カプセル化されているICチップとICチッ
プが取り付けられたPCBがカプセル材料樹脂の硬化の際
に固定応力が発生することがある。こうした固定応力は
ICチップとPCBとの異なった熱膨張係数の結果として生
じる。これらの固定応力はICチップの性能と寿命を減少
させかねない。
単一周波数のマイクロ波エネルギーを使用する加熱技
術が知られている。しかしながら、マイクロ波エネルギ
ーに曝されたときの導電材の予期されない性質のため
に、アーク放電や局所的加熱といった問題が頻繁に生じ
る。その上、単一マイクロ波エネルギーによって樹脂を
硬化するのに必要な時間は、多くの電子部品が非選択的
な局所的加熱またはアーク放電による損傷を受けること
なくもちこたえるには長すぎる可能性がある。
紫外光を利用する技術などの室温技術は、「低応力好
気性ウレタンは超小型電子機器のカプセル化に要するコ
ストを減少させる（Low Stress Aerobic Uretanes Lowe
r Costs For Microelectronic Encapsulation）」（米
国コネチカット州トリントンに所在するダイマックス社
に属するウィーンコスキ著（Ed.Wienckowski,Dymax Cor
poration,Torrington,CT））と題された論文に説明され
ている。残念ながら、樹脂は効果的な硬化を実現できる
ほど紫外光に直接的かつ十分に曝されない。多くの電子
部品のさまざまな形状や構成のために、影の問題（shad
ow problem）によって紫外線の樹脂のいくつかの部分へ
の到達が妨げられ、それによって樹脂を硬化するのに必
要な時間が増大することがある。
発明の要約 以上の説明から、本発明の目的はICチップのPCBへの
フリップ・チップ型取り付けおよびCOB型取り付けにお
いて使用されるカプセル材料樹脂を硬化するために必要
な時間を減少させることにある。
本発明の他の目的は、フリップ・チップ型取り付け技
術およびCOB型取り付け技術において、マイクロ波を使
用して、アーク放電または非選択的局所的加熱によるIC
チップまたはPCBへの損傷を引き起こすことなく、カプ
セル材料樹脂を選択的に硬化することを容易にすること
にある。
本発明の他の目的は、フリップ・チップ型取り付け技
術およびCOB型取り付け技術を用いて組み立てられるマ
イクロエレクトロニクス部品をカプセル化する樹脂の硬
化時の応力の蓄積および固定化の軽減にある。
以上の目的および他の目的は、本発明による、減少し
た残留応力を有するマイクロエレクトロニクス組立部品
を迅速に製造するためのマイクロエレクトロニクス部品
の表面取り付けシステムおよび方法によって達成され
る。本発明は特に、ICチップがその能動側を上にしてPC
Bに固定され、その後で樹脂でカプセル化されるCOB型表
面取り付けに適用できる。本発明は特に、ICチップがそ
の能動側を下にしてPCBに固定され、カプセル材料樹脂
がICチップの能動面とPCBとの間に充填されるフリップ
・チップ型表面取り付け技術にも適用できる。どちらの
場合も、カプセル材料樹脂を可変的周波数制御マイクロ
波エネルギーの照射によって素早く樹脂を硬化し、ICチ
ップとPCBを、繰り返しの熱衝撃と熱循環に耐え得る低
応力構造で固定する。その上、硬化したカプセル材料樹
脂はICチップをさまざまな環境的危険から防護する。可
変周波数マイクロ波放射を使用することによって、従来
の加熱技術と比較して硬化時間が減少する。
本発明をCOB型取り付け技術に適用する場合、マイク
ロエレクトロニクス部品は基板表面に導電固定され、マ
イクロエレクトロニクス部品の一部分とマイクロエレク
トロニクス部品に隣接する基板表面の一部分とが硬化性
樹脂によってカプセル化される。硬化性樹脂は、熱硬化
性樹脂または熱可塑性樹脂のいずれであってもよい。硬
化性樹脂は、マイクロエレクトロニクス部品の熱膨張係
数以下であり、かつ、基板の熱膨張係数以上の熱膨張係
数を有するものでよい。この硬化性樹脂は、マイクロエ
レクトロニクス部品の熱膨張係数未満、かつ、基板の熱
膨張係数よりも大きな熱膨張係数を有することが好まし
い。硬化性樹脂は、選択的に樹脂を硬化して、減少した
残留応力を有するマイクロエレクトロニクス組立部品を
製造するために複数の周波数範囲のマイクロ波が掃射さ
れる。マイクロ波の各範囲は樹脂が加熱される温度より
も低い温度に基板を加熱するように選択される。また、
マイクロ周波数の各範囲は、マイクロエレクトロニクス
部品または基板が局所的加熱またはアーク放電によって
損傷を受けることがないように選択される。一般的に、
樹脂は100℃から165℃の間で加熱される。樹脂の温度は
一般的に基板の加熱温度よりも約20％から約50％だけ高
い。結果的に製造されたCOB型アセンブリは樹脂硬化に
関する従来の加熱技術を使用して製造されたCOB型組立
部品に比べ残留応力が減少している。
本発明をフリップ・チップ型取り付け技術に適用する
場合、集積回路チップの能動面が基板表面と対向して空
間的に隔てられた状態で、集積回路チップと基板表面が
導電固定される。硬化性樹脂は、集積回路チップの能動
面と基板表面との間隙に、集積回路の能動面と基板表面
とに接触するように充填される。硬化性樹脂は、選択的
に樹脂を硬化して、減少した残留応力を有するマイクロ
エレクトロニクス組立部品を製造するため、一以上の範
囲のマイクロ波が掃射される。結果的に製造されたフリ
ップ・チップ型組立部品は樹脂硬化に関する従来の加熱
技術を使用して製造されたフリップ・チップ型組立部品
に比べ残留応力が減少している。
本発明は、カプセル材料樹脂を硬化するのに必要な時
間が減少するために、フリップ・チップ型表面取り付け
技術とCOB型表面取り付け技術にとって有利である。硬
化時間の減少によって全体的な製造速度が増大し、より
低い製造コストがもたらされる。その上、カプセル化す
る素材が選択的に素早く、しかもPCBの温度がICチップ
とカプセル化する素材と同程度に上昇することなく硬化
されるために、従来の加熱技術のよって引き起こされた
応力の蓄積および固定化が減少する。
図面の簡単な説明 図１は、一般的な従来技術による、ICチップ用パッケ
ージを説明するための図である。
図２は、COB型取り付けによってPCBに取り付けられ
た、グロブ・トップ型カプセル化素材をその上に有する
ICチップの側面図である。
図３は、フリップ・チップ型取り付けによってPCBに
取り付けられた、その能動面とPCBとの間にアンダーフ
ィルを有するICチップの側面図である。
図４は、本発明による、減少した残留応力を有するマ
イクロエレクトロニクス部品を製造するための、マイク
ロエレクトロニクス部品の表面取り付け方法を説明する
ための手順の流れ図である。
図5A、図5B、および図5Cは、PCBに取り付けられたIC
チップの能動面とPCBとの間へのアンダーフィルの施与
を説明するための図である。
図６は、グロブ・トップ型カプセル化素材を硬化する
ための可変周波数マイクロ波エネルギーの照射を説明す
るための図である。グラブ・トップ型カプセル化素材は
わかりやすくさせるために組立展開図で示されている。
図７は、ICチップの能動面とPCBとの間のアンダーフ
ィルを硬化するための可変周波数マイクロ波エネルギー
の照射を説明するための図である。
図8Aおよび図8Bは、本発明による可変周波数マイクロ
波エネルギーによって処理されたさまざまなサンプルの
硬化データを表にして示した図である。
図９は、マイクロエレクトロニクス部品と支持物が熱
応力に曝される、従来の加熱炉によるカプセル材料樹脂
の硬化の様子を示した図である。
図10A、図10B、および図10Cは、従来の加熱炉を使用
する硬化処理の間の、応力の蓄積および固定化の様子を
示した図である。
図11は、カプセル化素材を硬化し、かつ硬化時のフリ
ップ・チップ取り付けにおける応力を軽減するための、
可変周波数制御マイクロ波エネルギーの使用を説明する
ための図である。
図12は、カプセル材料樹脂を硬化するための可変周波
数制御マイクロ波エネルギーの照射時の、カプセル材料
樹脂とPCBとの間の温度差を示した図である。
詳細な説明 以下、添付した図面を参照して本発明の好ましい実施
態様を説明する。ただし、本発明は多くの実施態様にお
いて実施してよく、以下に説明する実施態様に限定され
るものとして解釈すべきではない。以下の実施態様は、
限定目的ではなく、本開示が一貫的かつ完全となるよう
に、そして当業者にとって十分に本発明の範囲が明らか
になることを意図して与えられたものである。
図１は、ICチップに関する従来の一般的なパッケージ
を示した図である。図示されているように、ICチップは
一般的にプラスチックハウジング内に固定されており、
このプラスチックハウジングは、PCB内のホールを貫通
するように挿入され、かつPCBにハンダ付けされた複数
の足を備える。マイクロエレクトロニクス産業における
現在の流行は、図２および図３に示されているように、
これらのハウジングを削除して、ICチップといったマイ
クロエレクトロニクス部品を直にPCBに結合させること
にある。本発明では、ICチップといったマイクロエレク
トロニクス部品をPCB上に配置してカプセル材料樹脂を
塗布し、次いで可変周波数マイクロ波放射を樹脂に照射
してその樹脂を硬化する。
図４は本発明による、減少した残留応力を有するマイ
クロエレクトロニクス部品を製造するための、マイクロ
エレクトロニクス部品の表面取り付け方法を説明するた
めの図である。工程としては、基板表面にマイクロエレ
クトロニクス部品を導電固定するステップ（ブロック10
0）と、マイクロエレクトロニクス部品の一部分とその
マイクロエレクトロニクス部品に隣接する基板表面の一
部分とを硬化性樹脂を使ってカプセル化するステップ
（ブロック102）と、少なくとも一つの周波数範囲のマ
イクロ波を使ってカプセル材料樹脂を選択的に硬化する
ステップ（ブロック104）が含まれる。
図２を参照して、COB型取り付け技術を説明する。シ
リコンICチップ10はPCB12に取り付けられ、重合体樹脂1
4（これは「グロブ・トップ」と呼ばれる）でカプセル
化される。一般的なICチップ10は、覆いのない集積シリ
コン基板16と、ICチップの能動側10aから延びる外部コ
ネクタまたは電線18からなる。電線18は適当な接続ポイ
ントにおいてPCB12に接続される。PCB12は一般的に、強
化ファイバグラス樹脂またはセラミックスなどの、柔軟
性を有するかもしくは剛直性を有する絶縁体からなる。
この絶縁体上では、あるパタンの電気伝導体（これは図
示されていない）が、PCB上に取り付けられる個々の部
品を相互接続するために形成される。当業者には既知で
あるが、電気伝導体はフォトイメージングまたは化学エ
ッチングなどの適当な処理を使ってPCB上に形成され
る。
図２に示された実施態様において、ICチップ10は銀で
満たされた接着剤などの適当な電導性接着剤を使用して
PCB12に結合されている。接着剤、ハンダの類、および
それらを塗布するための装置は、マイクロエレクトロニ
クス部品を基板表面に導電固定するための手段としての
役割を果たすものとしてよい。ICチップ10はPCB12上
で、金、アルミニウム、銀、銅などの導電性物質製の導
線18を介して電気導体に電気的に相互接続される。電線
18は、テープ自動ボンディング、超音波ボンディングな
どの適当な結合技術を使用して電気導体に結合される。
ICチップ10およびPCB12との相互接続は、ICチップを取
り囲むパッケージングがなにもないので、機械的に壊れ
やすく、環境的影響を受けやすい。重合体をベースとす
るカプセル化素材によって提供されるパッケージング
は、機械的強度を加え、取り扱いを改善し、環境的防護
を実現し、そして電気的絶縁を実現する。
図２を参照してさらに説明する。ICチップ10と電線18
がPCB12および電気導体にそれぞれ適当に結合される
と、次に樹脂から成るグロブ・トップ14が、そこから延
びる電線10を含むむき出しのICチップ10の上と、PCB12
の一部分の上に施与されて、泡状のカプセル化構造が形
成される。自動ディスペンサーは当業者には既知であ
る。自動ディスペンサーの具体例としては、望まれる場
所に、グロブ・トップカプセル化素材またはアンダーフ
ィルカプセル化素材のいずれかのような、適当な接着性
カプセル化素材を施与するようプログラムされたアシム
テク・システム（Asymtek system）がある。接着剤のデ
ィスペンサーは、マイクロエレクトロニクス部品の一部
分とそのマイクロエレクトロニクス部品に隣接する基板
表面の一部分とを硬化性樹脂を使ってカプセル化するた
めの手段としての役割を果たす。カプセル化素材14は、
粘性状態で施与され、望まれる領域を覆うように流れ
る。カプセル化素材14は、電気的絶縁性を有する、耐湿
性がある、そしてPCBへの接着性があるといった、マイ
クロエレクトロニクス部品をカプセル化するのに適する
性質を持ったどんな硬化性素材からでも構成され得る。
カプセル化素材は、マイクロエレクトロニクス部品の熱
膨張係数よりも小さく、かつ、基板の熱膨張係数よりも
大きな熱膨張係数を有することが好ましい。当業者には
既知であるが、スクリーン印刷などの他の技術および装
置が、ICチップおよびPCBに樹脂を塗布するための手段
としての役割を果たしてもよい。加えて、当業者には知
られているように、グロブ・トップの形状はICチップを
取り囲むダム（dam）を使用して変化させることができ
る。
図３を参照して、フリップ・チップ型取り付け技術を
説明する。ICチップ30は、PCB32に対してICチップの能
動側30aが下向きに対向するように、PCBに取り付けられ
る。ICチップ30の能動側30a上のさまざまな接続ポイン
トから延びるハンダ隆起34が、ICチップ30がPCB32に固
定された状態で示されている。カプセル材料樹脂36（こ
れは「アンダーフィル（underfill）」と呼ばれる）はI
Cチップの能動側30aとPCB32との間に、好ましくは毛管
現象によって、提供されている。しかしながら、樹脂36
は当業者に知られている他の技術を使用して、ICチップ
の能動側30aとPCB32との間に提供されるものであってよ
い。当業者に知られているように、付加的な樹脂素材を
ICチップ30の周囲に塗布して、面取りをグロブ・トップ
の適用前に形成することができる。
アンダーフィル36は、ICチップとPCB32との相互接続
と同様に、ICチップの能動側30aを防護する。アンダー
フィル36は、ICチップ30とPCB32との相互接続への湿気
侵入を抑制するのに特に有用である。この特性は、ICチ
ップがPCBに接着取り付けされる際に重要となる。銀を
ベースとするエポキシ接着剤が一般的であるので、湿気
が存在する場合には、樹枝状結晶が形成され得るからで
ある。その上、アンダーフィル36は硬化されたときにIC
チップ30のPCB32への非常に強い結合が生み出され、ハ
ンダと比較したときに接着剤は一般的に機械的強度がよ
り低いという点が克服される。
図5A、図5B、および図5Cを参照して、ICチップ30の能
動側30aとPCB32との間へのアンダーフィル36の提供また
は施与を説明する。図示された実施態様では、アンダー
フィル36はPCBに結合させるICチップ30の一ないし二つ
の側面に沿って液体の状態で針によって施与される（図
5A）。毛管作用によってアンダーフィル36はICチップ30
の下部全面に引き込まれる（図5B）。図5Cに示されてい
るように、目つぶし38を付加してよく、アンダーフィル
36の硬化の準備が整う。注射器状の針が樹脂を塗布する
ための手段の役割を果たしてよい。スクリーン印刷など
のような他の技術や他の装置が、ICチップ30とPCB32へ
カプセル材料樹脂を塗布するための手段としての役割を
果たしてもよい。スクリーン印刷技術は、全体を引用す
ることにより本明細書の一部をなす「パッケージングお
よび組立重合体における進歩（Advances in Packaging
＆ Assembly Polymers）」と題された論文（米国ロード
アイランド州クランストンに所在するアルファ・メタル
社に所属するギレオ博士著（Dr.Ken Gilleo,Alpha Meta
l,Cranston,RI））に説明されている。
COB型取り付け技術およびフリップ・チップ型取り付
け技術の両方に特に適した樹脂の類は熱硬化性樹脂であ
る。「熱硬化性」という用語は、たとえばマイクロ波照
射を用いた加熱などにより、硬化剤が活性化され、樹脂
が完全に硬化されたときに、樹脂が不可逆的に凝固する
こと、または、固まることを意味する。特に適した熱硬
化性樹脂の類はエポキシである。加えて、熱硬化性樹脂
はグロブ・トップおよびアンダーフィルの両方に対して
適当なカプセル化素材としての役割を果たしてよい。適
当な樹脂には、不飽和ポリエステル、フェノール樹脂、
ポリアクリレート、シリコーン、ポリウレタン、ポリア
ミドなどと、それらの混合物およびブレンド材が挙げら
れる。樹脂は、熱硬化性樹脂および熱可塑性樹脂に一般
的に使用される、増量剤、硬化剤、着色料、顔料、濃化
剤などの、さまざまな添加物を含むことができる。
フリップ・チップ型取り付けに関して、カプセル材料
樹脂はICチップとPCBの両方に対して優れた接着性を有
することが好ましい。フリップ・チップおよびCOB双方
におけるカプセル材料樹脂は、高いガラス転移温度、さ
まざまな素材への優れた接着性、優れた化学耐性、低い
吸湿性、優れた機械的強度、高い引張り応力、そして高
いイオン純度を有することが好ましい。当業者には知ら
れているように、引張り応力は剛性の測度であり、鎖長
または架橋密度、化学的組成、および分子構造に関係し
ている。引張り応力高の重合体は硬く、たわみに対する
抵抗性がある。高いイオン含有量を有する重合体は回路
機構の腐食とチップの金属化を加速することがあるの
で、イオン純度は重要である。アンダーフィルに対する
カプセル材料樹脂の好ましい材料特性は、論文「フリッ
プ・チップのアンダーフィル流および硬化率における進
展と、製造処理および部品の信頼度の増進（Advances i
n Flip−Chip Underfill Flow and Cure Rates and the
ir Enhancement of Manufacturing Processes and Comp
onent Reliability）」（米国インディアナ州インディ
アナポリスに所在するサーモセット・プラスチック社に
所属するシャイ氏とカービン氏著（Daqing M.Shi and J
ames W.Carbin,Thermoset Plastics,Inc.,Indianapoli
s,IN））に記述されている。アンダーフィルのカプセル
材料樹脂はICチップの熱膨張係数よりも小さく、かつPC
Bの熱膨張係数よりも大きな熱膨張係数を有することが
好ましい。
本発明によれば、カプセル化素材は、ICチップ上に施
与し（COBの場合）、あるいは、アンダーフィルとして
塗布した（フリップ・チップの場合）後、マイクロ波エ
ネルギーをそれに照射することによって固体状に急速に
硬化する。カプセル化素材を硬化するため、可変周波数
マイクロ波エネルギー40が、COBに対しては図６に示さ
れているように、そしてフリップ・チップに対しては図
７に示されているように、照射されることが好ましい。
図６には、グロブ・トップ型カプセル化素材14がわかり
やすくするために組立展開図で示されている。ただし、
マイクロ波エネルギー40による硬化に先だって、グロブ
・トップ型カプセル化素材がマイクロエレクトロニクス
部品10の最上部および下に横たわるPCBもしくは基板12
の上に施与される。
可変周波数マイクロ波は、COBおよびフリップ・チッ
プを含むさまざまな表面取り付け技術におけるカプセル
材料樹脂を、そのカプセル材料樹脂によってカプセル化
されるICチップ、電気導体、電線、またはPCBに悪影響
を与えることなく、素早くかつ一様に硬化することがで
きる。単一周波数のマイクロ波エネルギーおよびラジオ
周波数エネルギーは、選択された単一の周波数が前記さ
まざまな部品に損傷を与えない限り、ある決まった用途
において可変周波数マイクロ波と組み合わせて使用して
よい。
可変周波数マイクロ波は、熱風をカプセル材料樹脂に
吹き付けるなどの他の硬化技術と組み合わせてよい。本
発明は、ICチップとPCB組立部品がオーブンに運ばれ、
そして約30分からある場合では数時間に及ぶ間、高い温
度（一般的には130℃から170℃の間の温度）で加熱され
る処理時間の遅い上記従来的な方法よりも有利である。
図8Aには、本発明による可変周波数制御マイクロ波エ
ネルギーを用いたサンプル硬化に要する時間が、従来的
な方法と比較できるような形で表によって示されてい
る。フリップ・チップおよびCOBを用いてICチップが取
り付けられたさまざまな回路構成を有するさまざまなPC
Bが可変周波数マイクロ波のオーブン内に置かれた。PCB
の寸法は総じて縦15.2cm（６インチ）横10.2cm（４イン
チ）であった。。硬化の程度は、当業者には知られてい
る示差走査熱分析（DSC）技術を使用して測られた。DSC
は、何らかの物質変化にも伴って起こる熱流速の変化を
測定することによって、ガラス転移温度の測定も行うこ
とができる。可変周波数制御マイクロ波エネルギーによ
る加熱の後、サンプルは硬化の程度が測定されるまで冷
凍された。図8Aに示されているように、本発明によれ
ば、可変周波数制御マイクロ波によって処理されたサン
プルは、従来的に加熱処理されたサンプルと比べてかな
り短い時間で、しかもより低い温度で硬化を実現した。
図8Bは可変周波数制御マイクロ波によって165℃で２分
の間に処理されたサンプルについて得られた結果を示し
たものである。各PCB上のICチップは硬化サイクルを通
じて監視された。熱プロファイルによって示されている
ように、ICチップでの高い加熱率が生じて、一般的に欠
陥の無いアンダーフィル型カプセル化素材の硬化が実現
される。
加熱を利用する従来の硬化では、ICチップおよびPCB
の熱膨張係数の違いの結果として、ICチップ内に応力の
蓄積が生じる。これらの応力はカプセル化素材が硬化す
る際に固定される。一般的に、PCBはICチップまたはPCB
に取り付けられる他のマイクロエレクトロニクス部品の
熱膨張係数よりも高い熱膨張係数を有する。図９に示さ
れているように、ICチップ30,PCB32、およびカプセル化
素材36は従来の加熱炉内ではすべて同一の温度まで加熱
される。ICチップの温度（Tc）とPCBの温度（Tb）は、
加熱および冷却の間は炉内の温度（Tf）と同一である
（Tc＝Tb＝Tf）。従来の加熱炉では、部品または素材を
選択的に加熱することはできない。
図10A、図10B、および図10Cを参照して、従来の加熱
炉を使用したときの応力の蓄積と固定化について説明す
る。ICチップ50は低い熱膨張係数を有し、PCB52は高い
熱膨張係数を有する。加熱および冷却の間、ICチップ50
およびPCB52は異なった量だけ膨張および収縮して、応
力を生じさせる（図10Aおよび図10B参照）。図10Cに示
されているように、このような異なる量の膨張および収
縮の結果、ICチップ50はゆがみやそりを生ずることがあ
る。グロブ・トップまたはアンダーフィルのいずれかの
カプセル材料樹脂（これは図示されていない）が硬化す
るとき、こうしたゆがみとそれに付随する応力はICチッ
プ50および基板52内で固定される。
可変周波数マイクロ波エネルギーをカプセル材料樹脂
を硬化するために使用することは、硬化時の応力の軽減
を助ける。これは、周波数または周波数範囲を選択する
ことにより、PCBをカプセル化素材およびICチップの同
一の温度で加熱しないように、カプセル化素材およびIC
チップを選択的に加熱することができることによる。こ
の様子は図11に図示されている。硬化時のPCB52の温度
はICチップ50の温度（Tc）またはカプセル化素材の温度
（Tu）いずれかよりも低い温度であることが示されてい
る。PCB52の温度（Tb）はカプセル化素材の温度（Tu）
およびICチップ50の温度（Tc）ほど高くないので、PCB5
2の膨張および収縮はICチップおよびPCBの組立部品全体
が一緒に加熱されるときほど大きくはない。本発明によ
れば、可変周波数マイクロ波エネルギーが照射されると
き、カプセル化素材温度（Tu）は一般的にICチップ50の
温度（Tc）に等しい。カプセル化素材温度（Tu）とICチ
ップ温度（Tc）は共にPCB温度（Tb）および炉内温度（T
f）よりも高い（Tu＝Tc＞Tb＞Tf）。結果として、ICチ
ップ50と、PCB52との境界面上に分与される応力は最小
限となる。カプセル化素材54が硬化したとき、最小限の
応力がフリップ・チップとICチップ50の境界面内に固定
される。
硬化時にICチップ内で生じた応力は、冷却後のICチッ
プの曲率半径に相関する。ICチップによって示される曲
率半径は光学的干渉計により測定することができる。本
発明によれば、可変周波数制御マイクロ波エネルギーを
使って処理されたICチップの曲率半径は、平均918ミリ
メートル（標準偏差＝25.13ミリメートル）である。従
来の加熱技術を使用して処理された同様なサンプルと比
較して50％以上も改善されている。
加えて、カプセル材料樹脂の硬化率は最終的製造物の
性質に大きく影響する。ICチップのそりは樹脂を硬化す
るのに必要とされる高い温度に曝されることの結果とさ
れ得る。さらに、硬化温度をハンダのリフロー（reflo
w）温度よりも低く保つ必要がある。可変周波数制御マ
イクロ波照射を使用することによって、適当な周波数ま
たは周波数範囲を選択して、ICチップにそりを生ずるこ
となく、かつハンダのリフロー温度に達することなくカ
プセル材料樹脂を素早く硬化することが可能となる。
可変周波数マイクロ波エネルギーによって加熱される
際、ICチップが設置されているPCBの温度はICチップと
カプセル材料樹脂の領域では高く、ICチップが設置され
ていない領域では低い。一般的に、フリップ・チップ型
取り付けに対するアンダーフィルのカプセル材料樹脂を
硬化するために可変周波数マイクロ波を使用する際、カ
プセル材料樹脂とICチップの温度は160℃以上まで上昇
させてよい。図12に示されているように、PCBの残りの
部分は一般に約100℃から140℃の範囲と、より低い温度
のままである。最高曲線75は可変周波数マイクロ波処理
の間のカプセル材料樹脂の温度を表す。最低曲線77は、
ICチップがその上で樹脂によってカプセル化されるPCB
の温度を表す。秒単位での時間がＸ軸80に沿ってプロッ
トされ、摂氏（℃）単位での温度がＹ軸82に沿ってプロ
ットされる。
PCBの温度変化は、PCBの厚さ、PCB素材の熱伝導率、
およびPCB上のプリント回路の幾何図形配列などのさま
ざまな要因に依存することがある。PCBの温度変化は、
約160℃において実行される硬化処理時のICチップ／カ
プセル材料樹脂の領域の温度変化と比較すると、カプセ
ル材料樹脂の温度の約40％から80％の範囲にある。
可変周波数マイクロ波炉は、樹脂を硬化するため、少
なくとも一つの周波数範囲のマイクロ波で樹脂を掃射す
るための手段としての役割を果してよい。特に好ましい
可変周波数マイクロ波炉は、全体を引用することにより
本明細書の一部をなすバイブル（Bible）氏らによる米
国特許第5,321,222号に記述されている。可変周波数マ
イクロ波炉は一般的に、マイクロ波炉に入力するための
低出力マイクロ波信号を生成するための、マイクロ波信
号生成器またはマイクロ波電圧制御発信器を備える。第
一の増幅器をマイクロ波信号生成器またはマイクロ波電
圧制御発信器からの信号出力の強度を増幅するために備
えてよい。また第２の増幅器が、第１の増幅器による信
号出力を処理するために備えられる。電源が第２の増幅
器を動作させるために備えられる。方向性結合器（dire
ctional coupler）が信号の方向を検出し、さらに検出
された方向に応じて次の信号を方向付けるために備えら
れている。進行波管（TWT）、同調型磁電管（tunable m
agnetron）、同調型クライストロン（tunable klystro
n）、同調型ツワイストロン（tunable twystron）、同
調型ジャイロトロン（tunable gyrotron）などの高出力
広帯域増幅器が、300MHzから300GHzまで広がる帯域幅で
の、１オクターブまでの周波数の範囲を掃引するのに使
用される。
以下説明されるように可変周波数マイクロ波による硬
化を使用することによって、一群のマイクロエレクトロ
ニクス部品から次の群のマイクロエレクトロニクス部品
までの一様な硬化が、それらのマイクロ波炉内における
配置が重要ではないために増進される。これとは対照的
に、単一周波数のマイクロ波を使用すると、カプセル化
された電子部品の各群は一般的に、全く同じ硬化時間お
よび質を実現するために正確に同一方向に配置しなけれ
なければならない。可変周波数マイクロ波による硬化を
使用したときの他の利点は、ここで説明されたように、
熱応力の影響を減少できることである。カプセル化され
た電子部品および下に横たわる基板を過剰に加熱するこ
となく、ある特定のカプセル化素材を硬化する周波数を
選択することによって、熱応力から受ける損傷を減少ま
たは回避することができる。本発明によれば、PCBをそ
れほど加熱することなく、カプセル化素材を短い硬化時
間で選択的に加熱することが容易になる。本発明を使用
すれば、マイクロエレクトロニクス部品の熱膨張係数と
は異なる熱膨張係数を有する、そのマイクロエレクトロ
ニクス部品が取り付けられた表面に隣接する素材が、過
度の膨張もしくは収縮を生ずるほどの熱または時間を持
つことはない。そのため熱応力がカプセル材料樹脂が硬
化されたときに固定してしまうことはない。
そこからマイクロ周波数を選択することが可能とされ
る電磁スペクトル内における実際的な周波数範囲は約0.
90GHzから40GHzである。マイクロ波エネルギーによって
照射されるあらゆる群のカプセル化（された）マイクロ
エレクトロニクス部品は、その周波数範囲全域では他の
部品に損傷を与えることなくカプセル化素材を硬化する
ことが可能な少なくとも一つの周波数の範囲または窓
（window）を有する。ここで使用される「窓」という用
語は、一端が特定の周波数で境界付けられ、他端が異な
った特定の周波数で境界付けられた、マイクロ波周波数
の一範囲を指す（すなわち、窓とはある特定周波数とそ
れとは異なる特定の周波数との間の一つの範囲を指
す）。損傷を与えることはないある一つの特定の窓の上
または下では、カプセル化される部品、基板、あるいは
その隣接部品が損傷を受ける可能性がある。窓は部品
の、配置、幾何図形配列、および材料組成に依存して変
動してよい。また、窓はカプセル化されるICチップ以外
の部品内にあるサブコンポーネント（副部品）の性質お
よび配置に依存して変動してもよい。サブコンポーネン
トも損傷を与えることのない異なった周波数の窓を有す
る。カプセル化されるICチップまたは部品は、狭い周波
数窓が必要なサブコンポーネントと広い周波数窓が必要
なサブコンポーネントを備えてよい。特定のICチップま
たは部品に対する損傷を与えることのない窓の選択は一
般的に、試行錯誤によって経験的に、あるいは出力反射
曲線などを使用して理論的に取得される。
ある特定のカプセル化されるマイクロエレクトロニク
ス部品に損傷を与えることのない窓内においては、硬化
時間が最短となる周波数を選択することが望ましい。一
部品群は、各窓の最上端からの周波数の部分集合によっ
て処理されることが好ましい。一般的には、より低い周
波数よりもより高い周波数を用いた場合により多くのモ
ードを励起することが可能で、その結果、硬化における
より良い一様性が一般的に実現される。その上、マイク
ロ波エネルギー吸収がより多くなり、そしてマイクロ波
侵入深度がより小さなる結果、硬化時間がより短くな
る。しかしながら、損傷を与えることのない周波数の一
つの窓内における周波数のいかなる部分集合も使用して
よい。
マイクロ波エネルギーによって照射される多くの部品
は、その部品または下にある基板に損傷を与えることな
くカプセル化素材が硬化する、周波数の複数の窓を有す
る。たとえば、カプセル化されるICチップまたはマイク
ロエレクトロニクス部品（COBまたはフリップ・チップ
のいずれか）は損傷無しに3.50GHzから6.0GHzの間のマ
イクロ波で照射してよく、7.0GHzから10.0GHzの間のマ
イクロ波でも照射してよい。複数の窓が存在することの
利点は、素早く、なおかつ損傷を与えることなく硬化す
ることに対して柔軟性が加わることである。また硬化に
対して利用可能な特定の窓を狭めたりまたは閉ざしたり
するような、複雑な幾何図形的配置および素材の組み合
わせに頻繁に遭遇する。複数の窓が存在すれば、このよ
うな状況に遭遇した場合でも、他の硬化方法に頼ること
なく、マイクロ波エネルギーによってカプセル化素材を
照射することが許される。
硬化ステップは、損傷を与えることのないある特定の
窓内における可変周波数を使って「掃射すること」によ
って実行されるのが好ましい。ここで使用される「掃射
すること（あるいは単に掃射）」という用語は、ある一
つの特定の窓内における多数の周波数を使ってカプセル
化素材を照射することを指す。周波数の掃引によって、
より多くの補足的な空洞モードが励起されるために、加
熱の一様性が実現される。掃射は、一つの窓に属する異
なった周波数を、同時的または連続的のいずれかで発射
することによって実行されるものとしてよい。たとえ
ば、ある特定のカプセル化された部品に対する損傷を与
えることのない周波数の窓を2.60GHzから7.0GHzまでと
仮定する。周波数の掃引では、この範囲に属する周波数
が、（たとえば、2.60GHzから3.3GHzまでを掃引する場
合）2.6001GHz、2.6002GHz、2.6003GHz・・・・・3.30G
Hzといったように、連続的および／または選択的になに
か望ましい増量を伴って発射される。事実上、いかなる
増量パタンを使用してもよい。
異なった周波数が発射される歩度（または速度）は掃
引率と呼ばれる。この歩度は、数ミリ秒（千分の一秒ご
と）、数秒、数分などのいかなる値でもよい。掃引率は
特定の樹脂に対して現実的な速さであることが好まし
い。周波数掃引によって実現される処理における一様性
によって、カプセル化されるICチップまたは部品がマイ
クロ波炉内においてどのような向きに配置されるかにつ
いての柔軟性が与えられる。個々のカプセル化される部
品を正確に同一方向に維持させることは一様な処理を実
現するために必要ではない。
以上の説明は本発明の実例を示したものであって、限
定の意図はない。本発明の例示的な実施態様が説明され
てきたが、当業者であれば本発明の新規技術と利点から
はそれほどかけ離れることなく、例示的な実施態様に多
くの変更（または修正）を加えることができることが認
識できる。つまり、こうしたすべての変更（または修
正）は、以下の発明の請求の範囲に含まれるものとされ
る。その請求項における手段および機能に関する記述
は、列挙された機能と構造的な均等物のみならず等価構
造を実現するものとして記述される構造をカバーするこ
とを意図して与えられている。それ故に、上記説明は本
発明の実例を示すために意図されたもので、そこに開示
された特定の実施態様に限定するよう意図されたもので
はないこと、さらに、開示された実施態様に対する変更
（または修正）は、他の実施態様と同様に、発明の請求
の範囲に含まれるものと理解される。本発明は以下の発
明の請求の範囲によって、そこに含まれるべき請求項に
均等なものとともに、定義される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タッカー，デニス・エイ アメリカ合衆国、27603 ノース・キャ ロライナ、ローリー、イェイツウッド・ コート 3916 (72)発明者 ガラード，リチャード・エス アメリカ合衆国、26444 ノース・キャ ロライナ、チャペル・ヒル、ノース・ホ ーウィック・コート 2908 (72)発明者 ウェイ，ジャンファ アメリカ合衆国、27612 ノース・キャ ロライナ、ローリー、ディープ・ホロ ウ・ドライヴ 186、＃4100 (56)参考文献 特開 平５−267507（ＪＰ，Ａ) 特開 平６−204293（ＪＰ，Ａ) 特開 昭64−41286（ＪＰ，Ａ) 特開 昭56−83945（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 21/60 311

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】減少した残留応力を有するマイクロエレク
    トロニクス組立部品を迅速に製造するための、基板表面
    にマイクロエレクトロニクス部品を取り付ける方法であ
    って、 基板表面にマイクロエレクトロニクス部品を導電固定す
    るステップと、 前記マイクロエレクトロニクス部品の一部分と該マイク
    ロエレクトロニクス部品に隣接する前記基板表面の一部
    分とを、硬化性樹脂を使ってカプセル化するステップ
    と、 前記マイクロエレクトロニクス部品と前記基板とに損傷
    を与えることのないように選択された、かつ前記基板と
    前記マイクロエレクトロニクス部品との相対的な熱膨張
    の差が減少して、減少した残留応力を有するマイクロエ
    レクトロニクス組立部品が製造されるように選択された
    マイクロ波周波数の少なくとも一つの窓を使って、前記
    硬化性樹脂を一様に加熱すべく選択された歩度で前記硬
    化性樹脂を掃射して、前記カプセル化している硬化性樹
    脂を選択的に硬化するステップと から成り、 前記マイクロ波周波数の少なくとも一つの窓は、前記基
    板を第１の温度に加熱し、かつ前記硬化性樹脂を前記第
    １の温度よりも高い第２の温度に加熱するように選択さ
    れることを特徴とするマイクロエレクトロニクス部品の
    表面取り付け方法。
  2. 【請求項２】前記第２の温度は、前記第１の温度より該
    第１の温度の20％から50％の温度だけ高いことを特徴と
    する請求項１に記載のマイクロエレクトロニクス部品の
    表面取り付け方法。
  3. 【請求項３】前記硬化性樹脂は第１の熱膨張係数を有
    し、前記基板は前記第１の熱膨張係数よりも大きな第２
    の熱膨張係数を有することを特徴とする請求項１に記載
    のマイクロエレクトロニクス部品の表面取り付け方法。
  4. 【請求項４】前記硬化性樹脂は、熱硬化性樹脂また熱可
    塑性樹脂であることを特徴とする請求項１に記載のマイ
    クロエレクトロニクス部品の表面取り付け方法。
  5. 【請求項５】前記マイクロ波周波数の少なくとも一つの
    窓は、その各々が前記マイクロエレクトロニクス部品お
    よび前記基板に損傷を与えることのないように選択され
    たマイクロ周波数の複数の窓であることを特徴とする請
    求項１に記載のマイクロエレクトロニクス部品の表面取
    り付け方法。
  6. 【請求項６】減少した残留応力を有するマイクロエレク
    トロニクス組立部品を迅速に製造するための、基板表面
    にマイクロエレクトロニクス部品を取り付ける方法であ
    って、 基板表面に集積回路チップを導電固定するステップと、 前記集積回路チップと該集積回路チップに隣接する前記
    基板表面の一部分とを、前記集積回路チップの熱膨張係
    数と前記基板の熱膨張係数との間にある熱膨張係数を有
    する硬化性樹脂を使ってカプセル化するステップと、 前記集積回路チップと前記基板とに損傷を与えることの
    ないように選択され、かつ前記基板を第１の温度に加熱
    し、前記硬化性樹脂を該第１の温度よりも高い第２の温
    度に加熱して、それによって前記基板と前記集積回路チ
    ップとの相対的な熱膨張の差が減少して、減少した残留
    応力を有するマイクロエレクトロニクス組立部品が製造
    されるように選択されたマイクロ波周波数の少なくとも
    一つの窓を使って、前記硬化性樹脂を一様に加熱すべく
    選択された歩度で照射して、前記カプセル化している樹
    脂を選択的に硬化するステップと から成ることを特徴とするマイクロエレクトロニクス部
    品の表面取り付け方法。
  7. 【請求項７】前記硬化性樹脂は、熱硬化性樹脂また熱可
    塑性樹脂であることを特徴とする請求項６に記載のマイ
    クロエレクトロニクス部品の表面取り付け方法。
  8. 【請求項８】前記第２の温度は、前記第１の温度より該
    第１の温度の20％から50％の間の温度だけ高いことを特
    徴とする請求項６に記載のマイクロエレクトロニクス部
    品の表面取り付け方法。
  9. 【請求項９】前記マイクロ波周波数の少なくとも一つの
    窓は、マイクロ周波数の複数の窓であることを特徴とす
    る請求項６に記載のマイクロエレクトロニクス部品の表
    面取り付け方法。
  10. 【請求項１０】減少した残留応力を有するマイクロエレ
    クトロニクス組立部品を迅速に製造するための、基板表
    面にマイクロエレクトロニクス部品を取り付ける方法で
    あって、 基板表面と対向し、かつ該基板表面とは空間的に隔たっ
    た位置関係にある能動面を有する集積回路チップを、該
    基板表面に導電固定するステップと、 前記集積回路チップの能動面と前記基板表面との間隙に
    該集積回路の能動面と該基板表面とに接触するように、
    該基板の熱膨張係数と該集積回路チップの熱膨係数との
    間にある熱膨張係数を有する硬化性樹脂を充填するステ
    ップと、 前記集積回路チップと前記基板とに損傷を与えることの
    ないように選択され、かつ前記基板を第１の温度に加熱
    し、前記硬化性樹脂を前記第１の温度よりも高い第２の
    温度に加熱して、それによって前記基板と前記集積回路
    チップとの相対的な熱膨張の差が減少して、減少した残
    留応力を有するマイクロエレクトロニクス組立部品が製
    造されるように選択されたマイクロ波周波数の少なくと
    も一つの窓を使って、前記硬化性樹脂を一様に加熱すべ
    く選択された歩度で該硬化性樹脂を掃射して、前記カプ
    セル化している樹脂を選択的に硬化するステップと から成ることを特徴とするマイクロエレクトロニクス部
    品の表面取り付け方法。
  11. 【請求項１１】前記硬化性樹脂は、熱硬化性樹脂また熱
    可塑性樹脂であることを特徴とする請求項10に記載のマ
    イクロエレクトロニクス部品の表面取り付け方法。
  12. 【請求項１２】前記第２の温度は、前記第１の温度より
    該第１の温度の20％から50％の間の温度だけ高いことを
    特徴とする請求項10に記載のマイクロエレクトロニクス
    部品の表面取り付け方法。
  13. 【請求項１３】前記マイクロ波周波数の少なくとも一つ
    の窓は、マイクロ周波数の複数の窓であることを特徴と
    する請求項10に記載のマイクロエレクトロニクス部品の
    表面取り付け方法。
  14. 【請求項１４】前記マイクロ波周波数の少なくとも一つ
    の窓を使って前記集積回路チップおよび前記基板とを掃
    射する前記ステップに先だって、前記硬化性樹脂内に捕
    捉された空気を除去するステップをさらに含むことを特
    徴とする請求項10に記載のマイクロエレクトロニクス部
    品の表面取り付け方法。
  15. 【請求項１５】減少した残留応力を有するマイクロエレ
    クトロニクス組立部品を迅速に製造するための、基板表
    面にマイクロエレクトロニクス部品を取り付けるための
    システムであって、 基板表面にマイクロエレクトロニクス部品を導電固定す
    るための手段と、 前記マイクロエレクトロニクス部品の一部分と該マイク
    ロエレクトロニクス部品に隣接する前記基板表面の一部
    分とを、硬化性樹脂を使ってカプセル化する手段と、 前記基板と前記マイクロエレクトロニクス部品との相対
    的な熱膨張の差が減少して、減少した残留応力を有する
    マイクロエレクトロニクス組立部品が製造されるように
    選択されたマイクロ波周波数の複数の窓を使って前記硬
    化性樹脂を掃射して、前記カプセル化している樹脂を選
    択的に硬化する手段とを備えることを特徴とするマイク
    ロエレクトロニクス部品の表面取り付けシステム。
JP53644997A 1996-04-08 1997-04-04 マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法 Expired - Lifetime JP3414755B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US1500296P 1996-04-08 1996-04-08
US82439397A 1997-03-26 1997-03-26
US60/015,002 1997-03-26
US08/824,393 1997-03-26
PCT/US1997/005828 WO1997038441A1 (en) 1996-04-08 1997-04-04 Curing liquid resin encapsulants of microelectronics components with microwave energy

Publications (2)

Publication Number Publication Date
JP2002507322A JP2002507322A (ja) 2002-03-05
JP3414755B2 true JP3414755B2 (ja) 2003-06-09

Family

ID=26686820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53644997A Expired - Lifetime JP3414755B2 (ja) 1996-04-08 1997-04-04 マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法

Country Status (2)

Country Link
JP (1) JP3414755B2 (ja)
CA (1) CA2250817A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305799A (ja) * 2006-05-11 2007-11-22 Fujitsu Ltd 半導体装置の製造方法
JP2007335836A (ja) * 2006-05-19 2007-12-27 Hitachi Chem Co Ltd ダイボンディング用樹脂ペーストの硬化方法及びダイボンディング方法
JP2008010821A (ja) * 2006-06-01 2008-01-17 Hitachi Chem Co Ltd ダイボンディング用樹脂フィルムの硬化方法及びダイボンディング方法
JP2008244418A (ja) * 2007-02-27 2008-10-09 Hitachi Chem Co Ltd 電子部品装置の樹脂封止方法及び電子部品装置の製造方法
CN111370318B (zh) * 2018-12-25 2024-04-09 东莞新科技术研究开发有限公司 一种半导体消除内应力的方法

Also Published As

Publication number Publication date
CA2250817A1 (en) 1997-10-16
JP2002507322A (ja) 2002-03-05

Similar Documents

Publication Publication Date Title
JP3010784B2 (ja) 低温紫外線硬化型エポキシ封止を有する半導体デバイスとその製法
JP4362366B2 (ja) 半導体回路素子のエアキャビティパッケージの形成方法
KR0171438B1 (ko) 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
JP3021667B2 (ja) マイクロ波を使用した電子部品の組み立て処理方法およびシステム
US7413926B2 (en) Methods of making microelectronic packages
US7901536B2 (en) Resonating conductive traces and methods of using same for bonding components
JP2004179309A (ja) プリント回路基板の放熱構造とその製造方法
WO1990010951A1 (en) Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
WO1994020986A1 (en) Device and method for reducing thermal cycling in a semiconductor package
JP3414755B2 (ja) マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法
JP2001060642A (ja) 半導体チップの実装方法と半導体装置の製造方法および半導体装置
WO1997038441A1 (en) Curing liquid resin encapsulants of microelectronics components with microwave energy
KR20000005272A (ko) 마이크로파 에너지를 이용한 마이크로전자 부품의액체수지 캡슐 경화방버뷰
MXPA98008326A (en) Solidification with microwave energy of liquid resin encapsulants for microelectron components
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP3030605B2 (ja) 半導体装置
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法
JPS6068691A (ja) チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法
JP2532543B2 (ja) 半導体装置
KR0150392B1 (ko) 탭 그리드 어레이
JP2001244304A (ja) 半導体搭載用基板並びにその製造方法
JPH0521640A (ja) Ｉｃチツプ搭載用基板およびｉｃチツプの搭載方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term