JP2001085823A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JP2001085823A JP2001085823A JP26433299A JP26433299A JP2001085823A JP 2001085823 A JP2001085823 A JP 2001085823A JP 26433299 A JP26433299 A JP 26433299A JP 26433299 A JP26433299 A JP 26433299A JP 2001085823 A JP2001085823 A JP 2001085823A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electronic component
- mounting structure
- temperature cycle
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 樹脂によって耐湿性の確保を行う電子部品の
実装構造において、耐温度サイクル性および耐湿性の両
立を図り、樹脂塗布工程が簡略可能な実装構造を提供す
る。 【解決手段】 電子部品（ＢＧＡ素子）１と実装基板３
とがはんだバンプ８を介して電気的に接続されていると
共に、はんだバンプ８による接続部分及び電子部品１が
樹脂１０に覆われており、電子部品１と実装基板３との
間に形成される空間における任意の断面での樹脂１０の
占める面積割合を２〜８０％とする。樹脂１０の充填量
を低減することで電子部品１と実装基板３との間に空気
層１１が形成され、樹脂１０の見かけ上の弾性率を低減
することができ、１種類の樹脂１０により耐温度サイク
ル性および耐湿性を両立することができる。
実装構造において、耐温度サイクル性および耐湿性の両
立を図り、樹脂塗布工程が簡略可能な実装構造を提供す
る。 【解決手段】 電子部品（ＢＧＡ素子）１と実装基板３
とがはんだバンプ８を介して電気的に接続されていると
共に、はんだバンプ８による接続部分及び電子部品１が
樹脂１０に覆われており、電子部品１と実装基板３との
間に形成される空間における任意の断面での樹脂１０の
占める面積割合を２〜８０％とする。樹脂１０の充填量
を低減することで電子部品１と実装基板３との間に空気
層１１が形成され、樹脂１０の見かけ上の弾性率を低減
することができ、１種類の樹脂１０により耐温度サイク
ル性および耐湿性を両立することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のはんだバン
プを介して、電子部品と実装基板とを電気的に接続する
電子部品の実装構造に関し、特にボールグリッドアレイ
半導体装置（以下、ＢＧＡ素子という）の実装構造に適
用して好適である。
プを介して、電子部品と実装基板とを電気的に接続する
電子部品の実装構造に関し、特にボールグリッドアレイ
半導体装置（以下、ＢＧＡ素子という）の実装構造に適
用して好適である。
【０００２】
【従来の技術】近年、電子回路基板（プリント配線基
板）の高密度化により、従来から用いられているＱＦＰ
素子に加えて、ＢＧＡ素子が混在した電子回路基板の適
用が検討されてきている。このＢＧＡ素子は、裏面にア
レイ状に配置された複数のはんだバンプが設けられてお
り、このはんだバンプを介して回路基板上の電極に接合
される。
板）の高密度化により、従来から用いられているＱＦＰ
素子に加えて、ＢＧＡ素子が混在した電子回路基板の適
用が検討されてきている。このＢＧＡ素子は、裏面にア
レイ状に配置された複数のはんだバンプが設けられてお
り、このはんだバンプを介して回路基板上の電極に接合
される。
【０００３】このような回路基板の絶縁性を確保するた
めには、回路基板に樹脂を塗布する必要がある。このと
きＢＧＡ素子のはんだバンプ接合部は、温度サイクルに
よってクラックが発生するおそれがあるため、ＢＧＡ素
子に塗布する樹脂には耐温度サイクル性を考慮しなけれ
ばならない。
めには、回路基板に樹脂を塗布する必要がある。このと
きＢＧＡ素子のはんだバンプ接合部は、温度サイクルに
よってクラックが発生するおそれがあるため、ＢＧＡ素
子に塗布する樹脂には耐温度サイクル性を考慮しなけれ
ばならない。
【０００４】このため従来においては、まず、ＢＧＡ素
子の耐温度サイクル性および絶縁性確保のため、ＢＧＡ
素子にエポキシ樹脂を塗布する。このとき、ＢＧＡ素子
と回路基板との間の空間にエポキシ樹脂を充填する。次
に、その上からその他ＱＦＰ素子等の絶縁性確保のた
め、回路基板全体にアクリル樹脂あるいはシリコーン樹
脂を塗布している。
子の耐温度サイクル性および絶縁性確保のため、ＢＧＡ
素子にエポキシ樹脂を塗布する。このとき、ＢＧＡ素子
と回路基板との間の空間にエポキシ樹脂を充填する。次
に、その上からその他ＱＦＰ素子等の絶縁性確保のた
め、回路基板全体にアクリル樹脂あるいはシリコーン樹
脂を塗布している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来技術における樹脂の塗布では、エポキシ樹脂の塗布工
程およびアクリル樹脂等の塗布工程の２工程が必要とな
り、コストアップにつながっていた。
来技術における樹脂の塗布では、エポキシ樹脂の塗布工
程およびアクリル樹脂等の塗布工程の２工程が必要とな
り、コストアップにつながっていた。
【０００６】そこで、本発明者らは、１種類の樹脂によ
って絶縁性を確保することを検討してみた。まず、アク
リル樹脂を用いた場合には、低温および高温を繰り返す
温度サイクル試験時に、樹脂とはんだとの線膨張係数の
差によって生ずる歪みにより、ＢＧＡ素子のはんだバン
プ接合部が破壊するという問題が発生した。次に、シリ
コーン樹脂を用いた場合には、上記アクリル樹脂に比較
してはんだバンプ接合部の信頼性（耐温度サイクル性）
は向上したが、なお十分な耐温度サイクル性は得られな
かった。なお、エポキシ樹脂を用いた場合には、回路基
板全体に塗布するのに非常に多くの工程が必要となる上
に、材料コストが高いため量産化が困難であるという問
題が発生した。
って絶縁性を確保することを検討してみた。まず、アク
リル樹脂を用いた場合には、低温および高温を繰り返す
温度サイクル試験時に、樹脂とはんだとの線膨張係数の
差によって生ずる歪みにより、ＢＧＡ素子のはんだバン
プ接合部が破壊するという問題が発生した。次に、シリ
コーン樹脂を用いた場合には、上記アクリル樹脂に比較
してはんだバンプ接合部の信頼性（耐温度サイクル性）
は向上したが、なお十分な耐温度サイクル性は得られな
かった。なお、エポキシ樹脂を用いた場合には、回路基
板全体に塗布するのに非常に多くの工程が必要となる上
に、材料コストが高いため量産化が困難であるという問
題が発生した。
【０００７】次に、シリコーン樹脂を用いて、温度サイ
クル試験時に発生するはんだバンプ接合部の歪みを低減
させることを検討した。歪みを低減させる方法として
は、シリコーン樹脂の低線膨張化および低弾性率化が考
えられ、まず、樹脂の線膨張率を低下させるために樹脂
に充填材を添加したところ、樹脂が高弾性率化され、結
果としてはんだバンプ接合部で発生する歪みは低減され
なかった。そこで、低弾性率化を狙って材料開発を検討
したが、耐熱性等その他の物性を満足する領域を見出す
ことができなかった。
クル試験時に発生するはんだバンプ接合部の歪みを低減
させることを検討した。歪みを低減させる方法として
は、シリコーン樹脂の低線膨張化および低弾性率化が考
えられ、まず、樹脂の線膨張率を低下させるために樹脂
に充填材を添加したところ、樹脂が高弾性率化され、結
果としてはんだバンプ接合部で発生する歪みは低減され
なかった。そこで、低弾性率化を狙って材料開発を検討
したが、耐熱性等その他の物性を満足する領域を見出す
ことができなかった。
【０００８】本発明は、上記問題点に鑑み、樹脂によっ
て耐湿性の確保を行う電子部品の実装構造において、耐
温度サイクル性および耐湿性の両立を図り、樹脂塗布工
程が簡略可能な実装構造を提供することを目的とする。
て耐湿性の確保を行う電子部品の実装構造において、耐
温度サイクル性および耐湿性の両立を図り、樹脂塗布工
程が簡略可能な実装構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明者らは鋭意検討により、電子部品と実装基板
との間への樹脂の充填状態を最適化することによって、
樹脂の見かけ上の弾性率が低減し、耐温度サイクル性お
よび耐湿性を両立できること見出した。
め、本発明者らは鋭意検討により、電子部品と実装基板
との間への樹脂の充填状態を最適化することによって、
樹脂の見かけ上の弾性率が低減し、耐温度サイクル性お
よび耐湿性を両立できること見出した。
【００１０】そこで、請求項１に記載の発明では、複数
のはんだバンプ（８）が備えられた電子部品（１）と、
はんだバンプ（８）の配列に対応するように配列された
複数の電極（４）を有する実装基板（３）とを有してな
り、電子部品（１）と実装基板（３）とがはんだバンプ
（８）を介して電気的に接続されているとともに、はん
だバンプ（８）による接続部分が樹脂（１０）に覆われ
てなる電子部品の実装構造であって、電子部品（１）と
実装基板（３）との間の空間には、空気層（１１）が形
成されていることを特徴としている。
のはんだバンプ（８）が備えられた電子部品（１）と、
はんだバンプ（８）の配列に対応するように配列された
複数の電極（４）を有する実装基板（３）とを有してな
り、電子部品（１）と実装基板（３）とがはんだバンプ
（８）を介して電気的に接続されているとともに、はん
だバンプ（８）による接続部分が樹脂（１０）に覆われ
てなる電子部品の実装構造であって、電子部品（１）と
実装基板（３）との間の空間には、空気層（１１）が形
成されていることを特徴としている。
【００１１】このように電子部品（１）と実装基板
（３）との間の空間に樹脂（１０）を隙間なく充填する
のではなく、空気層（１１）を形成することにより、樹
脂（１０）の見かけ上の弾性率が低減される。また、電
気的接続部の表面は樹脂（１０）で覆われているため、
１種類の樹脂（１０）により耐温度サイクル性および耐
湿性を両立することができる。従って、樹脂塗布工程を
簡略化でき、コストダウンを図ることができる。
（３）との間の空間に樹脂（１０）を隙間なく充填する
のではなく、空気層（１１）を形成することにより、樹
脂（１０）の見かけ上の弾性率が低減される。また、電
気的接続部の表面は樹脂（１０）で覆われているため、
１種類の樹脂（１０）により耐温度サイクル性および耐
湿性を両立することができる。従って、樹脂塗布工程を
簡略化でき、コストダウンを図ることができる。
【００１２】また、電子部品（１）と実装基板（３）と
の間の空間への樹脂（１０）の充填量は、具体的には請
求項２に記載の発明のように、電子部品（１）と実装基
板（３）との間の空間における任意の断面での樹脂（１
０）の占める面積割合が２〜８０％となるようにするこ
とができる。このとき、形成される空気層（１１）の割
合は２０〜９８％となる。さらに、上記樹脂（１０）
は、具体的には請求項３に記載の発明のように、シリコ
ーン樹脂を用いることができる。
の間の空間への樹脂（１０）の充填量は、具体的には請
求項２に記載の発明のように、電子部品（１）と実装基
板（３）との間の空間における任意の断面での樹脂（１
０）の占める面積割合が２〜８０％となるようにするこ
とができる。このとき、形成される空気層（１１）の割
合は２０〜９８％となる。さらに、上記樹脂（１０）
は、具体的には請求項３に記載の発明のように、シリコ
ーン樹脂を用いることができる。
【００１３】このような電子部品の実装構造により、十
分な耐温度サイクル性を得ることができ、耐温度サイク
ル性および耐湿性を両立する電子部品の実装構造を提供
できる。
分な耐温度サイクル性を得ることができ、耐温度サイク
ル性および耐湿性を両立する電子部品の実装構造を提供
できる。
【００１４】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
基づいて説明する。
【００１６】図１に、ＢＧＡ素子（電子部品）１の裏面
に設けられた電極２とプリント配線基板（実装基板）３
の表面に設けられた電極４とをはんだバンプ８を介して
接続したＢＧＡ素子１の実装構造を示す。このＢＧＡ素
子１の実装構造は、主として耐湿性が要求される自動車
に用いられるものである。なお、プリント配線基板３上
には、ＢＧＡ素子１の他にＱＦＰ素子等（図示せず）も
実装されている。
に設けられた電極２とプリント配線基板（実装基板）３
の表面に設けられた電極４とをはんだバンプ８を介して
接続したＢＧＡ素子１の実装構造を示す。このＢＧＡ素
子１の実装構造は、主として耐湿性が要求される自動車
に用いられるものである。なお、プリント配線基板３上
には、ＢＧＡ素子１の他にＱＦＰ素子等（図示せず）も
実装されている。
【００１７】以下、図１に基づきＢＧＡ素子１の実装構
造を説明する。図１に示すように、ＢＧＡ素子１は、回
路配線を有するインターポーザ５に接着剤等を介して半
導体チップ６を搭載し、回路配線と半導体チップ６とを
図示しないＡｕワイヤ等で電気的に接続したのち、封止
樹脂７で半導体チップ６及びＡｕワイヤを封止したもの
である。
造を説明する。図１に示すように、ＢＧＡ素子１は、回
路配線を有するインターポーザ５に接着剤等を介して半
導体チップ６を搭載し、回路配線と半導体チップ６とを
図示しないＡｕワイヤ等で電気的に接続したのち、封止
樹脂７で半導体チップ６及びＡｕワイヤを封止したもの
である。
【００１８】このＢＧＡ素子１の裏面に相当するインタ
ーポーザ５には、電極２の配列パターンと同様にアレイ
状に空けられた穴があり、この穴を通じて、回路配線に
接続された電極２がＢＧＡ素子１の裏面側から露出する
ようになっている。そして、このインターポーザ５に設
けられた穴を介して電極２にはんだボールを溶融接合す
ることで、ＢＧＡ素子１の裏面にはんだバンプ８がアレ
イ状に配置された状態となっている。
ーポーザ５には、電極２の配列パターンと同様にアレイ
状に空けられた穴があり、この穴を通じて、回路配線に
接続された電極２がＢＧＡ素子１の裏面側から露出する
ようになっている。そして、このインターポーザ５に設
けられた穴を介して電極２にはんだボールを溶融接合す
ることで、ＢＧＡ素子１の裏面にはんだバンプ８がアレ
イ状に配置された状態となっている。
【００１９】プリント配線基板３の一面側には、ＢＧＡ
素子１の裏面に設けられた電極２と同様の配置パターン
で形成された電極４を備えている。この電極４の配置パ
ターンは、はんだバンプ８の配列と対応するようにアレ
イ状のパターンとなっている。そして、実装時にＢＧＡ
素子１に設けられたはんだバンプ８とプリント配線基板
３に設けられた電極４とがそれぞれ組合わされるように
なっている。
素子１の裏面に設けられた電極２と同様の配置パターン
で形成された電極４を備えている。この電極４の配置パ
ターンは、はんだバンプ８の配列と対応するようにアレ
イ状のパターンとなっている。そして、実装時にＢＧＡ
素子１に設けられたはんだバンプ８とプリント配線基板
３に設けられた電極４とがそれぞれ組合わされるように
なっている。
【００２０】ＢＧＡ素子１は、はんだバンプ８が電極４
と対抗するようにプリント配線基板３上に位置合わせさ
れて搭載されている。そして、はんだバンプ８を溶融す
ることでＢＧＡ素子１とプリント配線基板３とが電気的
に接続されている。
と対抗するようにプリント配線基板３上に位置合わせさ
れて搭載されている。そして、はんだバンプ８を溶融す
ることでＢＧＡ素子１とプリント配線基板３とが電気的
に接続されている。
【００２１】さらに、はんだバンプ８によって接合され
たＢＧＡ素子１上から、ディップ等によって塗布された
樹脂１０によって、ＢＧＡ素子１及びはんだバンプ８に
よる接合部分が封止されている。本実施形態では、樹脂
１０として湿気硬化性シリコーン樹脂を用いている。ま
た、本実施形態におけるシリコーン樹脂は、線膨張係数
が４００ｐｐｍ／℃以下、弾性率が１０ＭＰａ以下、粘
度が１０〜１０3ｍＰａＳを満たすものを使用してい
る。
たＢＧＡ素子１上から、ディップ等によって塗布された
樹脂１０によって、ＢＧＡ素子１及びはんだバンプ８に
よる接合部分が封止されている。本実施形態では、樹脂
１０として湿気硬化性シリコーン樹脂を用いている。ま
た、本実施形態におけるシリコーン樹脂は、線膨張係数
が４００ｐｐｍ／℃以下、弾性率が１０ＭＰａ以下、粘
度が１０〜１０3ｍＰａＳを満たすものを使用してい
る。
【００２２】また、インターポーザ５とプリント配線基
板３との間の空間には、樹脂１０が隙間なく充填されて
いるのではなく、任意の断面における樹脂１０が占める
面積割合（樹脂占有率）が２〜８０％として、ある程度
の空気層１１が形成されるようにしている。樹脂占有率
は、所定量以上の樹脂膜厚として絶縁性を確保するため
に２％以上とする必要があり、また、樹脂１０の見かけ
上の弾性率を低下させるために８０％以下とする必要が
ある。
板３との間の空間には、樹脂１０が隙間なく充填されて
いるのではなく、任意の断面における樹脂１０が占める
面積割合（樹脂占有率）が２〜８０％として、ある程度
の空気層１１が形成されるようにしている。樹脂占有率
は、所定量以上の樹脂膜厚として絶縁性を確保するため
に２％以上とする必要があり、また、樹脂１０の見かけ
上の弾性率を低下させるために８０％以下とする必要が
ある。
【００２３】以上のような実装構造でＢＧＡ素子１はプ
リント配線基板３に実装されている。
リント配線基板３に実装されている。
【００２４】次に、上記構成のＢＧＡ素子を実装したプ
リント配線基板の製造方法を図２に基づいて説明する。
ここでは、本実施形態に特徴的な樹脂の塗布工程につい
てのみ説明する。
リント配線基板の製造方法を図２に基づいて説明する。
ここでは、本実施形態に特徴的な樹脂の塗布工程につい
てのみ説明する。
【００２５】まず、一般的方法によりＢＧＡ素子１をプ
リント配線基板３にはんだ付けを行う（図２（ａ））。
次に、ＢＧＡ素子１を含めたプリント配線基板３の平面
部に、樹脂１０をスプレー塗布する（図２（ｂ））。次
に、プリント配線基板３を傾斜させ、ＢＧＡ素子１とプ
リント配線基板３との間に形成された空間に樹脂１０を
流し塗りする（図２（ｃ））。このとき、ＢＧＡ素子１
とプリント配線基板３との間の空間の樹脂占有率が２〜
８０％になるようにする。次に、レベリングを行い、Ｂ
ＧＡ素子１とプリント配線基板３との間に充填された樹
脂１０の充填密度を均一化させる（図２（ｄ））。以上
の樹脂塗布工程は常温にて行われる。その後、樹脂１０
の硬化等の後工程を行う。
リント配線基板３にはんだ付けを行う（図２（ａ））。
次に、ＢＧＡ素子１を含めたプリント配線基板３の平面
部に、樹脂１０をスプレー塗布する（図２（ｂ））。次
に、プリント配線基板３を傾斜させ、ＢＧＡ素子１とプ
リント配線基板３との間に形成された空間に樹脂１０を
流し塗りする（図２（ｃ））。このとき、ＢＧＡ素子１
とプリント配線基板３との間の空間の樹脂占有率が２〜
８０％になるようにする。次に、レベリングを行い、Ｂ
ＧＡ素子１とプリント配線基板３との間に充填された樹
脂１０の充填密度を均一化させる（図２（ｄ））。以上
の樹脂塗布工程は常温にて行われる。その後、樹脂１０
の硬化等の後工程を行う。
【００２６】次に、本実施形態の電子部品の実装構造に
ついて、本発明者らが行った耐温度サイクル性について
の実験結果を図３に基づいて説明する。図３は、ＢＧＡ
素子とプリント配線基板との間の樹脂占有率（％）と、
温度サイクル寿命（回）との関係を示している。なお、
温度サイクル寿命とは、温度サイクル試験（例えば−３
０〜８０℃の繰り返し）を行ったときに、はんだバンプ
接合部の電気的導通不良率が１０％に達するのに要する
温度サイクル回数である。
ついて、本発明者らが行った耐温度サイクル性について
の実験結果を図３に基づいて説明する。図３は、ＢＧＡ
素子とプリント配線基板との間の樹脂占有率（％）と、
温度サイクル寿命（回）との関係を示している。なお、
温度サイクル寿命とは、温度サイクル試験（例えば−３
０〜８０℃の繰り返し）を行ったときに、はんだバンプ
接合部の電気的導通不良率が１０％に達するのに要する
温度サイクル回数である。
【００２７】図３に示すように、樹脂としてシリコーン
樹脂を用いた場合には、樹脂占有率を２〜８０％とする
ことで温度サイクル寿命が４０００回以上となり、樹脂
としてアクリル樹脂を用いた場合には、樹脂占有率を２
〜３５％とすることで温度サイクル寿命が４０００回以
上となり、十分な耐温度サイクル性が得られることが分
かる。
樹脂を用いた場合には、樹脂占有率を２〜８０％とする
ことで温度サイクル寿命が４０００回以上となり、樹脂
としてアクリル樹脂を用いた場合には、樹脂占有率を２
〜３５％とすることで温度サイクル寿命が４０００回以
上となり、十分な耐温度サイクル性が得られることが分
かる。
【００２８】以上のように、本実施形態における電子部
品の実装構造では、ＢＧＡ素子１とプリント配線基板３
との間の空間への樹脂１０の充填量を調整して、ある程
度の空気層１１を形成することにより、樹脂１０の見か
け上の弾性率を低減でき、耐温度サイクル性を向上させ
ることができる。また、電気的接続部の表面は樹脂１０
で覆われているため、耐湿性も確保している。
品の実装構造では、ＢＧＡ素子１とプリント配線基板３
との間の空間への樹脂１０の充填量を調整して、ある程
度の空気層１１を形成することにより、樹脂１０の見か
け上の弾性率を低減でき、耐温度サイクル性を向上させ
ることができる。また、電気的接続部の表面は樹脂１０
で覆われているため、耐湿性も確保している。
【００２９】すなわち、本実施形態の電子部品の実装構
造によれば、上記のように温度サイクル試験を４０００
回繰り返してもはんだバンプ接合部の電気的な導通を確
保することができ、さらに、高温高湿度（例えば８０℃
で湿度９０％）の状態に１０００時間おいても絶縁性を
確保することができ、耐温度サイクル性と耐湿性を兼ね
備えた信頼性の高い電子部品の実装構造を提供すること
ができる。
造によれば、上記のように温度サイクル試験を４０００
回繰り返してもはんだバンプ接合部の電気的な導通を確
保することができ、さらに、高温高湿度（例えば８０℃
で湿度９０％）の状態に１０００時間おいても絶縁性を
確保することができ、耐温度サイクル性と耐湿性を兼ね
備えた信頼性の高い電子部品の実装構造を提供すること
ができる。
【００３０】これにより、従来、ＢＧＡ素子にＱＦＰ素
子等が混在している回路基板において、種類の異なる樹
脂を２工程で塗布していたのを、１種類の樹脂塗布で耐
湿性および耐温度サイクル性を満足させることができ、
コストダウンを図ることができる。
子等が混在している回路基板において、種類の異なる樹
脂を２工程で塗布していたのを、１種類の樹脂塗布で耐
湿性および耐温度サイクル性を満足させることができ、
コストダウンを図ることができる。
【図１】本発明を適用した実施形態における電子部品の
実装構造を示す模式的断面図である。
実装構造を示す模式的断面図である。
【図２】本実施形態における電子部品の製造工程を示す
工程図である。
工程図である。
【図３】本実施形態における電子部品の温度サイクル寿
命を示す特性図である。
命を示す特性図である。
１…ＢＧＡパッケージ、２…電極、３…プリント配線基
板、４…電極、５…インターポーザ、６…半導体チッ
プ、７…封止樹脂、８…はんだバンプ、１０…樹脂。
板、４…電極、５…インターポーザ、６…半導体チッ
プ、７…封止樹脂、８…はんだバンプ、１０…樹脂。
フロントページの続き Ｆターム(参考） 5E314 AA40 BB02 BB11 BB15 CC04 FF21 GG01 GG09 5E336 AA04 BB01 CC34 CC36 CC42 CC58 DD02 EE03 GG30 5F044 KK01 LL01 QQ03 RR17 RR18
Claims (3)
- 【請求項１】 複数のはんだバンプ（８）が備えられた
電子部品（１）と、前記はんだバンプ（８）の配列に対
応するように配列された複数の電極（４）を有する実装
基板（３）とを有してなり、前記電子部品（１）と前記
実装基板（３）とが前記はんだバンプ（８）を介して電
気的に接続されているとともに、前記はんだバンプ
（８）による接続部分が樹脂（１０）に覆われてなる電
子部品の実装構造であって、 前記電子部品（１）と前記実装基板（３）との間の空間
には、空気層（１１）が形成されていることを特徴とす
る電子部品の実装構造。 - 【請求項２】 前記電子部品（１）と前記実装基板
（３）との間の空間における任意の断面での前記樹脂
（１０）の占める面積割合が２〜８０％であることを特
徴とする請求項１に記載の電子部品の実装構造。 - 【請求項３】 前記樹脂（１０）は、シリコーン樹脂で
あることを特徴とする請求項１または２に記載の電子部
品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26433299A JP2001085823A (ja) | 1999-09-17 | 1999-09-17 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26433299A JP2001085823A (ja) | 1999-09-17 | 1999-09-17 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085823A true JP2001085823A (ja) | 2001-03-30 |
Family
ID=17401718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26433299A Pending JP2001085823A (ja) | 1999-09-17 | 1999-09-17 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085823A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006093293A1 (ja) * | 2005-03-04 | 2008-08-07 | 株式会社村田製作所 | セラミック多層基板及びその製造方法 |
| WO2018134860A1 (ja) * | 2017-01-17 | 2018-07-26 | パナソニックＩｐマネジメント株式会社 | 半導体実装品 |
| CN112368850A (zh) * | 2018-12-14 | 2021-02-12 | 新唐科技日本株式会社 | 半导体装置 |
-
1999
- 1999-09-17 JP JP26433299A patent/JP2001085823A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006093293A1 (ja) * | 2005-03-04 | 2008-08-07 | 株式会社村田製作所 | セラミック多層基板及びその製造方法 |
| WO2018134860A1 (ja) * | 2017-01-17 | 2018-07-26 | パナソニックＩｐマネジメント株式会社 | 半導体実装品 |
| JPWO2018134860A1 (ja) * | 2017-01-17 | 2019-11-07 | パナソニックＩｐマネジメント株式会社 | 半導体実装品 |
| CN112368850A (zh) * | 2018-12-14 | 2021-02-12 | 新唐科技日本株式会社 | 半导体装置 |
| CN112368850B (zh) * | 2018-12-14 | 2021-06-22 | 新唐科技日本株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294740B2 (ja) | 半導体装置 | |
| JPH1126652A (ja) | 半導体装置 | |
| JP2001015650A (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| WO2004112129A1 (ja) | 電子装置 | |
| US7612450B2 (en) | Semiconductor package including dummy board and method of fabricating the same | |
| US6281571B1 (en) | Semiconductor device having an external connection electrode extending through a through hole formed in a substrate | |
| JP2001077294A (ja) | 半導体装置 | |
| JP4581301B2 (ja) | 半導体パッケージ | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH09266229A (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| JP2001085823A (ja) | 電子部品の実装構造 | |
| JP2892348B1 (ja) | 半導体ユニットおよび半導体素子の実装方法 | |
| JP2001307555A (ja) | 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板 | |
| US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| KR100665288B1 (ko) | 플립칩 패키지 제조방법 | |
| JPH11204692A (ja) | 半導体装置 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP2970548B2 (ja) | 半導体装置 | |
| JP2003229518A (ja) | 回路装置 | |
| JP2798861B2 (ja) | 混成集積回路装置 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JP3360603B2 (ja) | 電子部品の実装構造 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP2003282811A (ja) | 半導体実装モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |