CN112368850B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112368850B
CN112368850B CN201980043532.4A CN201980043532A CN112368850B CN 112368850 B CN112368850 B CN 112368850B CN 201980043532 A CN201980043532 A CN 201980043532A CN 112368850 B CN112368850 B CN 112368850B
Authority
CN
China
Prior art keywords
electrode
gap
layer
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980043532.4A
Other languages
English (en)
Other versions
CN112368850A (zh
Inventor
大屋满明
广木均典
政元启明
林茂生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Priority to CN202110747866.9A priority Critical patent/CN113506849B/zh
Publication of CN112368850A publication Critical patent/CN112368850A/zh
Application granted granted Critical
Publication of CN112368850B publication Critical patent/CN112368850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S43/00—Signalling devices specially adapted for vehicle exteriors, e.g. brake lamps, direction indicator lights or reversing lights
    • F21S43/10—Signalling devices specially adapted for vehicle exteriors, e.g. brake lamps, direction indicator lights or reversing lights characterised by the light source
    • F21S43/13—Signalling devices specially adapted for vehicle exteriors, e.g. brake lamps, direction indicator lights or reversing lights characterised by the light source characterised by the type of light source
    • F21S43/14—Light emitting diodes [LED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21W—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO USES OR APPLICATIONS OF LIGHTING DEVICES OR SYSTEMS
    • F21W2103/00—Exterior vehicle lighting devices for signalling purposes
    • F21W2103/55—Daytime running lights [DRL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

半导体装置(1)具备设于半导体层叠构造(11)的第一电极(E1)、设于衬底(21)的第二电极(E2)、以及将第一电极(E1)和第二电极(E2)接合的接合金属层(30)，在接合金属层(30)的内部存在间隙(33)。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
LED(Light Emitting Diode)等半导体发光元件作为各种各样的设备的光源而被利用。例如，LED被用于DRL(Daytime Running Lights，日间行车灯)以及HL(Head Lamp，车头灯)等车载用照明装置的车载光源。特别是，采用光功率为1W以上的大功率LED的车载光源的市场扩大，卤素(Halogen)灯或HID灯的LED化急速扩大。
关于车载光源，省空间及设计性提高的要求正在提高，因此LED的小型化、大电流化、集成化正在进展。随之，对于确保LED所要求的可靠性而言，关键在于如何将LED的发热进行散热。
为了实现LED芯片等半导体芯片的小型化、大电流化、集成化，作为将半导体芯片和安装衬底进行接合的技术，已知通过面朝下(face down)方式将半导体芯片与安装衬底进行接合的倒装芯片键合(flip chip bonding)(倒装芯片接合)。该方式将半导体芯片倒装(翻转)而将安装衬底的电极与半导体芯片的电极用金属凸点直接接合，与通过使半导体芯片的电极形成面朝向上面而进行引线连接的面朝上(face up)方式将半导体芯片与安装衬底进行接合的情况相比，不论引线径及引线的引绕如何，都适合于大电流化、高集成化，作为高输出用途的安装方法而在车载光源中采用。
这种以往的半导体装置在专利文献1中公开。在专利文献1中，公开了以提高散热性为目的、在将半导体元件和安装衬底进行接合时将半导体元件与安装衬底之间的多个金属凸点较密地配置的技术。
现有技术文献
专利文献
专利文献1：日本特开2011－9429号公报
但是，在专利文献1所公开的半导体装置中，经由离散地配置的金属凸点将半导体元件向安装衬底安装时的安装载荷局部集中地作用于半导体元件及安装衬底的各自的电极与金属凸点的接触面，所以会对半导体元件及安装衬底的各自的电极带来损伤。因此，存在发生电极不良等安装损伤、有损长期可靠性的课题。
发明内容
本发明的目的在于，提供降低安装损伤而长期可靠性优良的半导体装置。
本发明的半导体装置的一个形态，具备设于半导体层叠构造的第一电极、设于衬底的第二电极、以及将上述第一电极与上述第二电极相接合的接合金属层，在上述接合金属层的内部存在间隙。
根据本发明，能够降低安装损伤，因此能够实现长期可靠性优良的半导体装置。
附图说明
图1A是图2B的IA－IA线的实施方式1的半导体装置的剖面图。
图1B是图2B的IB－IB线的实施方式1的半导体装置的剖面图。
图2A是用图1B所示的虚线T切断时的T剖面中的实施方式1的半导体装置的剖面图。
图2B是用图1B所示的虚线M切断时的M剖面中的实施方式1的半导体装置的剖面图。
图2C是用图1B所示的虚线B切断时的B剖面中的实施方式1的半导体装置的剖面图。
图3A是表示在实施方式1的半导体装置的制造方法的第一工序中准备衬底的工序的图。
图3B是表示在实施方式1的半导体装置的制造方法的第一工序中形成半导体层叠构造的工序的图。
图4A是表示在实施方式1的半导体装置的制造方法的第二工序中将半导体层叠构造进行蚀刻的工序的图。
图4B是表示在实施方式1的半导体装置的制造方法的第二工序中形成绝缘膜的工序的图。
图4C是表示在实施方式1的半导体装置的制造方法的第二工序中形成第一n侧电极的欧姆接触层以及阻挡电极的工序的图。
图4D是表示在实施方式1的半导体装置的制造方法的第二工序中形成第一p侧电极的反射电极的工序的图。
图4E是表示在实施方式1的半导体装置的制造方法的第二工序中形成第一p侧电极的阻挡电极的工序的图。
图4F是表示在实施方式1的半导体装置的制造方法的第二工序中形成种子膜的工序的图。
图4G是表示在实施方式1的半导体装置的制造方法的第二工序中形成抗蚀剂的工序的图。
图4H是表示在实施方式1的半导体装置的制造方法的第二工序中形成第一p侧电极以及第一n侧电极的覆盖电极的工序的图。
图4I是表示在实施方式1的半导体装置的制造方法的第二工序中将抗蚀剂除去的工序的图。
图5A是表示在实施方式1的半导体装置的制造方法的第三工序中形成具有开口部的抗蚀剂的工序的图。
图5B是表示在实施方式1的半导体装置的制造方法的第三工序中形成镀金膜的工序的图。
图5C是表示在实施方式1的半导体装置的制造方法的第三工序中将抗蚀剂除去的工序的图。
图5D是表示在实施方式1的半导体装置的制造方法的第三工序中将种子膜的一部分除去而将电极进行pn分离的工序的图。
图5E是表示在实施方式1的半导体装置的制造方法的第三工序中进行热处理的工序的图。
图6A是表示在实施方式1的半导体装置的制造方法的第四工序中在安装衬底之上配置半导体元件的工序的图。
图6B是表示在实施方式1的半导体装置的制造方法的第四工序中在安装衬底之上安装半导体元件并进行超声波接合的工序的图。
图7A是图5D的区域VIIA的放大图。
图7B是图5E的区域VIIB的放大图。
图7C是表示从图7B的状态起晶粒进一步粗大化后的状态的图。
图8是用于说明晶粒径的测定方法的图。
图9是表示镀金膜的平均晶粒径与单层镀金膜的硬度的关系的图。
图10是在实施方式1中将半导体元件向安装衬底安装时的接合处理的时序图。
图11A是示意性地表示进行半导体元件与安装衬底的接合处理之前的金属凸点与安装衬底的第二电极的状态的剖面图。
图11B是示意性地表示半导体元件与安装衬底的接合处理的处理开始时的金属凸点与安装衬底的第二电极的状态的剖面图。
图11C是示意性地表示图10中的步骤1和步骤2的切换时(从处理开始起约100ms后)的金属凸点与安装衬底的第二电极的接合状态的剖面图。
图11D是示意性地表示图10中的步骤2的中途过程(从处理开始起约300ms后，从超声波振动开始起200ms后)的金属凸点与安装衬底的第二电极的接合状态的剖面图。
图11E是示意性地表示图10中的步骤2的结束时点(从处理开始起约400ms后，从超声波振动开始起300ms后)的金属凸点与安装衬底的第二电极的接合状态的剖面图。
图12是表示专利文献1中公开的以往的半导体装置的制造方法的剖面图。
图13是表示实施方式1的半导体装置的安装前后的结构的图。
图14A是表示实施方式1的变形例1的半导体装置中的接合金属层的间隙的图案的图。
图14B是表示实施方式1的变形例2的半导体装置中的接合金属层的间隙的图案的图。
图14C是表示实施方式1的变形例3的半导体装置中的接合金属层的间隙的图案的图。
图14D是表示实施方式1的变形例4的半导体装置中的接合金属层的间隙的图案的图。
图14E是表示实施方式1的变形例5的半导体装置中的接合金属层的间隙的图案的图。
图14F是表示实施方式1的变形例6的半导体装置中的接合金属层的间隙的图案的图。
图14G是表示实施方式1的变形例7的半导体装置中的接合金属层的间隙的图案的图。
图14H是表示实施方式1的变形例8的半导体装置中的接合金属层的间隙的图案的图。
图14I是表示实施方式1的变形例9的半导体装置中的接合金属层的间隙的图案的图。
图14J是表示实施方式1的变形例10的半导体装置中的接合金属层的间隙的图案的图。
图14K是表示实施方式1的变形例11的半导体装置中的接合金属层的间隙的图案的图。
图14L是表示实施方式1的变形例12的半导体装置中的接合金属层的间隙的图案的图。
图14M是表示实施方式1的变形例13的半导体装置中的接合金属层的间隙的图案的图。
图14N是表示实施方式1的变形例14的半导体装置中的接合金属层的间隙的图案的图。
图14O是表示实施方式1的变形例15的半导体装置中的接合金属层的间隙的图案的图。
图15是表示实施方式2的半导体装置的安装前后的结构的剖面图。
图16是图15的(b)的M剖面的放大图。
图17是表示实施方式2的变形例1的半导体装置中的接合金属层的间隙的图案的图。
图18是表示实施方式2的变形例2的半导体装置中的接合金属层的间隙的图案的图。
图19是表示实施方式2的变形例3的半导体装置的安装前后的结构的剖面图。
图20是表示实施方式3的半导体装置的安装前后的结构的剖面图。
图21是表示实施方式3的变形例1的半导体装置的安装后的结构的剖面图。
图22是表示实施方式3的变形例2的半导体装置的安装后的结构的剖面图。
图23是表示实施方式3的变形例3的半导体装置的安装后的结构的剖面图。
具体实施方式
(实施方式)
以下，参照附图说明本发明的实施方式。另外，以下说明的实施方式均表示本发明的一具体例。因而，以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、工序及工序的顺序等作为一例而并不意欲限定本发明。
此外，各图是示意图，并不一定严格地进行图示。因而，在各图中比例尺等不一定一致。另外，在各图中，对实质相同的结构附加同一标记，重复的说明省略或简化。
(实施方式1)
[半导体装置]
首先，关于实施方式1的半导体装置1的结构，利用图1A～图1B以及图2A～图2C进行说明。图1A及图1B是实施方式1的半导体装置1的剖面图。图2A是用图1B所示的虚线T切断时的T剖面中的该半导体装置1的剖面图。图2B是沿着图1B所示的虚线M切断时的M剖面中的该半导体装置1的剖面图。图2C是沿着图1B所示的虚线B切断时的B剖面中的该半导体装置1的剖面图。另外，图1A是图2B的IA－IA线的剖面图，图1B是图2B的IB－IB线的剖面图。此外，在图2A～图2C中，虚线T、虚线M及虚线B分别示出与接合金属层30的厚度方向(高度方向)垂直的平面。虚线M是经过间隙33的平面，位于虚线T与虚线B之间。
如图1A及图1B所示，实施方式1的半导体装置1具备半导体元件10、安装衬底20、以及将半导体元件10和安装衬底20接合的接合金属层30。
半导体元件10配置于安装衬底20。具体而言，半导体元件10经由接合金属层30而与安装衬底20接合，从而被安装于安装衬底20。在本实施方式中，半导体元件10是发光二极管(LED)芯片。因而，半导体装置1是具备LED芯片的半导体发光装置。
半导体元件10具有半导体层叠构造11和设于半导体层叠构造11的第一电极E1。具体而言，作为第一电极E1，半导体元件10具有形成于半导体层叠构造11的第一p侧电极12以及第一n侧电极13。第一p侧电极12以及第一n侧电极13具有包含由与接合金属层30相接的金构成的表面层的至少2层。
另外，在本说明书中，第一p侧电极12以及第一n侧电极13在不需要特别区别说明的情况下有时统一记作第一电极E1。即，第一电极E1是第一p侧电极12以及第一n侧电极13的至少一方。
半导体层叠构造11具有衬底11a、n型半导体层11b(第一导电型半导体层)、有源层11c和p型半导体层11d(第二导电型半导体层)。n型半导体层11b、有源层11c以及p型半导体层11d是与衬底11a相接的半导体层叠体，从衬底11a侧依次层叠。具体而言，n型半导体层11b、有源层11c以及p型半导体层11d在衬底11a之上朝向从衬底11a离开的方向依次层叠。
第一p侧电极12以及第一n侧电极13形成于半导体层叠构造11。第一p侧电极12形成于p型半导体层11d之上。此外，第一n侧电极13形成于n型半导体层11b之上。具体而言，第一n侧电极13形成于通过将p型半导体层11d及有源层11c的一部分除去而局部地使n型半导体层11b露出的露出区域。
在本实施方式中，在半导体层叠构造11之上，作为绝缘膜而形成有氧化膜14。第一p侧电极12形成于从氧化膜14的开口部露出的p型半导体层11d之上，第一n侧电极13形成于从氧化膜14的开口部露出的n型半导体层11b之上。
第一p侧电极12具有从半导体层叠构造11侧依次层叠的反射电极12a、阻挡电极(barrier electrode)12b、种子层12c以及覆盖电极12d。具体而言，反射电极12a、阻挡电极12b、种子层12c以及覆盖电极12d在半导体层叠构造11之上依次层叠。在第一p侧电极12中，反射电极12a是对来自半导体层叠构造11的有源层11c的光进行反射的金属膜，与半导体层叠构造11的p型半导体层11d(第二导电型半导体层)相接而配置。
此外，第一n侧电极13具有从半导体层叠构造11侧依次层叠的欧姆接触层13a、阻挡电极13b、种子层13c以及覆盖电极13d。
此外，在第一p侧电极12及第一n侧电极13中，覆盖电极12d及13d是与接合金属层30相接的由金构成的表面层。具体而言，覆盖电极12d及13d是以种子层12c及13c为基底层而形成的镀金膜。
安装衬底20具有衬底21和设于衬底21的第二电极E2。具体而言，作为第二电极E2，安装衬底20具有在衬底21的一面形成的第二p侧电极22以及第二n侧电极23。第二p侧电极22以及第二n侧电极23是用于向半导体元件10施加电流的引出电极。
第二p侧电极22与半导体元件10的第一p侧电极12经由接合金属层30相接合。n侧也同样，第二n侧电极23与半导体元件10的第一n侧电极13经由接合金属层30相接合。
另外，在本说明书中，第二p侧电极22及第二n侧电极23在不需要特别区别说明的情况下有时统一记作第二电极E2。即，第二电极E2是第二p侧电极22及第二n侧电极23的至少一方。
接合金属层30将半导体元件10与安装衬底20接合。即，接合金属层30将半导体元件10与安装衬底20相连。具体而言，接合金属层30将设于半导体层叠构造11的第一电极E1与设于衬底21的第二电极E2连接。
在本实施方式中，接合金属层30具有第一接合金属层31和第二接合金属层32。第一接合金属层31位于半导体元件10的第一p侧电极12与安装衬底20的第二p侧电极22之间，将第一p侧电极12与第二p侧电极22接合。此外，第二接合金属层32位于半导体元件10的第一n侧电极13与安装衬底20的第二n侧电极23之间，将第一n侧电极13与第二n侧电极23接合。
第一接合金属层31与第二接合金属层32由相同材料构成。在本实施方式中，第一接合金属层31及第二接合金属层32均由镀金膜构成。
如图1A～图1B以及图2A～图2C所示，在接合金属层30的内部存在间隙33。间隙33以周围被接合金属层30包围的方式存在。具体而言，间隙33以不与第一电极E1及第二电极E2相接地埋入到接合金属层30之中的方式存在于接合金属层30内。在本实施方式中，间隙33存在于第一接合金属层31，与第一p侧电极12及第一n侧电极13均不相接，存在于第一接合金属层31的厚度方向的中央部附近。此外，在本实施方式中，间隙33是中空的空洞。因而，间隙33是空气层，在间隙33中存在空气。
如图2B所示，间隙33在将接合金属层30平面视时为线状，沿着第一电极E1的外周边。具体而言，间隙33平行于第一电极E1的外周边。在本实施方式中，间隙33形成为格子状。
此外，如图1A所示，间隙33的高度H可以为接合金属层30的高度的10％以上。另外，间隙33的高度H的上限不特别限定，例如是90％。
详细后述，接合金属层30通过在将半导体元件10向安装衬底20安装时半导体元件10与安装衬底20之间设置的多个金属凸点相互连接而构成。此时，在接合金属层30的内部形成间隙33。即，间隙33在经由多个金属凸点将半导体元件10向安装衬底20安装时形成。以下，包含形成间隙33的过程而详细说明半导体装置1的制造方法。
[半导体装置的制造方法]
实施方式1的半导体装置1的制造方法包括形成半导体元件10的半导体层叠构造11的第一工序(图3A～图3B)、后续的形成半导体元件10的第一电极的第二工序(图4A～图4I)、后续的将金属凸点30Y形成于半导体元件10的第三工序(图5A～图5E)、以及后续的通过倒装芯片键合将半导体元件10向安装衬底20安装的第四工序(图6A～图6B)。
[第一工序(半导体层叠构造的形成工序)]
首先，通过图3A～图3B所示的流程，形成半导体元件10的半导体层叠构造11。图3A～图3B是表示用于形成半导体元件10的半导体层叠构造11的流程的图。
具体而言，如图3A所示，首先，准备衬底11a。在本实施方式中，对于衬底11a，使用由GaN构成的晶片(GaN衬底)作为由半导体构成的透光性衬底。
接着，如图3B所示，在衬底11a之上，通过有机金属气相外延生长法(MOVPE法)，将n型半导体层11b、有源层11c和p型半导体层11d依次层叠，从而能够形成半导体层叠构造11。
在本实施方式中，n型半导体层11b是n型氮化物半导体层(例如GaN层)，有源层11c是氮化物半导体发光层，p型半导体层11d是p型氮化物半导体层。构成有源层11c的氮化物半导体发光层至少包含Ga和N，通过根据需要而含有适量的In，从而能够得到所希望的发光波长。在本实施方式中，有源层11c是InGaN层，以使发光峰值波长为450nm的方式设定了In成分比。
[第二工序(第一电极的形成工序)]
接着，通过图4A～图4I所示的流程，形成半导体元件10的第一电极E1(第一p侧电极12、第一n侧电极13)。图4A～图4I是表示用于形成半导体元件10的第一电极E1的流程的图。
具体而言，首先，如图4A所示，对于通过上述第一工序形成的半导体层叠构造11，通过干法蚀刻将p型半导体层11d、有源层11c和n型半导体层11b的一部分除去，从而使n型半导体层11b的一部分从p型半导体层11d及有源层11c露出。由此，能够在n型半导体层11b的一部分形成露出区域。
接着，如图4B所示，在包括n型半导体层11b的露出区域的半导体层叠构造11的上表面整体形成氧化膜14作为绝缘膜。
然后，虽未图示，但在氧化膜14之上涂布抗蚀剂，通过光刻在与n型半导体层11b的露出区域内对应的位置在抗蚀剂中形成开口部，通过基于氢氟酸的蚀刻，将抗蚀剂的开口部内的氧化膜14除去。
接着，利用EB蒸镀法，将用于形成第一电极E1的第一n侧电极13的n侧电极形成材料成膜，通过抗蚀剂剥离(lift off)法，将抗试剂和多余的n侧电极形成材料除去，从而在除去了氧化膜14后的区域如图4C所示那样形成第一n侧电极13的一部分。
在本实施方式中，作为n侧电极形成材料，从与n型半导体层11b较近侧朝向远离的方向，将成为欧姆接触层13a的Al层(膜厚0.3μm)和成为阻挡电极13b的Ti层(膜厚0.1μm)依次成膜。由此，作为第一n侧电极13的一部分，能够形成由Al层形成的欧姆接触层13a和由Ti层形成的阻挡电极13b的层叠构造层。
另外，在n型半导体层11b上直接层叠的第一n侧电极13的Al层作为对n型半导体层11b的欧姆接触层发挥功能。欧姆接触层的材料例如能够设为Ti、V、Al、或者包含它们中的某一种金属的合金等。此外，用于阻挡电极13b的Ti层作为不使下层的Al层和通过之后工序形成的上层的Au层发生反应的阻挡体(barrier)发挥功能。
然后，虽未图示，以将第一n侧电极13及氧化膜14覆盖的方式涂布抗蚀剂，通过光刻在p型半导体层11d的抗蚀剂中形成开口部，通过基于氢氟酸的蚀刻将抗蚀剂的开口部内的氧化膜14除去。
接着，利用EB蒸镀法，将用于形成第一电极E1的第一p侧电极12的p侧电极形成材料成膜，通过抗蚀剂剥离法将抗蚀剂和多余的p侧电极形成材料除去，从而在p型半导体层11d上的将氧化膜14除去了的区域，如图4D所示那样形成作为第一p侧电极12的一部分的反射电极12a。
本实施方式中，作为由Ag层构成的反射电极12a(p侧电极形成材料)，将膜厚0.2μm的Ag层成膜。此时，反射电极12a以从氧化膜14分离的方式形成。换言之，形成为，p型半导体层11d从反射电极12a与氧化膜14之间露出。
另外，对于反射电极12a，为了反射有源层11c的光，可以使用反射率高的由包含Ag、Al、Rh的金属材料构成的金属膜。此外，反射电极12a的成膜方法不限于EB蒸镀法，也可以是溅射法。
接着，如图4E所示，以将反射电极12a的上表面及侧面覆盖的方式形成阻挡电极12b。本实施方式中，利用溅射法，作为阻挡电极12b，形成膜厚0.8μm的Ti层。作为阻挡电极12b的材料，为了保护反射电极12a，可以使用Ti、Ni、Pt、TiW等。此时，阻挡电极12b形成为，将在氧化膜14与反射电极12a之间露出的p型半导体层11d、以及n型半导体层11b上的氧化膜14的端部覆盖。
接着，如图4F所示，在形成有第一p侧电极12的阻挡电极12b以及第一n侧电极13的阻挡电极13b的晶片整面，通过EB蒸镀法形成种子膜12S。种子膜12S是成为第一p侧电极12的种子层12c以及第一n侧电极13的种子层13c的金属膜，被用作镀金的基底电极。本实施方式中，种子膜12S是从与阻挡电极12b及13b较近侧朝向离开方向层叠有Ti层及Au层的层叠构造层。
接着，如图4G所示，在与第一p侧电极12对应的阻挡电极12b和与第一n侧电极13对应的阻挡电极13b的边界区域的种子膜12S上，形成抗蚀剂15。
接着，如图4H所示，在晶片上的没有形成抗蚀剂15的区域(抗蚀剂非形成区域)，以种子膜12S作为基底电极，通过电镀使金属析出，从而形成作为镀金膜的覆盖电极12d及13d。覆盖电极12d形成在阻挡电极12b上的种子膜12S上，覆盖电极13d形成在阻挡电极13b上的种子膜12S上。作为形成镀膜而作为覆盖电极12d及13d时的条件的一例，利用电镀液温度为50℃的非氰类镀金液，将析出速度设定为0.5μm/min，作为覆盖电极12d及13d而形成厚度为1.0μm的镀金膜。
这里，对于覆盖电极12d及13d，为了提高耐腐蚀性，使用Au或含Au的材料。此外，在将半导体元件10从覆盖电极12d(覆盖电极13d)侧进行平面观察的情况下，覆盖电极12d以将阻挡电极12b内包的方式形成，此外，覆盖电极13d以将阻挡电极13b内包的方式形成。另外，在覆盖电极12d与覆盖电极13d之间的半导体层叠构造11侧配置有氧化膜14。
接着，如图4I所示，将抗蚀剂15除去。例如，通过有机溶剂等将种子膜12S上的抗蚀剂15除去。
[第三工序(金属凸点的形成工序)]
接着，通过图5A～图5E所示的流程，在半导体元件10形成金属凸点30Y。图5A～图5E是表示用于在半导体元件10形成金属凸点30Y的流程的图。
以下说明的金属凸点30Y包括与第一p侧电极12对应的p侧的第一凸点以及与第一n侧电极13对应的n侧的第二凸点。第一凸点形成在第一p侧电极12之上，第二凸点形成在第一n侧电极13之上。本实施方式中，金属凸点30Y是通过镀金法形成的镀金凸点。此外，金属凸点30Y由多个金属层构成，成为将晶粒径不同的镀金膜至少层叠了2层的层叠构造。以下，详细说明金属凸点30Y的形成方法。
在上述第二工序之后，首先，以将覆盖电极12d及13d的整面覆盖的方式涂布光刻用的抗蚀剂，以140℃通过20分钟左右的热处理使抗蚀剂硬化。之后，如图5A所示，在第一电极E1中的形成金属凸点30Y的规定的区域的抗蚀剂16中形成开口部16a。具体而言，在第一p侧电极12的覆盖电极12d上以及第一n侧电极13的覆盖电极13d上的各自的形成金属凸点30Y的规定的区域的抗蚀剂16中，通过光刻形成多个开口部16a。
另外，本实施方式中，作为概念图，设为将金属凸点30Y合计配置了9个的结构，但实际上有形成9个以上金属凸点30Y的情况。作为一例，在作为本实施方式的800μm见方×100μm厚的半导体元件10中，如果是上表面形状为一边25μm的矩形状的四棱柱的金属凸点30Y，则可以形成有1000个左右的金属凸点30Y。另外，金属凸点30Y的大小、形状、数量没有特别限定，对应于半导体元件10的大小、第一电极E1及第二电极E2的面积、形状等分别具体地设定。例如，金属凸点30Y的个数可以小于9个，也可以是几十个至几百个。
接着，如图5B所示，通过金的电镀法在抗蚀剂16的开口部16a中使金析出，从而形成成为金属凸点30Y的镀金膜30X。具体而言，将镀金膜30X分别同时形成于在抗蚀剂16的开口部16a中露出的第一p侧电极12的覆盖电极12d之上和第一n侧电极13的覆盖电极13d之上。作为形成镀金膜30X时的条件的一例，使用电镀液温度为50℃的非氰类镀金液，将析出速度设定为0.5μm/min，形成高度(厚度)为8μm的镀金膜30X。刚刚形成后的镀金膜30X的晶体构造整体上是细小的晶粒的集合体。
接着，如图5C所示，将抗蚀剂16除去。例如，通过有机溶剂等将抗蚀剂16除去。由此，在第一p侧电极12的覆盖电极12d上以及第一n侧电极13的覆盖电极13d上的各自的规定的区域，形成四棱柱形状的多个镀金膜30X。
该情况下，相邻的镀金膜30X的间隔是相邻的金属凸点30Y的间隔，被设定为将半导体元件10向安装衬底20安装时相邻的金属凸点30Y彼此接触的程度的大小的间隔。例如，在形成上表面形状为一边25μm的矩形状且高度为8μm的四棱柱形状的多个镀金膜30X的情况下，相邻的镀金膜30X的间隔是例如6μm。
接着，如图5D所示，将第一p侧电极12的阻挡电极12b与第一n侧电极13的阻挡电极13b之间的氧化膜14上的种子膜12S局部地除去。本实施方式中，种子膜12S是Au层和Ti层的层叠构造，因此，首先，将作为种子膜12S的上层的Au层通过碘液除去，然后，将作为种子膜12S的下层的Ti层通过稀氢氟酸除去，使氧化膜14露出。由此，在氧化膜14上，将种子膜12S分离为p侧的种子层12c和n侧的种子层13c，能够进行第一电极E1的pn分离。具体而言，能够形成被分离为作为反射电极12a、阻挡电极12b、种子层12c和覆盖电极12d的层叠构造的第一p侧电极12、以及作为欧姆接触层13a、阻挡电极13b、种子层13c和覆盖电极13d的层叠构造的第一n侧电极13的第一电极E1。
接着，如图5E所示，将形成了镀金膜30X的晶片在大气环境中以150℃进行1小时的热处理。通过该热处理，镀金膜30X内的下侧区域和覆盖电极12d及13d的晶粒径变化。由此，能够以同一成分得到由晶粒径不同的第一层30a及第二层30b这2层构成的金属凸点30Y。在金属凸点30Y中，距半导体层叠构造11较近侧的第一层30a相比于距半导体层叠构造11较远侧的第二层30b而言晶粒径大。此外，构成金属凸点30Y的第一层30a的晶体的晶粒径与构成覆盖电极12d及13d的晶体的晶粒径相同。
由此，能够得到形成了多个金属凸点30Y的具有第一电极E1的半导体元件10。具体而言，能够得到具有形成有多个金属凸点30Y的第一p侧电极12和形成有金属凸点30Y的第一n侧电极13的半导体元件10。
另外，本实施方式中，多个金属凸点30Y配置为矩阵状。此外，多个金属凸点30Y成为通过将半导体元件10向安装衬底20安装的工序从而相邻的金属凸点30Y彼此接触的程度的大小的间隔。
这里，关于图5E中的基于热处理的晶粒径的变化，利用图7A～图7C详细说明。图7A是图5D中的区域VIIA的放大图。图7B是图5E中的区域VIIB的放大图。图7C是表示从图7B的状态进一步将晶粒粗大化的状态的图。图7A～图7C示出了与第一电极E1的第一p侧电极12上的一个镀金膜30X或金属凸点30Y及位于其下方的第一p侧电极12的覆盖电极12d的一部分对应的区域。
图7A示出了刚刚形成镀金膜30X后的镀金膜30X的剖面。如图7A所示，刚刚形成后的镀金膜30X整体由较细的晶粒的集合体构成。
若对形成了镀金膜30X的晶片通过加热板开始热处理，则如图7B所示，从第一p侧电极12(覆盖电极12d)侧沿箭头的方向向镀金膜30X高效地热传递。传递至镀金膜30X的热成为构成镀金膜30X的金的再结晶化的驱动能，第一p侧电极12侧的晶粒较大地生长。若进一步继续热处理，则从第一p侧电极12侧朝向镀金膜30X的前端而晶粒粗大化，最终如图7C所示，在镀金膜30X整体中粗大化的晶粒扩展。热处理的温度越高，或者热处理的时间越长，则该晶粒的粗大化越进展。
本实施方式中的形成金属凸点30Y时的热处理条件(150℃、1小时的热处理)不是图7C所示那样的将直到镀金膜30X的前端为止通过再结晶而粗大化的条件，而是图7B所示那样的将晶粒的粗大化在镀金膜30X的中途停止的条件。即，对于镀金膜30X，通过在大气环境中以150℃实施1小时的热处理，从而若用晶粒径区分则形成大致2层构造的金属凸点30Y。具体而言，形成具有距第一p侧电极12较近侧的晶粒粗大化的第一层30a以及第一p侧电极12的对面侧的晶粒相对较小的第二层30b的金属凸点30Y。
另外，不仅是在第一电极E1的第一p侧电极12之上形成的镀金膜30X，关于在第一电极E1的第一n侧电极13之上形成的镀金膜30X，也与在第一p侧电极12之上形成的镀金膜30X同样地晶粒变化。即，通过150℃的1小时的热处理，在第一n侧电极13之上形成的镀金膜30X变化为晶粒径不同的2层，如图7B所示，形成具有距第一n侧电极13较近侧的晶粒粗大化的第一层30a以及第一n侧电极13的对面侧的晶粒相对较小的第二层30b的金属凸点30Y。
这样，金属凸点30Y由金属的晶粒径不同的第一层30a和第二层30b构成。具体而言，在金属凸点30Y中，构成第一层30a的晶体的平均晶粒径大于构成第二层30b的晶体的平均晶粒径。
这里，对金属的晶粒径与硬度的关系进行说明。通常，金属的晶粒径与硬度具有负相关。即，随着晶粒径变小而硬度变高。相反，随着晶粒径变大而硬度变低。这是因为金属的硬度由作用有载荷时的金属的塑性变形量决定，此外是因为，塑性变形量受到位错的移动、增殖及移动的障碍物、滑移面的长度及金属晶体的方向的影响。
金属晶体的滑移面决定于晶格的某特定方向，若作用有应力则在该方向上发生滑移，金属塑性变形。即，晶粒径大的金属晶体的滑移线的长度长，若作用有应力则应力集中在晶体边界，在其附近容易塑性变形。即，较软。
相反，晶粒径小的金属晶体的单体晶粒的滑移面的长度小，在作用有某应力的情况下，与应力的方向不一致的滑移面变多。由此，这些晶体成为阻力而不易发生滑移，金属不易塑性变形。即，晶粒径小的金属晶体较硬。
关于这样的晶粒径与硬度的关系，对于镀金膜也是同样的。即，关于由镀金膜30X构成的金属凸点30Y，晶粒径和硬度也具有负相关。即，构成镀金膜30X的晶体的平均晶粒径越大则硬度越低。
并且，根据本实施方式中的金属凸点30Y，通过将镀金膜30X热处理，第一层30a由于伴随加热的再结晶而晶粒径粗大化。即，在金属凸点30Y中，晶体的平均晶粒径相对较大的第一层30a比晶体的平均晶粒径相对较小的第二层30b软。
此外，以下表示在本实施方式中采用的镀金30X及金属凸点30Y的晶粒径的测定方法。本实施方式中，在利用聚焦离子束(FIB)形成了镀金30X或金属凸点30Y的剖面后，对通过扫描型显微镜的Scannig Ion Microscopy像(SIM像，扫描离子显微镜图像)进行了观察的观察区域应用截距法(intercept method)而测定了晶粒径。
此时，如图8所示，在一边为L的正方形之中具有平均晶粒径d的晶体在每一边存在n个的情况下，正方形的面积为L2，1个晶粒的面积为π(d/2)2。并且，对于晶粒而言观察区域相对较大的情况下，晶粒由于在正方形中有n2个所以晶粒全部所占的面积为n2×π(d/2)2，由于正方形的面积＝晶粒全部所占的面积，从而L2＝n2×π(d/2)2。若将其用d表示，则由d＝2L/n/(π)1/2的关系式表示。利用该关系式，在观察区域L×L划直线(图8的单点划线)，将与该直线相交的晶界的数量设为晶体的数量n，求出了镀金30X及金属凸点30Y的水平方向及高度方向的平均晶粒径d。
该情况下，水平方向是平行于覆盖电极12d及13d的上表面的方向，高度方向是垂直于覆盖电极12d及13d的上表面的方向。另外，图8中，单点划线的直线与6个晶界相交，所以n＝6。
本实施方式中，具有晶粒径不同的第一层30a及第二层30b的金属凸点30Y的剖面是图7B所示的剖面。在该情况下，通过上述方法测定了金属凸点30Y的晶粒径，关于水平方向的平均晶粒径，第一层30a是8μm，第二层30b是1μm。此外，关于高度方向的平均晶粒径，第一层30a是3μm，第二层30b是2μm。
这里，关于镀金膜的平均晶粒径与单层镀金膜的硬度的关系进行了实验，关于该实验结果，利用图9来说明。图9是表示镀金膜的平均晶粒径与单层镀金膜的硬度的关系的图。
该实验中，利用电镀液温度为50℃的非氰类镀金液，将析出速度设定为0.5μm/min，制作了厚度为10μm的单层镀金膜。对该单层镀金膜通过变更热处理条件而控制平均晶粒径，研究了热处理后的镀金膜的平均晶粒径与热处理前的单层镀金膜的硬度的关系。关于热处理后的镀金膜的平均晶粒径，利用上述的晶粒径的测定方法进行了测定。该情况下，测定了水平方向的平均晶粒径。此外，关于热处理前的单层镀金膜的硬度，进行了维氏硬度的硬度测定。另外，在以后的说明中，只要无特别声明，平均晶粒径就是指水平方向的平均晶粒径。
如图9所示，可知镀金膜的平均晶粒径与单层镀金膜的硬度具有负相关。即，随着构成镀金膜的晶体的平均晶粒径变小而硬度变高。相反，随着构成镀金膜的晶体的平均晶粒径变大而硬度变低。这样，镀金膜的硬度随着镀金膜的平均晶粒径变大而降低，随着镀金膜的平均晶粒径变小而变高。
例如，如图9所示，在构成镀金膜的晶体的平均晶粒径是8μm的情况下，镀金膜的硬度为约0.8GPa。即，在以上述的热处理条件形成的金属凸点30Y中，平均晶粒径为8μm的第一层30a的硬度为约0.8GPa。
此外，在构成镀金膜的晶体的平均晶粒径为1μm的情况下，镀金膜的硬度为约1.9GPa。即，在以上述的热处理条件形成的金属凸点30Y中，平均晶粒径为1μm的第二层30b的硬度为约1.9GPa。
这样，将平均晶粒径进行比较，晶粒径大的膜成为较软的层，晶粒径小的膜成为较硬的层。即，平均晶粒径为8μm的镀金膜(第一层30a)是比平均晶粒径为1μm的镀金膜(第二层30b)软的膜。
[第四工序(将半导体元件向安装衬底安装的工序)]
接着，通过图6A～图6B所示的流程，经由金属凸点30Y将半导体元件10向安装衬底20通过倒装芯片键合而安装。图6A～图6B是表示经由金属凸点30Y将半导体元件10向安装衬底20安装的流程的图。
首先，准备用于安装半导体元件10的安装衬底20。具体而言，作为安装衬底20，准备了作为第二电极E2而形成了第二p侧电极22及第二n侧电极23的衬底21。本实施方式中，衬底21是由AlN的烧结体构成的陶瓷衬底。此外，第二p侧电极22及第二n侧电极23是镀金膜，利用非氰类镀金液形成。另外，虽未图示，但在第二p侧电极22及第二n侧电极23的各自与衬底21之间，可以形成有被第二p侧电极22和第二n侧电极23分离了的种子层。
并且，如图6A所示，准备预先形成了金属凸点30Y的半导体元件10，使金属凸点30Y侧朝向安装衬底20而使半导体元件10真空吸附于安装机的保持用金属管40。另外，本实施方式中，利用了800μm见方×100μm厚的半导体元件10。
接着，如图6B所示，一边使半导体元件10的金属凸点30Y与安装衬底20的第二电极E2(第二p侧电极22、第二n侧电极23)接触一边加热到200℃左右，一边通过保持用金属管40对于安装衬底20在垂直方向(图中的箭头X的朝向：第一方向)上施加30N的载荷，一边对于安装衬底20在水平方向(图中的箭头Y的朝向：第二方向)上施加200ms超声波振动，从而使金属凸点30Y与安装衬底20的第二电极E2(第二p侧电极22、第二n侧电极23)超声波接合。
这里，关于通过超声波接合将金属凸点30Y与安装衬底20的第二电极接合时在金属凸点30Y中发生的变化，利用图10及图11A～图11E详细说明。
图10是在实施方式1中将半导体元件10向安装衬底20安装时的接合处理的时序图。图10中，横轴表示时间，纵轴表示载荷。另外，在横轴中，0ms之前的负的时间表示处理开始前，0ms表示处理开始时。
如图10所示，在从开始半导体元件10与安装衬底20的接合处理起100ms的期间(步骤1)中，使载荷逐渐增加。该步骤1中，不施加超声波，仅施加载荷。此外，在100ms～400ms之间(步骤2)，使载荷保持固定并施加超声波。通过进行这样的时序图所示的接合处理，经由金属凸点30Y将半导体元件10与安装衬底20超声波接合。
该情况下，分别在图11A～图11E中表示开始半导体元件10与安装衬底20的接合处理前的时点以及从开始接合处理起0ms、100ms、300ms、400ms的各时点的半导体元件10与安装衬底20的接合部分，具体而言是相邻的2个金属凸点30Y与安装衬底20的第二电极的接合部分的剖面。另外，图11A～图11E中，仅图示了安装衬底20中的第二电极E2的第二p侧电极22上的接合部，关于第二电极E2的第二n侧电极23上的接合部也是同样的。
图11A示出了进行半导体元件10与安装衬底20的接合处理前的金属凸点30Y与安装衬底20的第二电极E2的状态。如图11A所示，构成各金属凸点30Y的第一层30a和第二层30b的金(Au)的晶粒在各层内维持大致相同的粒径。另外，各金属凸点30Y为彼此相同的四棱柱形状。
图11B示出了半导体元件10与安装衬底20的接合处理的处理开始时(0ms)的金属凸点30Y与安装衬底20的第二电极E2的状态。具体而言，图11B示出了使形成于半导体元件10的金属凸点30Y的前端面与安装衬底20的第二电极E2接触时的状态。如图11B所示，在处理开始时(0ms)，与图11A同样，各金属凸点30Y在第一层30a及第二层30b中分别维持大致相同的粒径。
并且，在使形成于半导体元件10的多个金属凸点30Y与安装衬底20的第二电极E2接触后，进行图10的步骤1的处理。具体而言，步骤1中，对于夹着多个金属凸点30Y的半导体元件10及安装衬底20，从垂直于安装衬底20的主面的方向施加载荷(安装载荷)。
如图10所示，步骤1中，使载荷逐渐增大。由此，随着施加载荷，与第二层30b相比相对软的第一层30a整体被压溃而横向扩展。此时，与第一层30a相比相对硬的第二层30b不被压溃，大致维持处理开始前的形状。结果，如图11C所示，各金属凸点30Y成为第一层30a横向扩展了的大致酒杯形状。另外，安装衬底20的第二电极(第二p侧电极22、第二n侧电极23)的表面形状也维持处理开始前的形状。
此外，如图11C所示，各金属凸点30Y的第一层30a整体被压溃而横向扩展，从而相邻的金属凸点30Y彼此接触。具体而言，相邻的金属凸点30Y的第一层30a彼此接触。另外，相邻的金属凸点30Y的第二层30b彼此没有接触。
图11C示出了图10中的步骤1和步骤2切换时(从处理开始起约100ms后)的金属凸点30Y与安装衬底20的第二电极E2的接合状态。另外，本实施方式中，在步骤1中，在100ms的期间使载荷从载荷0N到载荷30N以一次函数的形式增加，但不限于此。
并且，在相邻的金属凸点30Y彼此接触后，如图10所示，从步骤1向步骤2切换。步骤2中，如图11D所示，对夹着金属凸点30Y的半导体元件10及安装衬底20，在垂直于安装衬底20的主面的方向(图中的箭头X的方向)上施加固定的载荷，并且对于安装衬底20的主面在水平方向(图中的箭头Y的方向)上施加超声波。本实施方式中，对夹着多个金属凸点30Y的半导体元件10及安装衬底20，在持续施加了与步骤1中的最终载荷相同的载荷的状态下施加超声波振动。
另外，图11D示出了图10中的步骤2的中途过程(从处理开始起约300ms后，从超声波振动开始起200ms后)的金属凸点30Y与安装衬底20的第二电极E2的接合状态。
通过这样一边施加载荷一边施加超声波，相对于安装衬底20在水平方向上金属凸点30Y振动，金属凸点30Y的第二层30b与安装衬底20的第二电极E2相接的界面通过摩擦而被加热，金属凸点30Y与安装衬底20的第二电极E2固相接合而一体化。具体而言，通过施加载荷的超声波振动，金属凸点30Y擦碰到第二电极E2，由此，金属凸点30Y与第二电极E2的界面部分再结晶化。此时，有如下情况，即，第二电极E2的表面层的Au晶粒和金属凸点30Y的第二层30b的Au晶粒的一部分不维持原来的形状而一体化，金属凸点30Y的第二层30b与第二电极E2的边界变得不再是明确的边界。
并且，之后，通过继续载荷的施加和超声波的施加，各金属凸点30Y与第二电极E2的界面部分的再结晶化了的部分变软。因此，若通过载荷将半导体元件10压下，则各金属凸点30Y的第二层30b中的与第二电极E2的界面部分被压溃而横向扩展。结果，如图11E所示，各金属凸点30Y成为第一层30a整体横向扩展并且第二层30b的与第二电极E2的接合部分横向扩展的大致沙漏形状。即，各金属凸点30Y成为中央部分的整周凹陷的中间细的形状。
此外，如图11E所示，金属凸点30Y的第二层30b与第二电极E2的界面部分的再结晶化了的部分被压溃而横向扩展，从而相邻的金属凸点30Y彼此不仅在第一层30a接触而且在第二层30b的一部分中也接触。具体而言，相邻的金属凸点30Y不仅是第一层30a整体彼此接触，而且第二层30b中的与第二电极E2的接合部分彼此也接触。
图11E示出了图10中的步骤2的结束时点(从处理开始起约400ms后，从超声波振动开始起300ms后)的金属凸点30Y与安装衬底20的第二电极E2的接合状态。
这样，通过持续进行载荷的施加与超声波的施加，在金属凸点30Y的第二层30b与安装衬底20的第二电极E2的接合界面处，来自第二层30b的Au晶粒和来自第二电极E2的Au晶粒一体化。并且，如图11E所示，在金属凸点30Y的第二层30b的一部分，第二层30b与第二电极E2的Au晶粒彼此一体化，作为Au晶粒粗大化了的层而形成第三层30c。
结果，形成第一层30a及第三层30c比第二层30b宽度(径)大的金属凸点30Y，并且相邻的金属凸点30Y的第一层30a彼此及第三层30c彼此被连接。由此，在半导体元件10与安装衬底20之间形成的多个金属凸点30Y成为中央部分不被连结而仅上下部分被连结、具有中空的间隙33的接合金属层30。
基于以上，如图6B所示，能够制作半导体元件10的第一电极E1与安装衬底20的第二电极E2被接合金属层30接合的半导体装置1。这样，半导体装置1中的接合金属层30是多个金属凸点30Y被压溃而成为一体的金属层。具体而言，如图11E所示，接合金属层30通过金属凸点30Y的第一层30a彼此及第三层30c彼此连结而形成。此外，接合金属层30的内部的间隙33是金属凸点30Y的第二层30b不连结从而形成的中空区域。
[作用效果等]
接着，关于本实施方式的半导体装置1的作用效果，与以往的半导体装置100相比较而进行说明。图12是表示专利文献1所公开的以往的半导体装置100的制造方法的剖面图。图13是表示实施方式1的半导体装置1的安装前后的结构的图。图13中，(a)示出了将半导体元件10向安装衬底20安装前的剖面图，(b)示出了将半导体元件10向安装衬底20安装后的剖面图。
如图12所示，以往的半导体装置100通过将具有半导体层叠构造11及第一电极E1的半导体元件10、和具有衬底21及第二电极E2的安装衬底20经由多个金属凸点300Y接合而制作。具体而言，将形成有多个金属凸点300Y的半导体元件10向安装衬底20安装。
此时，当由于安装时的载荷(安装载荷)而金属凸点300Y被压溃时，安装载荷局部集中作用于半导体元件10的第一电极E1与金属凸点300Y的接触面S1，并且安装载荷局部集中作用于安装衬底20的第二电极E2与金属凸点300Y的接触面S2。结果，有可能由于金属凸点300Y从而半导体元件10的第一电极E1及安装衬底20的第二电极E2分别受损，发生第一电极E1及第二电极E2的电极不良。
相对于此，本实施方式的半导体装置1中，如图13所示，在将形成有多个金属凸点30Y的半导体元件10向安装衬底20安装时，使内部存在间隙33而形成了接合金属层30。
具体而言，如上述的图11A～图11E所示，当施加载荷而将半导体元件10向安装衬底20安装时，使相邻的金属凸点30Y的上下部分彼此相互接触并且残留中空的间隙33而将多个金属凸点30Y压溃。由此，能够使分别作用于半导体元件10的第一电极E1的整面以及安装衬底20的第二电极E2的整面的安装时的载荷均等地分散。结果，能够使安装时金属凸点30Y对第一电极E1及第二电极E2带来的局部应力较小，从而能够降低金属凸点30Y对第一电极E1及第二电极E2带来的损伤。
这样，根据本实施方式的半导体装置1，能够降低第一电极E1及第二电极E2的电极不良所引起的安装损伤，从而能够实现长期可靠性良好的半导体装置1。
此外，本实施方式的半导体装置1中，接合金属层30的内部的间隙33是线状，沿着半导体元件10的第一电极E1的外周边。
这样，如果接合金属层30的间隙33沿着半导体元件10的第一电极E1的外周边，则可以认为成为接合金属层30的多个金属凸点30Y在安装前整齐地以矩阵状排列。并且，如果金属凸点30Y整齐地以矩阵状排列，则与金属凸点30Y随机排列的情况相比，能够使作用于第一电极E1及第二电极E2的各自的整面的安装时的载荷均等地分散。由此，能够减小金属凸点30Y对第一电极E1及第二电极E2带来的局部应力，从而能够降低金属凸点30Y对第一电极E1及第二电极E2造成的损伤。
另外，本说明书中，间隙33沿着第一电极E1的外周边是指间隙33大致沿着第一电极E1的外周边即可，例如，即使在第一电极E1的外周边的一部分存在微小凹陷等而外周边不完全为直线状，直线状的间隙33也可以说沿着第一电极E1的外周边。即，只要宏观上间隙33沿着第一电极E1的外周边，就包含在间隙33沿着第一电极E1的外周边的概念中。
此外，本实施方式的半导体装置1中，接合金属层30的内部的间隙33平行于第一电极E1的外周边。
这样，如果接合金属层30的间隙33平行于第一电极E1的外周边，则认为在安装前相同宽度的金属凸点30Y整齐地以矩阵状排列。并且，如果相同宽度的金属凸点30Y整齐地以矩阵状排列，则与不同宽度的金属凸点30Y排列的情况相比，能够使作用于第一电极E1及第二电极E2的各自的整面的安装时的载荷均等地分散。由此，能够减小金属凸点30Y对第一电极E1及第二电极E2带来的局部应力，所以能够降低金属凸点30Y对第一电极E1及第二电极E2带来的损伤。
此外，本实施方式的半导体装置1中，接合金属层30的内部的间隙33的高度H是接合金属层30的高度的10％以上。
这样，通过使间隙33的高度为接合金属层30的高度的10％以上，能够在某种程度上维持间隙33的大小。由此，能够使安装时的载荷有效地分散，从而能够有效减小金属凸点30Y对第一电极E1及第二电极E2带来的局部应力。
这里，关于接合金属层30的间隙33的其他形状，利用图14A～图14O进行说明。图14A～图14O是表示图13的M剖面中的剖面的一部分的剖面图。
如图2B所示，在上述实施方式1中，接合金属层30的内部的间隙33由连续的空隙构成，但不限于此。
例如，如图14A所示，接合金属层30的内部的间隙33A也可以由点(dot)状的多个空隙33a构成。具体而言，间隙33A可以包含由沿第一方向(例如行方向)以线状排列的多个空隙33a构成的第一方向空隙L1。图14A中，第一方向空隙L1由以直线状排列的多个空隙33a构成。该情况下，如图14B所示，构成间隙33B的多个空隙33a可以是互不相同的形状。例如，多个空隙33a可以不连续，多个空隙33a的各自可以局部为线状、点状。
另外，在图14A及图14B中，第一方向空隙L1中的间隙33A及33B是线状，沿着第一电极E1的外周边。具体而言，间隙33A及33B是虚线状，与第一电极E1的一个外周边平行。
此外，如图14C所示，接合金属层30的内部的间隙33C可以具有由连续的1条空隙构成的第一方向空隙L1。另外，图14C中，间隙33C也是线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33C是直线状，与第一电极E1的一个外周边平行。此外，间隙33C的端部可以从第一电极E1的外周边露出。
此外，上述实施方式1中，接合金属层30的内部的间隙33由正交的两条直线状的空隙构成，但不限于此。例如，如图14D所示，接合金属层30的内部的间隙33D可以由正交的两条以上的直线状的空隙构成。具体而言，间隙33D可以包括由沿第一方向形成的线状的空隙构成的第一方向空隙L1、和由沿不同于第一方向的第二方向(例如列方向)形成的线状的空隙构成的第二方向空隙L2。图14D中，第一方向空隙L1是沿第一方向形成的直线状的空隙，第二方向空隙L2是沿正交于第一方向的第二方向形成的直线状的空隙。
此外，图14D中，间隙33D也是线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33D是直线状，与第一电极E1的一个外周边平行。此外，第二方向空隙L2中的间隙33D是直线状，与第一电极E1的另一个外周边平行。
进而，图14D中，间隙33D以一定间隔存在多个列。具体而言，第一方向空隙L1中的间隙33D以一定间隔存在多个列。此外，第二方向空隙L2中的间隙33D也以一定间隔存在多个列。
另外，图14D中，第一方向空隙L1的第一方向和第二方向空隙L2的第二方向正交，但不限于此。第一方向和第二方向交叉即可。该情况下，构成第一方向空隙L1的多条直线状的空隙以及构成第二方向空隙L2的多条直线状的空隙不需要分别全部在相同方向上一致(即平行)，也可以在多个直线状的空隙的一部分中存在沿不同方向延伸的空隙。
此外，图14D中，间隙33D由沿着第一方向及第二方向的各自形成的多条空隙构成，但不限于此。例如，也可以如图14E所示，间隙33E由仅沿第一方向及第二方向的一方形成的多条空隙构成。
此外，与图14C同样地，间隙33D的端部可以从第一电极E1的外周边露出。可以是全部的间隙33D的端部从第一电极E1的外周边露出，也可以是一部分间隙33D的端部从第一电极E1的外周边露出。
图14E中，间隙33E仅通过由在第一方向上延伸的直线状的空隙构成的第一方向空隙L1构成。该情况下，可以如图14E所示，在间隙33E的一部分中包含宽度与直线部不同的多个空隙33a。即，在直线状的空隙的一部分中可以存在宽度不同的部分。
另外，图14E中，间隙33E也是线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33E是直线状，与第一电极E1的一个外周边平行。进而，在图14E中，间隙33E也以一定间隔存在多个列。具体而言，第一方向空隙L1中的间隙33E以一定间隔存在多个列。此外，与图14D同样，间隙33D的端部可以从第一电极E1的外周边露出。可以是全部的间隙33D的端部从第一电极E1的外周边露出，也可以是一部分间隙33D的端部从第一电极E1的外周边露出。
此外，图14D及图14E中，间隙33D及33E由直线状的空隙的组合构成，但不限于此。例如，也可以如图14F所示，间隙33F由以点状排列的多个空隙33a构成。具体而言，间隙33F可以包含由沿第一方向以线状排列的多个空隙33a构成的第一方向空隙L1、和由沿正交于第一方向的第二方向以线状排列的多个空隙33a构成的第二方向空隙L2。图14F中，第一方向空隙L1及第二方向空隙L2分别由以直线状排列的多个空隙33a构成。
另外，图14F中，间隙33F也为线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33F是直线状，与第一电极E1的一个外周边平行。此外，第二方向空隙L2中的间隙33F是直线状，与第一电极E1的另一个外周边平行。进而，图14F中，间隙33F也以一定间隔存在多个列。具体而言，第一方向空隙L1中的间隙33F以一定间隔存在多个列。此外，第二方向空隙L2中的间隙33F也以一定间隔存在多个列。
此外，在图14F所示的间隙33F中，多个列的第一方向空隙L1和多个列的第二方向空隙L2都以一定间隔存在，但不限于此，也可以如图14G所示的间隙33G那样，仅多个列的第一方向空隙L1及多个列的第二方向空隙L2的某一方以一定间隔存在。另外，在图14G所示的间隙33G中，仅多个列的第一方向空隙L1以一定间隔存在。
此外，如图14F所示，构成间隙33F的多个空隙33a均为点状，但不限于此，也可以如图14H所示，构成间隙33H的多个空隙33a是互不相同的形状。例如，多个空隙33a可以不连续，多个空隙33a分别可以局部地为线状、点状。
此外，如图2B所示，上述实施方式1中的接合金属层30分别通过将四棱柱形状的多个金属凸点30Y压溃并一体化而构成，但不限于此。
例如，如图14I～图14M所示，接合金属层30分别可以通过将圆柱形状的多个金属凸点30Y压溃并一体化而构成。具体而言，图14I～图14K中的接合金属层30分别通过将圆柱形状且以格子状排列的多个金属凸点30Y压溃而构成。作为一例，圆柱形状的金属凸点30Y由俯视形状为直径25μm的圆形、高度为8μm的镀金膜构成。
该情况下，如图14I所示，间隙33I可以包括由正交的两条直线构成的格子状的空隙。另外，图14I中，间隙33I也为线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33I是直线状，与第一电极E1的一个外周边平行。此外，第二方向空隙L2中的间隙33I是直线状，与第一电极E1的另一个外周边平行。
此外，如图14J所示，间隙33J可以由多条空隙构成。另外，图14J中，间隙33J也为线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33I为直线状，与第一电极E1的一个外周边平行。此外，第二方向空隙L2中的间隙33J是多个点状的空隙，与第一电极E1的另一个外周边平行。
此外，如图14K所示，间隙33K可以由以矩阵状排列的多个点状的空隙33a构成。另外，图14K中，间隙33K也是线状，沿着第一电极E1的外周边。具体而言，图14K中，第一方向空隙L1及第二方向空隙L2由以虚线状排列的多个空隙33a构成。此外，第一方向空隙L1中的间隙33K与第一电极E1的一个外周边平行，第二方向空隙L2中的间隙33K与第一电极E1的另一个外周边平行。
此外，也可以如图14L及图14M所示，接合金属层30通过将分别以圆柱形状呈交错状排列的多个金属凸点30Y压溃并一体化而构成。
该情况下，如图14L所示，间隙33L可以由交错格子状的空隙构成。另外，图14L中，间隙33L也是线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33L是直线状，与第一电极E1的一个外周边平行。此外，第二方向空隙L2中的间隙33L是虚线状，与第一电极E1的另一个外周边平行。
此外，也可以如图14M所示，间隙33M由以矩阵状排列的多个点状的空隙33a构成。另外，图14M中，间隙33M也是线状，沿着第一电极E1的外周边。具体而言，图14M中，第一方向空隙L1及第二方向空隙L2由以虚线状排列的多个空隙33a构成。此外，第一方向空隙L1中的间隙33M与第一电极E1的一个外周边平行，第二方向空隙L2中的间隙33M与第一电极E1的另一个外周边平行。
此外，图14I～图14M中，接合金属层30通过将分别为圆柱形状的多个金属凸点30Y压溃而构成，但不限于此。
例如，如图14N及图14O所示，接合金属层30可以通过将分别为六棱柱形状的多个金属凸点30Y压溃并一体化而构成。具体而言，图14N及图14O中的接合金属层30通过将分别为六棱柱形状且以交错状排列的多个金属凸点30Y压溃并一体化而构成。
该情况下，可以如图14N所示，间隙33N由交错格子状的空隙构成。另外，图14N中，间隙33N也为线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1中的间隙33N是虚线状，与第一电极E1的一个外周边平行。
此外，也可以如图14O所示，间隙33O由多个点状的空隙33a构成。另外，图14O中，间隙33O也为线状，沿着第一电极E1的外周边。具体而言，第一方向空隙L1由以虚线状排列的多个空隙33a构成。此外，第一方向空隙L1中的间隙33O与第一电极E1的一个外周边平行。
另外，在图14I～图14O中，间隙33I～间隙33O也以一定间隔存在多个列。具体而言，第一方向空隙L1及第二方向空隙L2的至少一方中的间隙33I～间隙33O以一定间隔存在多个列。
这样，如图14D～图14O所示，如果间隙33D～间隙33O相对于第一电极E1的外周边平行并且以一定间隔存在多个列，则认为相同形状的金属凸点30Y整齐地以重复图案排列。并且，如果相同形状的金属凸点30Y整齐地以重复图案排列，则与不同形状的金属凸点30Y排列的情况相比，能够使作用于第一电极E1及第二电极E2各自的整面的安装时的载荷均等地分散。由此，能够减小金属凸点30Y作用于第一电极E1及第二电极E2的局部应力，从而能够降低金属凸点30Y对第一电极E1及第二电极E2带来的损伤。
以上，根据本实施方式的半导体装置1，在应用对于厚度及接合面积而言设计自由度高的镀覆凸点技术等情况下，当通过倒装芯片键合将半导体元件10向安装衬底20安装时，能够减轻对半导体元件10的第一电极E1及安装衬底20的第二电极E2带来的损伤。由此，能够降低将半导体元件10向安装衬底20安装时第一电极E1及第二电极E2损伤、剥离这样的电极不良等安装损伤。因而，能够得到长期可靠性良好的半导体装置1。
另外，这样长期可靠性优良的半导体装置1作为小型化、大电流化、集成化的车载用途的光源是优选的。
(实施方式2)
接着，关于实施方式2的半导体装置2，利用图15进行说明。图15是表示实施方式2的半导体装置2的安装前后的结构的剖面图。图15中，(a)表示将半导体元件10向安装衬底20安装前的剖面图，(b)表示将半导体元件10向安装衬底20安装后的剖面图。此外，在图15的(a)及(b)中，左图是右图的X－X线的剖面图。
如图2B所示，在上述实施方式1的半导体装置1中，半导体元件10的第一电极E1的外周边仅由直线构成，而如图15所示，在本实施方式的半导体装置2中，半导体元件10的第一电极E1的外周边在至少一部分具有曲线部。
具体而言，本实施方式的半导体装置2中，在第一p侧电极12的4个角部的外周边设有圆弧状的曲线部，此外，在岛状的4个第一n侧电极13的第一p侧电极12侧的外周边设有圆弧状的曲线部。
这样，第一电极E1的外周边曲线性地弯曲，从而与第一电极E1直角地弯曲的情况相比，能够使电场集中较小。由此，能够抑制电流的集中。
此外，本实施方式的半导体装置2中，与上述实施方式1的半导体装置1同样地，在将形成有多个金属凸点30Y的半导体元件10向安装衬底20安装时，通过将多个金属凸点30Y压溃而使其一体化，形成在内部存在间隙33的接合金属层30。
由此，能够使作用于半导体元件10的第一电极E1及安装衬底20的第二电极E2的安装时的载荷均等地分散，从而能够减小安装时金属凸点30Y对第一电极E1及第二电极E2带来的局部应力。结果，能够降低金属凸点30Y对第一电极E1及第二电极E2带来的损伤。因而，根据本实施方式的半导体装置2，也能够降低由第一电极E1及第二电极E2的电极不良带来的安装损伤，能够实现长期可靠性良好的半导体装置2。
此外，通过本实施方式中的间隙33的图案，能够使散热性提高。关于这一点，以下用图16说明。图16是图15的(b)的M剖面的放大图。
如图16所示，根据本实施方式的半导体装置2，在平面视图中，关于间隙33所占的面积的比例，距第一p侧电极12和第一n侧电极13相对置的p－n电极对置部PN较近的区域比距p－n电极对置部PN较远的区域小。距p－n电极对置部PN较近的区域在本实施方式中是距p－n电极对置部PN的距离D为50μm以上100μm以下的区域。
在p－n电极对置部PN，发热量最大，以p－n电极对置部PN为基准距p－n电极对置部PN的距离D为50μm以上100μm以下的区域成为发热集中区域。
这里，使距p－n电极对置部PN较近的区域的间隙33的面积比例较小是指成为发热集中区域的距p－n电极对置部PN较近的区域中存在的金属凸点30Y的尺寸较大，热传导变大。
因而，距p－n电极对置部PN较近的区域相比于距p－n电极对置部PN较远的区域而言，间隙33所占的面积的比例变小，从而能够得到散热性良好的半导体装置2。
另外，本实施方式中，接合金属层30的内部的间隙33由直线状的空隙的组合构成，但不限于此。例如，如图17所示，间隙33也可以由以点状排列的多个空隙33a构成。图17所示的间隙33相比于形成图16所示的间隙33时通过更大地破坏金属凸点30Y而形成。即，安装前即使相邻的金属凸点30Y的间隙为线状，在有意地较大地破坏了金属凸点30Y的情况下或最终过于破坏的情况下，间隙33有不是形成为线状而是形成为点状的情况。
此外，本实施方式中，第一电极E1的第一n侧电极13以岛状形成了4个，但不限于此。例如，可以如图18所示，第一n侧电极13以将第一p侧电极12整体包围的方式遍及半导体元件10的电极形成面的整周而设置。另外，这样的图案的第一n侧电极13可以适用于其他实施方式。
(实施方式2的变形例)
接着，利用图19说明实施方式2的变形例的半导体装置2A。图19是实施方式2的变形例的半导体装置2A的安装前后的剖面图。图19中，(a)表示将半导体元件10向安装衬底20安装前的剖面图，(b)表示将半导体元件10向安装衬底20安装后的剖面图。此外，图19的(a)及(b)中，左图是右图的X－X线的剖面图。
如图19所示，根据本变形例的半导体装置2A，与图15所示的半导体装置2同样地，半导体元件10的第一电极E1的外周边在至少一部分具有曲线部。
并且，根据本变形例的半导体装置2A，在接合金属层30的平面视图中，接合金属层30的内部的间隙33为线状，沿着第一电极E1的外周边。具体而言，间隙33为圆弧状的曲线状，沿着在第一p侧电极12的角部的外周边设置的曲线部。
这样，可以认为，如果接合金属层30的间隙33沿着半导体元件10的第一电极E1的外周边，则成为接合金属层30的多个金属凸点30Y在安装前整齐地排列。如果金属凸点30Y整齐地排列，则与金属凸点30Y随机排列的情况相比，能够使作用于第一电极E1及第二电极E2的各自的整面的安装时的载荷均等地分散。由此，能够减小金属凸点30Y对第一电极E1及第二电极E2带来的局部应力，所以能够降低金属凸点30Y对第一电极E1及第二电极E2带来的损伤。因而，能够实现长期可靠性良好的半导体装置2A。
(实施方式3)
接着，利用图20说明实施方式3的半导体装置3。图20是表示实施方式3的半导体装置3的安装前后的结构的剖面图。图20中，(a)表示将半导体元件10向安装衬底20安装前的剖面图，(b)表示将半导体元件10向安装衬底20安装的后的剖面图。此外，在图20的(a)及(b)中，左图是右图的X－X线的剖面图。
本实施方式的半导体装置3，与上述实施方式2的半导体装置2相比，接合金属层30的内部的间隙33的平面形状不同。具体而言，根据本实施方式的半导体装置3，在接合金属层30的平面视图中，间隙33的至少一部分成为放射状。
具体而言，如图20的M剖面所示，间隙33由从第一电极E1的第一p侧电极12的一边的中央部朝向相反侧的一边以放射状延伸的多个直线状的空隙构成。
以上，根据本实施方式的半导体装置3，与上述实施方式2的半导体装置2同样地，在将形成有多个金属凸点30Y的半导体元件10向安装衬底20安装时，以将多个金属凸点30Y破坏而在内部存在间隙33的方式形成接合金属层30。由此，能够降低第一电极E1及第二电极E2的电极不良所引起的安装损伤，从而能够实现长期可靠性良好的半导体装置3。
此外，根据本实施方式的半导体装置3，间隙33的至少一部分为放射状。由此，在将半导体装置3整体用树脂密封时，能够容易地使树脂填充于间隙33。即，可以如图21所示的半导体装置3A那样，在间隙33的至少一部分填充有树脂34。
具体而言，间隙33由放射状的空隙构成，从而在将半导体元件10向安装衬底20安装后在半导体装置3的周围滴落液状的树脂34而在半导体元件10与安装衬底20之间填充树脂34时，滴落的树脂34以放射状的多条空隙的一端所集中的一点为中心而向间隙33的内部以放射状浸透。由此，能够使树脂34的浸透距离最短从而能够降低树脂34向间隙33的漏填充，如图21所示的半导体装置3A那样，能够使树脂34容易地填充到构成间隙33的全部空隙中。另外，在滴落液状的树脂34后，例如以150℃进行1小时加热，从而能够使树脂34热硬化。
向间隙33填充的树脂34是比空气热传导率高的树脂即可。例如，作为树脂34，能够使用硅酮树脂。此外，在树脂34中，可以分散有热传导性高的微粒、具有光反射性的微粒。例如，作为热传导性高并具有光反射性的微粒，能够采用氧化钛(TiO2)等的微粒。
这样，通过向间隙33填充树脂34，能够提高半导体装置3的散热性。由此，能够进一步实现长期可靠性良好的半导体装置3。
另外，在图20及图21中，间隙33由从第一p侧电极12的一边的中央部以放射状延伸的多个直线状的空隙构成，但不限于此。
例如，可以如图22所示那样，间隙33由从第一p侧电极12的中心部向全方位以放射状延伸的多个直线状的空隙构成。此外，关于图22所示的间隙33的图案，与图15所示的半导体装置2同样地，距p－n电极对置部PN较近的区域相比于距p－n电极对置部PN较远的区域而言间隙33所占的面积的比例变小。由此，能够提高散热性，从而能够进一步实现长期可靠性良好的半导体装置3。
此外，也可以如图23所示，间隙33具有从以放射状延伸的多条空隙的一部分以枝状分支的空隙，以放射状延伸的多条空隙的一部分或全部可以构成为曲线状。
(变形例)
以上，关于本发明的半导体装置，基于实施方式1～3进行了说明，但本发明不限于上述各实施方式。
例如，在上述各实施方式中，在半导体元件10的第一电极E1中，第一p侧电极12相比于第一n侧电极13而言电极面积较大，但不限于此。即，可以是，第一n侧电极13相比于第一p侧电极12而言电极面积较大。但是，在半导体元件10是LED芯片的情况下，p侧容易比n侧高温，所以可以使第一p侧电极12的电极面积大于第一n侧电极13的电极面积。
此外，在上述的各实施方式中，在接合金属层30的内部形成的间隙33仅存在于第一接合金属层31及第二接合金属层32中的第一接合金属层31，但不限于此。例如，间隙33也可以存在于第一接合金属层31及第二接合金属层32双方，也可以仅存在于第一接合金属层31及第二接合金属层32中的第二接合金属层32。该情况下，关于用于形成间隙33的多个金属凸点30Y，不限于如上述的各实施方式那样仅p侧由多个金属凸点30Y构成的情况，也可以n侧及p侧双方由多个金属凸点30Y构成，也可以仅n侧由多个金属凸点30Y构成。
此外，在上述的各实施方式中，间隙33及33A～33O的形状、个数没有特别限定。此外，关于间隙33及33A～33O的上下位置也没有特别限定。例如，在间隙在平面视图中由以点状排列的多个空隙构成的情况下，各部位的空隙可以在接合金属层30的厚度方向上层叠多个而存在。
此外，在上述的各实施方式中，作为半导体元件10，例示了LED芯片，但不限于此，也可以是激光元件等其他固体发光元件。此外，半导体元件10不限于发光元件。例如可以是GaN、SiC等的化合物场效应晶体管等功率半导体元件。
另外，对上述的各实施方式实施本领域技术人员想到的各种变形而得到的形态、在不脱离本发明的主旨的范围内将各实施方式中的构成要素及功能任意组合而实现的形态也包含于本发明。
本发明的半导体装置对于长期可靠性良好、车载用途等的各种设备是有用的。
附图标记说明
1，2，2A，3，3A 半导体装置
10 半导体元件
11 半导体层叠构造
11a 衬底
11b n型半导体层
11c 有源层
11d p型半导体层
12 第一p侧电极
12a 反射电极
12b，13b 阻挡电极
12c，13c 种子层
12d，13d 覆盖电极
12S 种子膜
13 第一n侧电极
13a 欧姆接触层
14 氧化膜
15，16 抗蚀剂
16a 开口部
20 安装衬底
21 衬底
22 第二p侧电极
23 第二n侧电极
30 接合金属层
30a 第一层
30b 第二层
30c 第三层
30X 镀金膜
30Y 金属凸点
31 第一接合金属层
32 第二接合金属层
33，33A～33O 间隙
33a 空隙
34 树脂
40 保持用金属管
E1 第一电极
E2 第二电极

Claims (10)

1.一种半导体装置，其特征在于，
具备：
第一电极，设于半导体层叠构造；
第二电极，设于衬底；以及
接合金属层，将上述第一电极和上述第二电极进行接合；
在上述接合金属层的内部存在间隙；
上述第一电极具有p侧电极和n侧电极；
在平面视图中，对于上述间隙所占的面积的比例而言，距上述p侧电极和上述n侧电极相对置的p－n电极对置部较近的区域小于距上述p－n电极对置部较远的区域。
2.如权利要求1所述的半导体装置，其特征在于，
距上述p－n电极对置部较近的区域是距上述p－n电极对置部的距离为100μm以下的区域。
3.如权利要求1或2所述的半导体装置，其特征在于，
在将上述接合金属层进行平面观察时，上述间隙是线状，并且沿着上述第一电极的外周边。
4.如权利要求3所述的半导体装置，其特征在于，
上述间隙平行于上述第一电极的外周边。
5.如权利要求1或2所述的半导体装置，其特征在于，
上述间隙以一定间隔存在多个列。
6.如权利要求1或2所述的半导体装置，其特征在于，
上述间隙由多个空隙构成。
7.如权利要求3所述的半导体装置，其特征在于，
上述外周边在至少一部分具有曲线部；
上述间隙沿着上述曲线部。
8.如权利要求1或2所述的半导体装置，其特征在于，
在将上述接合金属层进行平面观察时，上述间隙的至少一部分是放射状。
9.如权利要求1或2所述的半导体装置，其特征在于，
上述间隙的高度是上述接合金属层的高度的10％以上。
10.如权利要求1或2所述的半导体装置，其特征在于，
在上述间隙的至少一部分中填充有树脂。
CN201980043532.4A 2018-12-14 2019-11-25 半导体装置 Active CN112368850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110747866.9A CN113506849B (zh) 2018-12-14 2019-11-25 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-234349 2018-12-14
JP2018234349 2018-12-14
PCT/JP2019/046029 WO2020121793A1 (ja) 2018-12-14 2019-11-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110747866.9A Division CN113506849B (zh) 2018-12-14 2019-11-25 半导体装置

Publications (2)

Publication Number Publication Date
CN112368850A CN112368850A (zh) 2021-02-12
CN112368850B true CN112368850B (zh) 2021-06-22

Family

ID=71076406

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980043532.4A Active CN112368850B (zh) 2018-12-14 2019-11-25 半导体装置
CN202110747866.9A Active CN113506849B (zh) 2018-12-14 2019-11-25 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110747866.9A Active CN113506849B (zh) 2018-12-14 2019-11-25 半导体装置

Country Status (5)

Country Link
US (2) US11569424B2 (zh)
EP (1) EP3872876B1 (zh)
JP (2) JP6754921B1 (zh)
CN (2) CN112368850B (zh)
WO (1) WO2020121793A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3872876B1 (en) * 2018-12-14 2023-06-14 Nuvoton Technology Corporation Japan Semiconductor device
TWI824688B (zh) 2022-08-31 2023-12-01 晶呈科技股份有限公司 晶粒封裝體的接合與轉移方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JP2001085823A (ja) * 1999-09-17 2001-03-30 Denso Corp 電子部品の実装構造
JP2011009429A (ja) * 2009-06-25 2011-01-13 Panasonic Corp 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872418A (en) * 1974-01-07 1975-03-18 Multi State Devices Ltd Electrical relay device
JPH05152381A (ja) * 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
JPH0888393A (ja) * 1994-09-19 1996-04-02 Fujitsu Ltd 半導体光検出装置およびその製造方法
US5639696A (en) * 1996-01-31 1997-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
US7417220B2 (en) 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
JP4630629B2 (ja) * 2004-10-29 2011-02-09 豊田合成株式会社 発光装置の製造方法
TWI257722B (en) * 2005-07-15 2006-07-01 Ind Tech Res Inst Package structure of light-emitting diode with electrothermal component
JP5143140B2 (ja) * 2007-11-15 2013-02-13 パナソニック株式会社 半導体発光装置
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP2011204838A (ja) * 2010-03-25 2011-10-13 Citizen Holdings Co Ltd 半導体発光装置の製造方法
CN103222073B (zh) * 2010-08-03 2017-03-29 财团法人工业技术研究院 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
JP5226047B2 (ja) 2010-08-26 2013-07-03 シャープ株式会社 半導体発光素子の実装方法
JP6001956B2 (ja) * 2012-08-10 2016-10-05 株式会社東芝 半導体装置
JP2014154749A (ja) * 2013-02-12 2014-08-25 Olympus Corp 基板、半導体装置、撮像装置および基板の製造方法
JP2015008272A (ja) * 2013-05-27 2015-01-15 セイコーエプソン株式会社 電子部品、電子機器および移動体
US9331038B2 (en) * 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
WO2015037608A1 (ja) * 2013-09-12 2015-03-19 創光科学株式会社 紫外線発光装置
EP2950358B1 (en) * 2014-05-29 2021-11-17 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
KR102227774B1 (ko) * 2014-10-23 2021-03-16 삼성전자주식회사 발광다이오드 패키지 제조방법
JP6660687B2 (ja) * 2015-07-30 2020-03-11 シチズン電子株式会社 半導体素子および発光装置
JP2017112289A (ja) 2015-12-18 2017-06-22 日亜化学工業株式会社 発光装置
US9842818B2 (en) * 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
JP2017212266A (ja) * 2016-05-24 2017-11-30 日立オートモティブシステムズ株式会社 電子回路装置
JP6757006B2 (ja) * 2016-10-21 2020-09-16 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
JP7069496B2 (ja) * 2017-11-24 2022-05-18 日亜化学工業株式会社 半導体装置の製造方法
EP3872876B1 (en) * 2018-12-14 2023-06-14 Nuvoton Technology Corporation Japan Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JP2001085823A (ja) * 1999-09-17 2001-03-30 Denso Corp 電子部品の実装構造
JP2011009429A (ja) * 2009-06-25 2011-01-13 Panasonic Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP3872876A1 (en) 2021-09-01
WO2020121793A1 (ja) 2020-06-18
CN113506849B (zh) 2022-07-08
JP6754921B1 (ja) 2020-09-16
CN113506849A (zh) 2021-10-15
EP3872876B1 (en) 2023-06-14
US20230146321A1 (en) 2023-05-11
JP2020174194A (ja) 2020-10-22
EP3872876A4 (en) 2022-01-05
CN112368850A (zh) 2021-02-12
US11569424B2 (en) 2023-01-31
JP6788146B2 (ja) 2020-11-18
JPWO2020121793A1 (ja) 2021-02-15
US20210104652A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US7842547B2 (en) Laser lift-off of sapphire from a nitride flip-chip
JP4623953B2 (ja) 電磁ビームを放出する半導体チップおよびその製造方法
US7932111B2 (en) Substrate removal process for high light extraction LEDs
EP1727218B1 (en) Method of manufacturing light emitting diodes
JP6199281B2 (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板
KR101876008B1 (ko) Ｌｅｄ 구조체 및 이의 전사방법
US11417805B2 (en) Semiconductor device
US7126165B2 (en) Light emitting device assembly
US20230146321A1 (en) Semiconductor device
JP2007335877A (ja) 発光ダイオードおよびその製造方法
KR20180100287A (ko) Uv led 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant