JP2011009429A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011009429A
JP2011009429A JP2009151037A JP2009151037A JP2011009429A JP 2011009429 A JP2011009429 A JP 2011009429A JP 2009151037 A JP2009151037 A JP 2009151037A JP 2009151037 A JP2009151037 A JP 2009151037A JP 2011009429 A JP2011009429 A JP 2011009429A
Authority
JP
Japan
Prior art keywords
metal
bump
semiconductor device
bumps
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009151037A
Other languages
English (en)
Inventor
Hiroki Ikeuchi
宏樹 池内
Takeshi Kawabata
毅 川端
Tomonori Ito
知規 伊藤
Kaori Yano
かおり 矢野
Tatsuo Sasaoka
達雄 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009151037A priority Critical patent/JP2011009429A/ja
Publication of JP2011009429A publication Critical patent/JP2011009429A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

【課題】 接合面積が50%以上である低熱抵抗金属バンプを揺する半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置(200)は、半導体素子(101)と素子電極部(102)と金属配線層(105)が設けられた実装基板(106)と複数の金属バンプ(103)とを備え、金属バンプ(103)と素子電極部(102)および金属配線層(105)との接合面の少なくとも一方は固相接合面であり複数の金属バンプ(103)は直線上のスリット(107)で互いに隔てられている。
【選択図】図1

Description

本発明は、放熱性に優れた金属バンプを有する、半導体装置およびその製造方法に関する。
近年、半導体素子を用いた半導体装置において、例えば発光ダイオード等に代表される半導体素子の発熱が増大し、それに起因して半導体装置の性能や信頼性の低下が問題になっている。そこで、半導体素子から実装基板に効率的に放熱させて、半導体装置の性能と信頼性を向上させるために、半導体装置と実装基板との間の低熱抵抗化の取り組みが行われている。
発光ダイオードにおいては、Au(金)等のスタッドバンプを用いて発光素子の素子電極部と実装基板の金属配線層とを接合する、フリップチップ実装が知られている(例えば、特許文献1)。フリップチップ実装は、スタッドバンプを介して素子電極部と金属配線層とを短距離で接続することにより、半導体素子と実装基板との間の熱抵抗を小さくすることができ、効率的に放熱できる。
図13に、上述(特許文献1)の従来のスタッドバンプを用いたフリップチップ実装された発光ダイオードを示す。同図において、符号401はAuスタッドバンプ(以降、「スタッドバンプ」)を示し、符号102は素子電極部を示し、符号105は金属配線層を示す。なお、スタッドバンプを用いたフリップチップ実装では、電極に配置される複数のスタッドバンプ401は熱源側である素子電極部102から金属配線層105に放熱させる熱伝導経路を形成している。つまり、複数のスタッドバンプ401の合計接合面積は、素子電極部102から金属配線層105への放熱面積である。
従って、発光ダイオード101から実装基板106への放熱の効率を上げるためには、素子電極部102、スタッドバンプ401、および金属配線層105間での熱抵抗を低下させる必要がある。この観点から、同一電極に配置される複数のスタッドバンプ401の個々の接合面積を大きくすることで、放熱面積を増加させて低熱抵抗にできる(例えば、特許文献2)。一方、個々のスタッドバンプの接合面積は一定であっても、スタッドバンプ401の数を増やすことによって密に配置すれば、個々のスタッドバンプ401の接合面積の和である電極接合面積を増大できる。
図16および図17を参照して、スタッドバンプ数と接合面積の関係について説明する。図16は、スタッドバンプの数を増やした際の接合面積の変化の一例を示している。同図において、横軸はスタッドバンプ数を示し、縦軸は接合面積率であり素子電極部面積に対する接合面積の割合を示している。接合面積を増やす目的でスタッドバンプを増やしても、50%以上の接合面積を得る事はできないことがわかる。
図17は、バンプ数を増やしていった際の、バンプ配置を示す。同図においては、素子電極部102上に複数のスタッドバンプ401を密に配置する例として、それぞれ3個(3 Pointsと表示)、8個(8 Pointsと表示)、12個(12 Pointsと表示)、21個(21 Pointsと表示)、32個(32 Pointsと表示)、40個(40 Pointsと表示)、および56個(52 Pointsと表示)のスタッドバンプ401を格子状に配置した状態が示されている。同図に示すように、スタッドバンプ401の数の増加に伴いスタッドバンプ401の断面径は小さくなる。
一見すると接合面積は増大しているように見えるが、実際には図16に示したように、50%以上の接合面積を得る事はできない。このように、スタッドバンプの密度と配置を工夫することで、素子電極部面積に対する接合面積の割合を50%程度までに増大させることができる。しかしながら、バンプ数を多くすると、バンプ形成に時間を要し、コスト増大と歩留まり低下といった問題が発生する。
その他のフリップチップ実装として、バンプをめっきで形成する方法がある(例えば、特許文献2)。図14に、そのようなフリップチップ実装で構成される、発光ダイオードの一例を示す。発光ダイオード2は、サファイア基板20、n−GaN層21、発光層22、p−GaN層23、pコンタクト電極24、nコンタクト電極25、バンプ層51、融着接合部30、およびAl23基板3を含む。
サファイア基板20の下面には、n−GaN層21が形成されており、発光層22の下面には発光層22と、nコンタクト電極25が離れて形成されている。発光層22の下面にはp−GaN層23が形成されて、p−GaN層23の下面にはpコンタクト電極24が貼り付けられている。Al23(酸化アルミニウム)基板3上には、Ni層31とAu層32とから成る融着接合部30がp側とn側にそれぞれ1つずつ設けられている。p側およびn側の融着接合部30はそれぞれ、バンプ層51によってpコンタクト電極24およびnコンタクト電極25に電気的および物理的に接合されている。
バンプ層51はめっきで形成されており、融着接合部30は無電解めっきで形成されて金属配線層に当たる。このように、めっきバンプを用いることで、放熱面積を大きくとることができ、より低熱抵抗にすることができる。
特開2006−074007号公報 特開2006−128457号公報 特表2007−528588号公報
しかしながら、上述の従来技術では以下に述べる問題がある。図13を参照して、上述のスタッドバンプを用いる(特許文献1)場合の問題について説明する。同図に示すように、スタッドバンプの断面形状は円であると共に、好ましくは格子状に所定の間隔Gを有して等間隔に配列される。間隔Gは隣り合う2つのスタッドバンプ401の最短距離である間隔G1と、斜め方向に対抗する2つのスタッドバンプ401の間の間隔G2の2種類である。間隔G1の最小値は、スタッドバンプの接合時前後の大きさ、スタッドバンプ401の接合時の変形量、スタッドバンプ401の材質、およびスタッドバンプ401の成型方法や使用設備によって決定される。間隔G2の最小値も間隔G1に従って自動的に決定される。
よって、図17に示したように、スタッドバンプ401を素子電極部上に密に配置しようとしても、互いに所定の距離だけ間隔G(G1、G2)だけ開ける必要があり、つまり間隔G1或いは間隔G2だけ離れた4つの円(スタッドバンプ401の外形)で囲まれた領域Acはスタッドバンプ401による接合に用いることができない。この意味において、領域Acを非接合領域と呼ぶものとする。なお、非接合領域Acは、素子電極部102の端部においては、2つの円と素子電極部102の端部辺とで規定されることは言うまでもない。
図18を参照して、格子状に配列された4つのスタッドバンプ401の間に形成される非接合領域Acについて説明する。4つのスタッドバンプ401の1/4で規定される領域を非接合領域Acと定義し、2つのスタッドバンプ401により形成される領域を1/2非接合領域Acと定義し、1個のスタッドバンプ401で形成される領域を1/4非接合領域Acと定義する。非接合領域Acは、間隔G2の2本のラインで規定される直線領域Asと、同2本のラインとスタッドバンプ401の外形円との間に規定される湾曲領域Arとに大別出来る。
スタッドバンプ401の数の増加に伴いスタッドバンプ401の断面径は小さくなる(図17)。しかしながら、間隔G1および間隔G2はある程度まで小さくなるが、上述の様に自動的に決定される最小値以下にはならない。つまり、間隔G1或いは間隔G2が最小値になった場合、非接合領域Acに於ける直線領域Asは最小にすることは可能であるが、湾曲領域Arは縮小することはあってもなくすことは出来ない。
結果、素子電極部102上のスタッドバンプ401をいくら増やしても、スタッドバンプの接合面積の和である電極接合面積は素子電極部面積の50%程度までが限界である。言い換えれば、非接合領域Acの和も素子電極部102の50%程度を占める。スタッドバンプ401の合計接合面積を素子電極部102から金属配線層105への放熱面積とする観点から、非接合領域Acの和は素子電極部102から金属配線層105への非放熱面積(或いは、断熱面積)と言える。なお、スタッドバンプ401を格子状ではなく千鳥状に配列した場合も、非接合領域Acの形状は若干異なるものの、やはり、スタッドバンプ401による放熱面積は、素子電極部102の50%程度が限界である。
また、上述のめっきバンプを用いる場合(特許文献2)には、接合面積を大きくでき、放熱面積を増加させることは可能となる。しかしながら、接合面積の増大に応じて、固相接合時の実装荷重を上げる必要性が生じる。結果、大きくなった実装荷重のために、半導体素子が割れる等のダメージを受け易くなる。実装荷重を低下させるためには、金属配線層および金属バンプの表面粗さを低く抑えればよいが、コストが増大してしまう。なお、上述の複数のスタッドバンプから間隔Gを廃して、一つの巨大なバンプに一体化すれば、めっきバンプを用いるのと同様の問題が生じる。
本発明は、従来における問題を解決することを課題として、従来の構成では不可能であった低コストおよび低荷重で素子電極部に対して接合面積が50%以上である低熱抵抗金属バンプを揺する半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決する為に、
本発明に係る半導体装置は、
半導体素子と、当該半導体素子上に設けられた素子電極部と、
前記半導体素子を搭載する面に金属配線層が設けられた実装基板と、
前記素子電極部と前記金属配線層とを接合する複数の金属バンプとを備え、
前記金属バンプと前記素子電極部および前記金属配線層との接合面の少なくとも一方は固相接合面であり、
前記複数の金属バンプは、前記接合面に対して概ね垂直な方向に延在する直線上のスリットで互いに隔てられていることを特徴とする。
本発明の半導体装置によれば、半導体素子の発熱を実装基板に効率的に放熱することができる。
本発明の実施の形態に係る発光ダイオードの構成を示す断面図である。 図1における素子電極部および金属バンプの配置の説明図である。 図2の金属バンプの形状例を示す断面図である。 図1の発光ダイオードの製造方法の説明図である。 図4の示す金属バンプの成形方法の説明図である。 図5のマスクの説明図である。 図1の金属バンプの接合後の形状を示す平面図である。 図5のマスクの一部を示す平面図である。 図2の金属バンプの形状の例を示す平面図である。 図9の金属バンプの製造に用いるマスクの一部分を示す平面図である。 図10に示したのとは異なるマスクの一部分を示す平面図である。 図2に示したのとは異なる金属バンプの説明図である。 従来の発光ダイオードの構成の説明図である。 図13に示したのとは異なる従来の発光ダイオードの構成を示す断面図である説明図である。 スリット幅、スリット間の距離と接合面積率との関係を示すグラフである。 スタッドバンプのバンプ数と接合面積の関係を示すグラフである。 スタッドバンプのバンプ数を増やした際のバンプの配置例の説明図である。 図13のスタッドバンプ間に形成される非接合領域の説明図である。
以下に、図面を参照して本発明の実施の形態に係る半導体装置について説明する。図1に、半導体素子の一例として、発光ダイオード101を用いた半導体装置200の縦断面を示す。半導体装置200は、半導体素子(発光ダイオード)101、素子電極部102、金属バンプ103、固相接合面104、金属配線層105、実装基板106、封止樹脂108、および活性層203を含む。
発光ダイオード101は、本実施の形態においては、厚み(図1において上下方向の寸法)が0.1mmであり、縦横(図1において左右方向および奥行き方向の寸法)が0.8mmである直方体に形成されている。発光ダイオード101は、図1に示す例に於いては、上側に光が放射され、光が放射される面の反対の面に厚み1μm以下の素子電極部102が形成されている。
図2に、発光ダイオード101の活性層203上に設けられている素子電極部102を図1に於いて下から見た様子を示す。素子電極部102は発光ダイオード101の1面(活性層203)の面積の50%以上を占めている。素子電極部102は、P電極110とN電極109との2つの電極部に別れており、P電極の方が大きく活性層203の下面の大半を占める。素子電極部102は、Au(金)もしくはAl(アルミニウム)で構成される。なお、N電極109が設けられている部分の半導体素子(発光ダイオード101)の厚みは、P電極110が設けられている部分と比べて1μm程度薄い。
P電極110にはm個(mは自然数)の金属バンプ103が設けられ、N電極109にはn個(mはnより大きな自然数)の金属バンプ103が設けられている。なお、本例においては、mは112であり、nは4である。つまり、素子電極部102には、(m+n)個の金属バンプ103が設けられている。金属バンプ103、縦長さ20〜22μm、および横長さ20〜22μmで規定される矩形状断面を有し、厚さが8μm程度の四角柱状に形成されている。そして、金属バンプ103は互いに、直線上のスリット107によってに所定の間隔Gsで格子状に配列されている。
言い換えれば、P電極110においては、1つの巨大なバンプが、縦横に20μm〜22μmの間隔で格子状に配列された10×10本のスリット107によって、個々の金属バンプ103に分割されている。N電極109においては、同様に、1つのバンプが縦横に格子状に配列された1×1本のスリット107によって金属バンプ103に分割されている。
なお、間隔Gsは上述の従来技術に於ける間隔G1と同様に隣り合う2つの金属バンプ103の最短距離であり、その最小値は金属バンプ103の接合時前後の大きさ、金属バンプ103の接合時の変形量、金属バンプ103の材質、および金属バンプ103の成型方法や使用設備によって決定される。
このように、本発明においては、個々の金属バンプ103は、矩形状断面を有すると共に、互いに直線上のスリット107によって間隔Gsで格子状に配列されている。つまり、本発明における複数の金属バンプ103はそれぞれ直線上のスリット107(間隔Gs)によって隔てられているので、従来の半導体装置における非接合領域Acを構成する直線領域Asに相当する領域(スリット107)は有しているが、湾曲領域Arに相当する領域は有していない。つまり、本発明においては、湾曲領域Arを無くすことによって金属バンプ103による接合面積の増大を可能としている。
なお、図2では、作図上の都合により、10×10本のスリット107で分割されている金属バンプ103の例が示されている。しかしながら、本実施の形態においては、好ましくは縦横に27本ずつ形成されたスリット107で分割された金属バンプ103が、P電極110に639個が配置され、そしてN電極109に16個が配置されているのが見て取れる。
実装基板106は、厚さが0.8mmのAl23のセラミック材料であり、厚さが2μm以上且つ表面粗さがRa0.5μmである金属配線層105が形成されている。なお、実装基板106の構成材料として、Al23、AlN、SiC、Al、Cu(銅)、およびガラスエポキシから選択できる。表面粗さはセラミック材料の研磨工程によって変化し、より平坦に仕上げることが可能であるが、コストは増大する。
金属配線層105の最表面層は、Au、Al、Cu(銅)、およびSn(錫)のいずれかであって、金属バンプ103と同一の金属を用いると固相接合面が良好に形成されて良い。なお、金属配線層105は積層構造になっていてもよく、CuもしくはAlによる層と最表面層との積層構造にすると、熱が拡散することで実装基板に効率よく熱が伝わり、放熱性が向上して、低熱抵抗化が実現される。
図3を参照して、金属バンプ103およびスリット107のとり得る形状について説明する。便宜上、図3a)、3b)、および3c)に示される金属バンプ103およびスリット107をそれぞれ、金属バンプ103a、103b、および103cとスリット107a、107b、および107cと識別するものとする。
図3a)に示す例では、上述のようにスリット107aは素子電極部102から金属配線層105まで形成されている。つまり、複数の金属バンプ103aは、素子電極部102から金属配線層105の間で、それぞれ他の金属バンプ103と接触することなく独立して形成されている。
このような構造の結果、複数の金属バンプ103は、素子電極部102に対して個別或いは同時に設けることが出来るので、金属バンプ103の形成の自由度が確保できる。さらに、超音波振動による接合のさいに、金属バンプ103aは個々に振動できので、変形および接合が容易である。
図3b)に示す例では、スリット107bは素子電極部102および金属配線層105の近傍でのみ形成されている。つまり、複数の金属バンプ103bは、素子電極部102および金属配線層105との接合面でのみ他の金属バンプ103と接触することなく空間で隔てられ、中間部では接触あるいは一体的に形成されている。
このような構造の結果、複数の金属バンプ103bは互いの接触部/接続部によって一体化されているので、金属バンプ103aに比べてより大面積の熱伝導経路を有するので、放熱性がすぐれる。一方、金属バンプ103bは、素子電極部102および金属配線層105に離散して接触するので、実装荷重を低く抑えることができる。
図3c)に示す例では、スリット107cは金属配線層105の付近にのみ形成されている。つまり、金属バンプ103は素子電極部102側で互いに接触あるいは一体的に形成されている。
このような構造の結果、金属バンプ103cは素子電極部102側で一体化されているので、素子電極部102からの熱を一体化された全面で受けること出来る。なお、金属バンプ103cはめっきで構成することでき、また金属配線層105に対しては離船して接触するので、実装荷重を低く抑えることができる。
なお、スリット107の幅(間隔Gs)、スリット107同士の間隔、スリット107の深さ(素子電極部102および金属配線層105間の主面に対して垂直方向の長さ)、スリット107の距離(素子電極部102および金属配線層105に平行方向の長さ)および金属バンプ103の高さ(素子電極部102および金属配線層105間方向の距離)は、形状に限定されるものではない。これらの値は、半導体素子101および素子電極部102の形状に応じて適宜変更しても良く、スリット107の距離を金属バンプ103の高さで除した数が3以下になるように形成してもよい。また、半導体素子101、実装基板106、および金属配線層105の形状は適宜変更してもよく、上記形状に限定されない。
次に、図4を参照して、半導体装置200の製造方法について説明する。先ず、図4a)に示すように、実装基板106が用意される。実装基板106の半導体素子が搭載される面には、金属配線層105が形成されている。
次に、図4b)に示すように、半導体素子である発光ダイオード101が用意される。発光ダイオード101の活性層203側の面には素子電極部102(P電極110およびN電極109)が形成されている。
次に、図4c)に示すように、素子電極部102上に金属バンプ103がめっきで形成される。以下に、図5を参照して本工程について説明する。金属バンプ103のめっき形成においては、先ず、図5a)に示すように、半導体素子101の素子電極部102がある面にレジスト301が塗布される。次に、図5b)に示すように、スリット107に相当する形状が形成されたマスク302を用いて、図5c)に示すようにレジスト301がパターンニングされて、素子電極部102上にレジスト301の開口部303が形成される。
マスク302は、その開口部303が、各辺が四角形の中心方向に凹形状となった四角形パターンであり、上下方向に比べ左右方向の長さが短い特徴をもつ。また、開口部303間の距離は9μm以下である。そして、図5d)に示すように、開口部に金属めっきを形成することで、図5e)に示す複数の金属バンプ103が形成される。
次に、図4d)に戻って、半導体素子101が実装基板106上に実装される。つまり、金属バンプ103が金属配線層105に超音波接合される。具体的には、実装基板106がステージ上に置かれた状態で、ステージを120℃から250℃の温度で維持する。次に発光ダイオード(半導体素子)101がボンディングツール201によって把持されて、金属配線層105上にマウントされる。そして、マウントされた金属配線層105に荷重204が印加されて、超音波振動205が与えられる。
超音波振動によって、金属バンプ103の接合部分の変形、特に超音波振動方向(図2に於いて左右方向)が促進される。マスク302の開口部四角形パターンにより形成された金属バンプ103は荷重と超音波によって変形して四角柱状となり、固相接合面104が形成される。なお、超音波振動を与えずに熱と荷重のみで接合する熱圧着接合で接合してもよい。また、ボンディングツール201を120℃から300℃に加熱するとより接合しやすくなる。
この際、金属バンプ103の高さ方向の変形量は2μm程度必要であり、超音波接合時に2μmの変形量が確保できるように荷重、温度、超音波振幅を設定する。高さ方向の変形量は、金属バンプ103の高さのばらつきが1μm程度であり、さらに金属配線層105は最大高さ粗さ1μm程度であるために、2μmとした。結果、それぞれの金属バンプ103の高さのばらつきが吸収でき、接合の密着性を確保できる。尚、金属バンプ103の高さのばらつき設定値は、実際のサンプルでの測定値のばらつきを加味して、2倍程度の余裕をみるものとする。超音波接合の結果、金属バンプ103は21〜23μm×21〜23μm高さ8μm程度の四角柱が並んだ形状になる。
金属バンプ103の厚さをTsとし、スリット107の幅(間隔Gs)をGsとし、スリット107間の距離をDsおよび変形量Vdとすると、Ts × Gs ≒ Vd × Dsが成立するように構成することによって、変形後のスリット幅が最小となるために接合面積を最大化できる。
最後に、図4e)に示すように、封止樹脂108が形成される。具体的には、未硬化状態の封止樹脂108が実装基板106上に供給される。これには、型を用いる方法と、印刷によるものがある。次に、封止樹脂108が硬化温度まで加温され、硬化されて、半導体装置(発光ダイオード)200が完成する。
上述の製造方法によれば、低荷重で大面積の接合が実現できる。マスク302の開口部303は、各辺が四角形の中心方向に凹形状となった四角形パターンであり、かつ上下方向に比べ左右方向の長さが短い。結果、マスク302の開口部303と同一の底面を有する柱が並んだ構造を有する複数の金属バンプ103が超音波接合によって変形しながら金属配線層105に接合される。金属バンプ103は、特に超音波振動方向(図2においては左右方向)の変形が促進されるために、超音波接合後の金属バンプ103の形状は図2に示した四角形柱状になり、スリット幅を狭くすることができる。
また、素子電極部102と金属配線層105をスリット107が形成された複数の金属バンプ103を介して接合することによって、素子電極部102と金属配線層105とが金属バンプ103によって大面積で接合されるので、放熱面積を大きくとることができ、低熱抵抗を実現できる。
また、スリット107の幅(間隔Gs)を5μm以下とすることで、大面積での接合が可能となる。図15の左部に、スリット107の幅(間隔Gs)と接合面積の関係を示す。スリット幅(間隔Gs)を小さくすることでバンプの面積率は急激に向上し、5μm以下でバンプ接合面積は50%以上となる。なお、スリット107の幅を5μm以下にすることが望ましいが、金属バンプ103の接合手段として用いられる超音波振動の振幅の1/2より大きく設定されることが好ましい。つまり、金属バンプ103の接合時には、金属バンプ103の上面は超音波振動の方向に変形(拡大)して、金属配線層105(或いは素子電極部102)と固相接合面104を形成する。この場合、隣接する金属バンプ103の接合時に互いに干渉することなく固相接合面104を形成できる。結果、実装荷重の増大を抑えながら、より接合面積を確保できる。
さらに、マスク302の開口部303の幅が9μm以下であるため、超音波接合による金属バンプ103の変形によって、スリット107の幅は5μm以下となる。これに対して従来技術であるスタッドバンプでは、バンプ接合面積を50%以上にすることはできない。
さらに、スリット107間の距離を金属バンプ103の高さで除した数が3以下になるように形成した構成にすることで、金属バンプ103は低荷重でも変形しやすくなる。超音波接合時に、金属バンプ103が金属配線層105に接触部分は、荷重がかかっているため高い摩擦力が発生し、金属は流動しにくい。
接触部分が、金属バンプ103の表面積に比して大部分を占めると、金属バンプ103のうち流動可能な体積が少ないために金属バンプ103は変形しづらく、実装には高い荷重が必要である。つまり、金属バンプ103を複数のスリット107で分割されるように構成することによって、金属バンプ103が金属配線層105に接触する部分が減少するとともに、金属バンプ103の流動可能な体積(スリット107による)が増加し、金属バンプ103の変形が容易になるために、低い荷重での実装が可能となる。
スリット107間の距離を短く構成すれば、金属バンプ103の断面形状が小さくなるため、実装時の荷重を低くできる。しかしながら、接合面積も小さくなってしまうため、荷重と接合面積との関係を考慮して適切に設定しなければならない。
図15の右部に、スリット107間の距離と接合面積率を示す。グラフより、スリット107間の距離(つまり、金属バンプ103の矩形状断面の一辺の長さ)を20μmとすることで、金属バンプ103の接合面積と変形量を両立させることができることが読み取れる。
なお、スリット107は、図2においては縦横の全てのスリットの幅が同一であるが、図7に示すように、一方向のみ幅が狭くなっている構成でも良い。本構成は、製造方法においてマスク302の形状を図8に示した形状に変更した場合の構成である。ただし、超音波接合時の振動方向は図面に向かって左右方向とする。金属バンプ103の変形は、超音波接合時の振動によって促進されるため、超音波振動方向が他方向に比べ変形量が多くなり、接合後の金属バンプ103は図7に示す形状となる。かかる構成によれば、マスク302の加工コストを低減することができる。
また、スリット107は、図9に示すように縦横のスリット間隔が異なりスリット幅が同一であるように構成されてもよい。マスク302の形状は、図10に示した形状に変更すればよい。ただし、超音波接合時の振動方向は図面に向かって左右方向とする。この場合、金属バンプ103は上下方向に比べて左右方向に変形し難くなる。超音波接合時には振動方向である左右方向の変形が促進されるため、両者の効果が合わさることで、金属バンプ103は上下左右方向に均一に変形して、図9に示した構成を実現できる。かかる構成によれば、マスク302の加工コストを低減できるとともに、放熱面積を図7に示した
構成よりも大きくとることができる。
また、図9に示した構成は、マスク302の形状を図11に示した形状に変更した場合にも実現できる。かかる構成によれば、マスク302の加工コストを低減できるとともに、放熱面積を図7に示した構成よりも大きくとることができる。
また、図12に示すように、本発明はスリットを直線的に形成せずとも実施できる。図12では、バンプは分割された結果、六角柱となる。
本発明の半導体装置は、有する半導体素子からの発熱が問題と成りうる半導体装置に適用できる。
101 半導体素子(発光ダイオード)
102 素子電極部
103 金属バンプ
104 固相接合面
105 金属配線層
106 実装基板
107、107a、107b、107c スリット
108 封止樹脂
109 N電極
110 P電極
200 半導体装置
201 ボンディングツール
202 吸着孔
203 活性層
204 荷重印加方向
205 超音波振動方向
301 レジスト
302 マスク
303 マスク開口部
401 Auスタッドバンプ
51 めっきバンプ
30 融着接合部
Ac 非接合領域
As 直線領域
Ar 湾曲領域

Claims (11)

  1. 半導体素子と、
    当該半導体素子上に設けられた素子電極部と、
    前記半導体素子を搭載する面に金属配線層が設けられた実装基板と、
    前記素子電極部と前記金属配線層とを接合する複数の金属バンプとを備え、
    前記金属バンプと前記素子電極部および前記金属配線層との接合面の少なくとも一方は固相接合面であり、
    前記複数の金属バンプは、前記接合面に対して概ね垂直な方向に延在する直線上のスリットで互いに隔てられていることを特徴とする半導体装置。
  2. 前記スリットの幅は5μm以下であることを特徴とする請求項1に記載の半導体装置。
  3. 前記素子電極部はそれぞれ、前記金属バンプが複数個設けられているP電極とN電極とを備える請求項1および請求項2の何れかに記載の半導体装置。
  4. 前記金属バンプは、めっきで形成されていることを特徴とする請求項3に記載の半導体装置。
  5. 前記金属バンプは、前記スリット間の距離を当該金属バンプの高さで除した数が3以下であることを特徴とする請求項3に記載の半導体装置。
  6. 前記固相接合面は、前記素子電極部および前記金属配線層の何れか一方に対して押しつけられた前記金属バンプが超音波振動に駆動されて形成されたことを特徴とする、請求項3に記載の半導体装置。
  7. 前記スリットは、少なくとも前記超音波振動方向に直交する方向に形成されている事を特徴とする、請求項3に記載の半導体装置。
  8. 前記スリットは、前記超音波振動方向に交差する本数が交際しない本数よりも少ないことを特徴とする、請求項7に記載の半導体装置。
  9. 請求項1に記載の金属バンプの形成方法であって、
    前記素子電極および前記金属配線層上の何れかにレジストを塗布する工程と、
    各辺が多角形の中心方向に凹形状となった多角形パターンを有するマスクによって前記レジストをパターンニングして当該多角形パターンの開口部を形成する工程と、
    前記開口部に金属めっきを形成し前記多角形パターンの金属バンプを形成する工程とを備える金属バンプの製造方法。
  10. 前記開口部の間の距離が9μm以下であることを特徴とする、請求項9に記載の金属バンプの製造方法。
  11. 前記スリットの幅は5μm以下且つ前記超音波振動の振幅の1/2より大きいことを特徴とする請求項1に記載の半導体装置。
JP2009151037A 2009-06-25 2009-06-25 半導体装置およびその製造方法 Pending JP2011009429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009151037A JP2011009429A (ja) 2009-06-25 2009-06-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009151037A JP2011009429A (ja) 2009-06-25 2009-06-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011009429A true JP2011009429A (ja) 2011-01-13

Family

ID=43565748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009151037A Pending JP2011009429A (ja) 2009-06-25 2009-06-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011009429A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368675B2 (en) 2014-02-28 2016-06-14 Nichia Corporation Method of manufacturing light-emitting device and wiring substrate for light-emitting element
JP2018067681A (ja) * 2016-10-21 2018-04-26 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
WO2020121793A1 (ja) 2018-12-14 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
JP2020129683A (ja) * 2018-02-01 2020-08-27 パナソニック株式会社 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368675B2 (en) 2014-02-28 2016-06-14 Nichia Corporation Method of manufacturing light-emitting device and wiring substrate for light-emitting element
JP2018067681A (ja) * 2016-10-21 2018-04-26 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
US11742461B2 (en) 2018-02-01 2023-08-29 Nuvoton Technology Corporation Japan Semiconductor device
JP2020129683A (ja) * 2018-02-01 2020-08-27 パナソニック株式会社 半導体装置
JP7122363B2 (ja) 2018-02-01 2022-08-19 ヌヴォトンテクノロジージャパン株式会社 半導体装置
US11417805B2 (en) 2018-02-01 2022-08-16 Nuvoton Technology Corporation Japan Semiconductor device
US11183615B2 (en) 2018-02-01 2021-11-23 Nuvoton Technology Corporation Japan Semiconductor device
JP2021057608A (ja) * 2018-02-01 2021-04-08 ヌヴォトンテクノロジージャパン株式会社 半導体装置
CN112368850B (zh) * 2018-12-14 2021-06-22 新唐科技日本株式会社 半导体装置
CN113506849A (zh) * 2018-12-14 2021-10-15 新唐科技日本株式会社 半导体装置
CN112368850A (zh) * 2018-12-14 2021-02-12 新唐科技日本株式会社 半导体装置
EP3872876A4 (en) * 2018-12-14 2022-01-05 Nuvoton Technology Corporation Japan SEMICONDUCTOR COMPONENT
CN113506849B (zh) * 2018-12-14 2022-07-08 新唐科技日本株式会社 半导体装置
JP2020174194A (ja) * 2018-12-14 2020-10-22 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
JP6754921B1 (ja) * 2018-12-14 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
US11569424B2 (en) 2018-12-14 2023-01-31 Nuvoton Technology Corporation Japan Semiconductor device
WO2020121793A1 (ja) 2018-12-14 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
US8786065B2 (en) Substrate, light emitting device and method for manufacturing substrate
JP6487122B2 (ja) 電力用半導体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JP6287789B2 (ja) パワーモジュール及びその製造方法
JPWO2014010220A1 (ja) サブマウントおよび封止済み半導体素子ならびにこれらの作製方法
JP2011009429A (ja) 半導体装置およびその製造方法
JP2011181576A (ja) 半導体発光素子及びそれを用いた半導体発光装置
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP5519383B2 (ja) 半導体発光装置
JP2017123360A (ja) 半導体モジュール
JP5870113B2 (ja) 半導体装置
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP6406996B2 (ja) 半導体装置
WO2014136735A1 (ja) 半導体装置
TW201517217A (zh) 半導體裝置及其製造方法
US20150294928A1 (en) Semiconductor device
JP5800716B2 (ja) 電力用半導体装置
JP6094592B2 (ja) 半導体装置とその製造方法
JP5912471B2 (ja) 半導体デバイス
JP6780293B2 (ja) 発光装置の製造方法
WO2017043480A1 (ja) 半導体パッケージ
JP2014160748A (ja) フリップチップ型半導体素子、半導体装置及びその製造方法
JP2018116960A (ja) 電力用半導体装置
JPWO2020246217A1 (ja) 半導体発光素子及び半導体発光装置