JPWO2014010220A1 - サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 - Google Patents

Abstract

メイン基板上のＩＣと容易に接続することができる、半導体素子（１０４）を備えたサブマウント（１００）を提供すること。本発明の一実施形態に係るサブマウント（１００）は、基板（１０１）と、電極（１０２），（１０３）と、半導体素子（１０４）と、Ａｕワイヤ（１０５）と、金バンプ（１０６），（１０７）とから構成される。電極（１０２），（１０３）と、半導体素子（１０４）と、Ａｕワイヤ（１０５）と、金バンプ（１０６），（１０７）とは、樹脂（１０８）により基板（１０１）上で封止される。金バンプ（１０７）は、電極（１０３）上かつＡｕワイヤ（１０５）上にボールボンディングにより形成された後、ダイシングにより切断されて側面が露出する。露出した面が、サブマウント（１００）の側面電極として機能することとなる。

Description

本発明は、サブマウントおよび封止済み半導体素子ならびにこれらの作製方法に関する。

従来、サブマウントを実装する半導体モジュールには、サブマウントの素子搭載面に電極を形成するだけでなく、サブマウントの側面部にも電極を形成するものがある。

従来技術の例として、図２６に示すようなモジュールがある。このモジュール１０９は、メイン基板１１０と、メイン基板１１０上のＩＣ１１１と、メイン基板１１０上のサブマウント１００とから構成される。サブマウント１００は、素子搭載面上に半導体素子１０４を備えている。

図２６に示すモジュールでは、サブマウント１００において、スルーホール電極と素子搭載用電極とが電極１０２として形成されている。ＩＣ１１１と電極１０２とをＡｕワイヤ１１２で接続することにより、ＩＣ１１１−半導体素子１０４間の電気的接続を実現している。

しかし、図２６に示すモジュールでは、電極１０２が基板１０１の二面に亘って形成され電極面積が大きい。従って、寄生容量は大きくなる。さらに、図２６に示すモジュールは、スルーホールランド部も備えているので、ピッチが大きくなり高密度なサブマウントを作製することができないという問題があった。

特開平９―５１０５３号公報

本発明は、上記の問題を鑑みてなされたものである。本発明の目的は、基板上でＩＣとサブマウントとを電気的に接続する際に、サブマウントの側面上に新たな電極を形成する必要がなく、寄生容量が小さく、且つ高密度なサブマウントを提供することである。

また、本発明の目的は、基板上でＩＣと封止済み半導体素子とを電気的に接続する際に、封止済み半導体素子の側面上に新たな電極を形成する必要がない封止済み半導体素子を提供することである。

本発明は、基板と、基板上の電極と、基板上の半導体素子と、半導体素子および電極を接続するワイヤと、電極上かつワイヤ上の、１または複数のバンプとを備えたサブマウントであって、電極と、半導体素子と、ワイヤと、１または複数のバンプとは、基板上で樹脂により封止され、１または複数のバンプは、切断面を有し、切断面は、サブマウントの表面に露出しており、切断面は、サブマウントの電極であることを特徴とする。

本発明は、基板と、基板上の電極と、基板上の半導体素子と、半導体素子および電極を接続するワイヤと、電極上かつワイヤ上のバンプとを備えたサブマウントであって、バンプは、基板上で均一に塗布されない第１の樹脂により封止され、バンプは、露出した切断面を有し、露出した切断面は、サブマウントの電極であることを特徴とする。

本発明の一実施形態において、サブマウントは、電極と、半導体素子と、ワイヤと、バンプと、第１の樹脂とを、封止する第２の樹脂をさらに備え、第１の樹脂は、第２の樹脂より硬いことを特徴とする。さらに、本発明の一実施形態において、サブマウントは、基板上に溝を形成し、記半導体素子は、溝内に搭載することを特徴とする。

本発明の一実施形態は、メイン基板と、メイン基板上のＩＣと、メイン基板上の電極と、ＩＣおよび電極を接続するワイヤと、メイン基板上の電極上の、サブマウントとを備えたモジュールであって、サブマウントのバンプの露出した切断面およびメイン基板上の電極は、導電性接着剤により接着されることを特徴とする。

本発明の一実施形態は、メイン基板と、メイン基板上のＩＣと、メイン基板上の、サブマウントとを備えたモジュールであって、メイン基板は、素子搭載面として高い面と低い面とを有し、ＩＣは、高い面上に実装され、サブマウントは、低い面上に実装され、ＩＣおよびサブマウントをワイヤボンディングするためのワイヤとをさらに備えたことを特徴とする。

本発明の一実施形態は、メイン基板と、メイン基板上のＩＣと、ＩＣ上のスペーサと、スペーサ上の、サブマウントとを備えたモジュールであって、スペーサによって作り出された空間に設置された１または複数のバンプにより、ＩＣとサブマウントが備えたバンプとの間の電気的接続を実現することを特徴とする。

本発明は、半導体素子と、半導体素子上のバンプとを備えた封止済み半導体素子であって、バンプは、半導体素子上で樹脂により封止され、バンプは、露出した切断面を有し、露出した切断面は、封止済み半導体素子の電極であることを特徴とする。

本発明は、半導体素子と、半導体素子上のバンプとを備えた封止済み半導体素子であって、バンプは、半導体素子上でバンプの周りのみを塗布する第１の樹脂により封止され、バンプは、露出した切断面を有し、露出した切断面は、封止済み半導体素子の電極であることを特徴とする。

本発明の一実施形態において、封止済み半導体は、半導体素子と、バンプと、第１の樹脂とを、封止する第２の樹脂をさらに備え、第１の樹脂は、第２の樹脂より硬いことを特徴とする。

本発明の一実施形態は、メイン基板と、メイン基板上のＩＣと、メイン基板上の電極と、ＩＣおよび電極を接続するワイヤと、メイン基板上の電極上の、封止済み半導体素子とを備えたモジュールであって、封止済み半導体素子のバンプの露出した切断面およびメイン基板上の電極は、導電性接着剤により接着されることを特徴とする。

本発明の一実施形態は、メイン基板と、メイン基板上のＩＣと、メイン基板上の、封止済み半導体素子とを備えたモジュールであって、メイン基板は、素子搭載面として高い面と低い面とを有し、ＩＣは、高い面上に実装され、封止済み半導体素子は、低い面上に実装され、ＩＣおよび封止済み半導体素子をワイヤボンディングするためのワイヤと、封止済み半導体素子が備えたバンプ上のかつワイヤ上の、バンプとをさらに備えたことを特徴とする。

本発明の一実施形態は、メイン基板と、メイン基板上のＩＣと、メイン基板上のスペーサと、スペーサ上の、封止済み半導体素子とを備えたモジュールであって、スペーサによって作り出された空間に設置された１または複数のバンプにより、ＩＣと封止済み半導体素子が備えたバンプとの間の電気的接続を実現することを特徴とする。

本発明の一実施形態は、回路基板と、封止済み半導体素子とを備えたモジュールであって、回路基板および封止済み半導体素子は、封止済み半導体素子のバンプの露出した切断面に半田付けすることにより、電気的に接続されることを特徴とする。

本発明は、半導体素子および電極を、基板上で、ワイヤを使用したワイヤボンディングにより接続するステップと、電極上にかつワイヤ上に、ボールボンディングにより、１または複数のバンプを形成するステップと、半導体素子と、電極と、ワイヤと、バンプとを、基板上で樹脂により封止するステップと、樹脂を硬化させるステップと、基板と、電極と、１または複数のバンプと、樹脂とをダイシングラインに沿ってダイシングするステップとを備えたことを特徴とする。さらに、本発明は、基板上に溝を形成し、半導体素子を溝内に搭載するステップを備えることを特徴とする。

本発明は、ウエハ上に、ボールボンディングによりバンプを形成するステップと、バンプを、ウエハ上で樹脂により封止するステップと、樹脂を硬化させるステップと、ウエハと、バンプと、樹脂とをダイシングラインに沿ってダイシングするステップとを備えたことを特徴とする。

本発明により、基板上のＩＣおよび微小な素子を、効率的に電気的接続することができる。

具体的には、本発明に係るサブマウントの電極について、従来技術よりも電極面積を小さくすることができるので、寄生容量の低減に資する。

また、上記従来のサブマウントは２層基板であるが、本願発明では単層基板なのでより安価に作製することができる。

さらに、本発明に係るサブマウントの電極について、電極形成のファインパターンを作製することができる。パターンの密度を大きくすることができるので、高密度アプリケーションに適している。

図１Ａは、本発明の第１の実施形態に係るサブマウントの構成を示す平面図である。 図１Ｂは、図１Ａの断面線ＩＢ−ＩＢにおける断面図である。 図２は、本発明の第１の実施形態に係るサブマウントの構成を示す断面図である。 図３Ａは、本発明の第１の実施形態に係るサブマウントを作製する工程を示す図である。 図３Ｂは、本発明の第１の実施形態に係るサブマウントを作製する工程を示す図である。 図３Ｃは、本発明の第１の実施形態に係るサブマウントを作製する工程を示す図である。 図３Ｄは、本発明の第１の実施形態に係るサブマウントを作製する工程を示す図である。 図４Ａは、本発明の第１の実施形態に係るサブマウントを備えたモジュールの構成を示す平面図である。 図４Ｂは、図４Ａの断面線ＩＶＢ−ＩＶＢにおける断面図である。 図５Ａは、本発明の第１の実施形態に係るサブマウントを備えたモジュールの構成を示す平面図である。 図５Ｂは、図５Ａの断面線ＶＢ−ＶＢにおける断面図である。 図６Ａは、本発明の第２の実施形態に係る封止済み半導体素子の構成を示す平面図である。 図６Ｂは、図６Ａの断面線ＶＩＢ−ＶＩＢにおける断面図である。 図７Ａは、本発明の第２の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図７Ｂは、本発明の第２の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図７Ｃは、本発明の第２の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図８Ａは、本発明の第２の実施形態に係る封止済み半導体素子を備えたモジュールの構成を示す平面図である。 図８Ｂは、図８Ａの断面線ＶＩＩＩＢ−ＶＩＩＩＢにおける断面図である。 図９は、本発明の第３の実施形態に係るサブマウントの構成を示す図である。 図１０は、本発明の第４の実施形態に係るサブマウントの構成を示す図である。 図１１は、本発明の第５の実施形態に係る封止済み半導体素子の構成を示す図である。 図１２は、本発明の第６の実施形態に係る封止済み半導体素子の構成を示す図である。 図１３Ａは、本発明の第７の実施形態に係るモジュールの構成を示す平面図である。 図１３Ｂは、図１３Ａの断面線ＸＩＩＩＢ−ＸＩＩＩＢにおける断面図である。 図１４は、本発明の第７の実施形態に係る他のモジュールの構成を示す断面図である。 図１５Ａは、本発明の第８の実施形態に係るモジュールの構成を示す平面図である。 図１５Ｂは、図１５Ａの断面線ＸＶＢ−ＸＶＢにおける断面図である。 図１６Ａは、本発明の第９の実施形態に係るモジュールの構成を示す平面図である。 図１６Ｂは、図１６Ａの断面線ＸＶＩＢ−ＸＶＩＢにおける断面図である。 図１７Ａは、本発明の第１０の実施形態に係るモジュールの構成を示す平面図である。 図１７Ｂは、図１７Ａの断面線ＸＶＩＩＢ−ＸＶＩＩＢにおける断面図である。 図１８Ａは、本発明の第１１の実施形態に係るモジュールの構成を示す平面図である。 図１８Ｂは、図１８Ａの断面線ＸＶＩＩＩＢ−ＸＶＩＩＩＢにおける断面図である。 図１９Ａは、本発明の第１２の実施形態に係るモジュールの構成を示す平面図である。 図１９Ｂは、図１９Ａの断面線ＸＩＸＢ−ＸＩＸＢにおける断面図である。 図２０は、本発明の第１３の実施形態に係る封止済み半導体素子の構成を示す斜視図である。 図２１Ａは、本発明の第１３の実施形態に係る封止済み半導体素子を備えたモジュールの構成を示す平面図である。 図２１Ｂは、図２１Ａの断面線ＸＸＩＢ−ＸＸＩＢにおける断面図である。 図２２Ａは、本発明の第１３の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図２２Ｂは、本発明の第１３の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図２２Ｃは、本発明の第１３の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図２３は、本発明の第１４の実施形態に係る封止済み半導体素子の構成を示す斜視図である。 図２４Ａは、本発明の第１４の実施形態に係る封止済み半導体素子を備えたモジュールの構成を示す平面図である。 図２４Ｂは、図２４Ａの断面線ＸＸＩＶＢ−ＸＸＩＶＢにおける断面図である。 図２５Ａは、本発明の第１４の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図２５Ｂは、本発明の第１４の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図２５Ｃは、本発明の第１４の実施形態に係る封止済み半導体素子を作製する工程を示す図である。 図２６は、従来技術に係るサブマウントを備えたモジュールの構成を示す図である。 図２７Ａは、本発明の第１の実施形態に係るワイヤボンディングの工程を示す図である。 図２７Ｂは、本発明の第１の実施形態に係る他のワイヤボンディングの工程を示す図である。 図２８Ａは、本発明の第１５の実施形態に係るサブマウントの構成を示す斜視図である。 図２８Ｂは、本発明の第１５の実施形態に係るサブマウントの構成を示す図である。 図２８Ｃは、本発明の第１５の実施形態に係る他のサブマウントの構成を示す図である。 図２９Ａは、本発明の第１５の本実施形態に係るワイヤボンディングの工程を示す図である。 図２９Ｂは、本発明の第１５の本実施形態に係るワイヤボンディングの工程を示す図である。 図２９Ｃは、本発明の第１５の本実施形態に係るワイヤボンディングの工程を示す図である。 図２９Ｄは、本発明の第１５の本実施形態に係るワイヤボンディングの工程を示す図である。 図３０は、本発明の第１６の実施形態に係るサブマウントの構成を示す図である。

以下、本発明の実施形態について、図面を参照しながら説明する。

[第１の実施形態]
図１は、本実施形態に係るサブマウントの構成を示す図である。図１Ａは、サブマウントの平面図である。図１Ｂは、図１Ａの断面線ＩＢ−ＩＢにおける断面図である。説明のために、図１Ａの上部は樹脂１０８がない状態での平面図であり、図１Ａの下部は樹脂１０８がある状態での平面図である。本願のその他の平面図についても同様に示す平面図があるので留意されたい。

図１に示すように、サブマウント１００は、基板１０１と、電極１０２，１０３と、半導体素子１０４と、Ａｕワイヤ１０５と、金バンプ１０６，１０７とから構成される。電極１０２，１０３と、半導体素子１０４と、Ａｕワイヤ１０５と、金バンプ１０６，１０７とは、樹脂１０８により基板１０１上で封止される。

基板１０１として、ガラスエポキシ基板、紙フェノール基板、紙エポキシ基板、ガラス・コンポジット基板、テフロン（登録商標）基板、アルミナ基板、シリコンインターポーザ基板、もしくはＬＴＣＣ基板等のリジット基板またはフレキシブル基板を使用することができる。

電極は、基板上にパターニングされる。本実施形態では、図１に示すように、上に半導体素子１０４が形成される電極１０２と、各々の上に金バンプ１０７が形成される直線上に配列された複数の電極１０３とがパターニングされている。電極材料として、Ｃｕを使うことができる。ＣｕにＮｉ／Ａｕメッキしたものを電極として使用した。なお、電極材料として、Ａｇ，Ａｕ等も使用することができ、メッキとして、Ｎｉ／Ｐｄ／Ａｕメッキ、Ｎｉ／Ｂメッキ、Ｎｉ／Ｐメッキ、Ａｇメッキ、Ｐｄ／Ｎｉメッキ、Ｐｄメッキ、Ｔｉ／Ｐｄ／Ａｕメッキ、Ｔｉ／Ｐｔ／Ａｕメッキ、Ｔｉ／Ｐｄ／Ｃｕ／Ｎｉ／Ａｕメッキ等も使用することができる。

半導体素子の表面には、図１Ａに示すように、電極などの回路パターンが形成されている。本実施形態に係る半導体素子１０４は、電極１０２上に形成されているが、必ずしも電極上に形成する必要はなく、半導体素子は、サブマウントの基板上に形成されれば良い。

Ａｕワイヤ１０５を用いたワイヤボンディングにより、半導体素子１０４と電極１０３とが接続される。なお、ワイヤボンディングの種類は、ボールボンディング、ウェッジボンディング等があり、ワイヤとして、Ａｕワイヤ以外にも、Ｐｔワイヤ、Ｃｕワイヤ、またはＡｌワイヤ等を使用することができる。

ワイヤボンディングの方法の例を、図２７ＡおよびＢに示す。一例として、ワイヤボンディングは、（１）ボールボンダーのＡｕワイヤ１０５の金バンプ１０６を半導体素子１０４のパッドにうつステップと（１ｓｔボンディング）、（２）Ａｕワイヤを切らずに基板１０１上の電極１０３にＡｕワイヤ１０５をつなげるステップと（２ｎｄボンディング）、（３）電極１０３上かつ２ｎｄボンディングでつなげたＡｕワイヤ１０５上に金バンプ１０７をうつステップとから行うことができる（図２７Ａを参照）。

他の例として、ワイヤボンディングは、（１）ボールボンダーのワイヤの金バンプ１０６を半導体素子１０４のパッドにうちワイヤを切るステップと、（２）電極１０３上に金バンプ１０７をうち（１ｓｔボンディング）、Ａｕワイヤを切らずに金バンプ１０６にＡｕワイヤ１０５をつなげるステップ（２ｎｄボンディング）とから行うことができる（図２７Ｂを参照）。本実施形態では、これら２つの工程のどちらかを使用してワイヤボンディングを行う。

金バンプ１０７は、電極１０３上かつＡｕワイヤ１０５上に、ボールボンディングにより形成される。金バンプ１０７の直径は、２０〜２００μｍであり、望ましくは４０〜１００μｍである。図１Ｂに示すように、金バンプ１０７は、モジュール側面における露出した面を有するが、これはダイシングにより切断面が露出しているのである。ダイシングなどを含むサブマウントの作製方法は後述する。金バンプ１０７の露出した面は、サブマウント１００の側面電極として機能することとなる。なお、バンプとして、金バンプ以外にも、白金（Ｐｔ）バンプまたは銅（Ｃｕ）バンプ等を使用することができる。

樹脂１０８は、電極１０２，１０３と、半導体素子１０４と、Ａｕワイヤ１０５と、金バンプ１０６，１０７とを基板１０１上に封止する。樹脂１０８として、熱硬化性やＵＶ硬化性を持つ、シリコーン樹脂、エポキシ樹脂、またはアクリル樹脂等を使用することができる。樹脂１０８は、半導体素子１０４を機械的に保護することまたは湿度、熱などの環境から保護することを目的として設けられる。ワイヤボンディングは加熱処理とともに行うことが多いことを考慮すると、樹脂１０８は、加熱時においても十分な硬さを有するものが望ましい。

図２は、本実施形態に係る他のサブマウントの構成を示す断面図である。なお、図１では、１個の金バンプ１０７の露出した面をサブマウントの側面電極として利用する構成を示したが、図２に示すように複数個のパンプの露出した面をサブマウントの側面電極として使用しても良い。

図３ＡないしＤは、本実施形態に係るサブマウントを作製する工程を示す図である。

先ず、Ａｕワイヤ１０５を用いたワイヤボンディングにより、半導体素子１０４と電極１０３とを接続する（図３Ａ）。

次に、電極１０３上かつＡｕワイヤ１０５上に、金バンプ１０７を形成する（図３Ｂ）。

次に、樹脂１０８を塗布して、電極１０２，１０３と、半導体素子１０４と、Ａｕワイヤ１０５と、金バンプ１０６，１０７とを基板１０１上に封止する。樹脂１０８は、基板１０１上に塗布する（図３Ｃ）。樹脂を塗布した後、加熱またはＵＶ硬化等により樹脂を硬化させる。

最後に、ダイシングラインに沿ってダイシングし、金バンプ１０７の切断面を露出させる（図３Ｄ）。金バンプ１０７の露出した面は、サブマウント１００の側面電極として機能することとなる。

図４に、本実施形態に係るサブマウントを備えたモジュールの構成を示す。図４Ａは、モジュールの平面図である。図４Ｂは、図４Ａの断面線ＩＶＢ−ＩＶＢにおける断面図である。

モジュール１０９は、メイン基板１１０と、ＩＣ１１１と、サブマウント１００と、Ａｕワイヤ１１２と、金バンプ１１３とから構成される。

ＩＣ１１１は、メイン基板１１０上に形成される。

サブマウント１００は、メイン基板１１０上に形成される。サブマウント１００の金バンプ１０７を有さない方の側面がメイン基板１１０と接着剤などにより接合される。

Ａｕワイヤ１１２を用いたワイヤボンディングにより、ＩＣ１１１とサブマウント１００の側面電極（すなわち、金バンプ１０７の露出した切断面）とが接続される。ダイシングによって露出した金バンプ１０７の切断面が、サブマウント１００の側面電極として機能していることがわかる。

図５に、本実施形態に係るサブマウントを備えたモジュールの別の構成を示す。図５Ａは、モジュールの平面図である。図５Ｂは、図５Ａの断面線ＶＢ−ＶＢにおける断面図である。

モジュール１０９は、メイン基板１１０と、ＩＣ１１１と、サブマウント１００と、メイン基板１１０上のパターン電極１１６と、バンプ１２３と、スペーサ１１８と、電気的接続１２０とから構成される。

図５に示す構成により、メイン基板１１０にＢＧＡのように接着されたＩＣ１１１と、サブマウント１００との間を電気的に接続することができる。

サブマウント１００は、メイン基板１１０上に形成される。サブマウント１００の金バンプ１０７を有する方の側面が下向きに配されて、電気的接続１２０を介して電極１１６と接続される。

金バンプ１０７と、電極１１６との間の電気的接続１２０は、金バンプや導電性接着剤により実現することができる。

ＩＣ１１１と電極１１６との間の電気的接続は、半田ボール等のバンプ１２３を用いて構成される。

本実施形態により、従来技術（図２６参照）のようにサブマウントの側面に電極パターンを形成することなく、ＩＣ１１１とサブマウント１００とを電気的に接続することができる。

[第２の実施形態]
図６は、本実施形態に係る半導体素子の構成を示す図である。図６Ａは、半導体素子の平面図である。図６Ｂは、図６Ａの断面線ＶＩＢ−ＶＩＢにおける断面図である。

図６に示すように、半導体素子１０４は、表面に金バンプ１０６を形成される。金バンプ１０６は、樹脂１０８により半導体素子１０４上で封止される。

金バンプ１０６は、半導体素子１０４上にボールボンディングにより形成される。金バンプの１０６の直径は、４０〜１００μｍが望ましい。図６Ｂに示すように、金バンプ１０６は、側面が露出しているが、これはダイシングにより切断面が露出しているのである。ダイシングなどを含む封止済み半導体素子の作製方法は後述する。金バンプ１０６の露出した面は、封止済み半導体素子の側面電極として機能することとなる。なお、バンプとして、金バンプ以外にも、白金（Ｐｔ）バンプまたは銅（Ｃｕ）バンプ等を使用することができる。

樹脂１０８として、熱硬化性やＵＶ硬化性を持つ、シリコーン樹脂、エポキシ樹脂、またはアクリル樹脂等を使用することができる。樹脂１０８は、半導体素子１０４を機械的に保護することまたは湿度、熱などの環境から保護することを目的として設けられる。ワイヤボンディングが加熱処理であることを考慮すると、樹脂１０８は、ワイヤボンディングの際（加熱時）においても十分な硬さを有するものを使用する必要がある。

図７ＡないしＣは、本実施形態に係る封止済み半導体素子を作製する工程を示す図である。

先ず、ダイシングしていないウエハ１１４の表面電極上に金バンプ１０６を形成する（図７Ａ）。

次に、樹脂１０８を塗布して、金バンプ１０６をウエハ１１４上で封止する。樹脂１０８は、ウエハ１１４上で均一になるように塗布する（図７Ｂ）。樹脂を塗布した後、加熱またはＵＶ硬化等により樹脂を硬化させる。

最後に、ダイシングラインに沿ってダイシングし、半導体素子１０４ごとに個片化する。ダイシングにより、金バンプ１０６の切断面が露出する（図７Ｃ）。金バンプ１０６の露出した面は、封止済み半導体素子の側面電極として機能することとなる。

図８に、本実施形態に係る封止済み半導体素子を備えたモジュールの構成を示す。図８Ａは、モジュールの平面図である。図８Ｂは、図８Ａの断面線ＶＩＩＩＢ−ＶＩＩＩＢにおける断面図である。

モジュール１０９は、メイン基板１１０と、ＩＣ１１１と、封止済み半導体素子（樹脂１０８で封止された金バンプ１０６を有する半導体素子１０４）と、Ａｕワイヤ１１２と、金バンプ１１３とから構成される。

ＩＣ１１１は、メイン基板１１０上に形成される。

封止済み半導体素子は、メイン基板１１０上に形成される。金バンプ１０６を有さない方の側面がメイン基板１１０と接合される。

Ａｕワイヤ１１２を用いたワイヤボンディングにより、ＩＣ１１１と封止済み半導体素子の側面電極（すなわち、金バンプ１０６の露出した切断面）とが接続される。ダイシングによって露出した金バンプ１０６の切断面が、封止済み半導体素子の側面電極として機能していることがわかる。なお、ワイヤボンディングの種類は、ボールボンディング、ウェッジボンディング等があり、ワイヤとして、Ａｕワイヤ以外にも、Ｐｔワイヤ、Ｃｕワイヤ、またはＡｌワイヤ等を使用することができる。

上記[第１の実施形態]および[第２の実施形態]では、基板上または半導体素子上に、１種類の樹脂を塗布している。しかし、樹脂塗布による封止には、その他のバリエーションが存在するので、以下の実施形態で説明する。

[第３の実施形態]
図９は、本実施形態に係るサブマウントの構成を示す図である。図９に示すように、樹脂１０８を金バンプ１０７が隠れるように塗布することができる。本実施形態に係るサブマウント１００は、樹脂１０８が基板１０１上で全体に亘って塗布されないことにおいて、[第１の実施形態]と相違する。樹脂１０８を除く他の構成要素については、[第１の実施形態]と同一であるので、説明を省略する。

本実施形態により、樹脂硬化時に半導体素子１０４に損傷を与えることがなくなる。また、塗布する樹脂の量を少なくすることができる。なお、半導体素子に損傷を与える原因としては、樹脂硬化または樹脂が温度サイクルによって膨張もしくは収縮することによる応力等が考えられる。

本実施形態に係るサブマウント１００は、金バンプ１０７を電極１０３上に形成することと、金バンプ１０７が隠れる程度に樹脂１０８を塗布することと、塗布した樹脂１０８を加熱またはＵＶ硬化等により硬化させた後で金バンプ１０７の切断面が露出するようにダイシングすることとにより作製される。ここで、樹脂１０８は、ワイヤボンディングの力に耐えられる硬さを有する。

[第４の実施形態]
図１０は、本実施形態に係るサブマウントの構成を示す図である。図１０に示すように、樹脂１０８を金バンプ１０７が隠れるように塗布し、さらに別の樹脂１１５を基板１０１上に塗布することができる。本実施形態に係るサブマウント１００は、樹脂１１５をさらに備えたことにおいて、[第３の実施形態]と相違する。樹脂１１５を除く他の構成要素については、[第３の実施形態]と同一であるので、説明を省略する。

本実施形態に係るサブマウント１００は、金バンプ１０７を電極１０３上に形成することと、金バンプ１０７が隠れる程度に樹脂１０８を塗布することと、基板１０１上に樹脂１１５を塗布することと、塗布した樹脂１１５を加熱またはＵＶ硬化等により硬化させた後で金バンプ１０７の切断面が露出するようにダイシングすることとにより作製される。ここで、樹脂１０８は、ワイヤボンディングの力に耐えられる硬さを有し、樹脂１１５は、樹脂１０８の硬さより柔らかい硬さを有する。

樹脂の硬さが硬すぎると、半導体素子１０４が傷付く恐れがある。しかし、本実施形態では、金バンプ１０７を硬い樹脂１０８で保護しながら、半導体素子１０４を柔らかい樹脂１１５で保護するので、半導体素子１０４が傷付くことを防止できる。

[第５の実施形態]
図１１は、本実施形態に係る封止済み半導体素子の構成を示す図である。図１１に示すように、半導体素子１０４上で金バンプ１０６の周りのみに樹脂１０８を塗布することができる。樹脂１０８が金バンプ１０６の周りのみに塗布されること以外は、[第２の実施形態]と同一であるので、説明を省略する。

本実施形態では、選択的に樹脂１０８を塗布する。選択的に樹脂を塗布することで、半導体素子が樹脂に覆われる部分を減らすことができる。本実施形態は、半導体素子が覆われる樹脂によって悪い影響を受けるような場合に有効である。

本実施形態に係る封止済み半導体素子は、金バンプ１０６をウエハ上に形成することと、金バンプ１０６が隠れる程度に樹脂１０８をウエハ塗布することと、塗布した樹脂１０８を加熱またはＵＶ硬化等により硬化させることと、金バンプ１０６の切断面が露出するようにウエハダイシングし、半導体素子１０４ごとに個片化することとにより作製される。ここで、樹脂１０８は、ワイヤボンディングの力に耐えられる硬さを有する。

[第６の実施形態]
図１２は、本実施形態に係る封止済み半導体素子の構成を示す図である。図１２に示すように、金バンプ１０６を中心に樹脂１０８を塗布し、さらに別の樹脂１１５を半導体素子１０４上に塗布することができる。本実施形態に係る半導体素子は、樹脂１１５をさらに備えたことにおいて、[第５の実施形態]と相違する。

本実施形態に係る半導体素子は、金バンプ１０６をウエハ上に形成することと、金バンプ１０６を中心として金バンプ１０６が隠れる程度に樹脂１０８をウエハに塗布することと、ウエハ上に樹脂１１５を塗布することと、塗布した樹脂１１５を加熱またはＵＶ硬化等により硬化させることと、金バンプ１０６の切断面が露出するようにダイシングし、半導体素子１０４ごとに個片化することとにより作製される。ここで、樹脂１０８は、ワイヤボンディングの力に耐えられる硬さを有し、樹脂１１５は、樹脂１０８の硬さより柔らかい硬さを有する。

半導体素子１０４を覆う樹脂の硬さが硬すぎると、半導体素子１０４が傷付く恐れがある。しかし、本実施形態では、金バンプ１０６を硬い樹脂１０８で保護しながら、半導体素子１０４を柔らかい樹脂１１５で保護するので、半導体素子１０４が傷付くことを防止できる。なお、半導体素子に損傷を与える原因としては、樹脂硬化または樹脂が温度サイクルによって膨張もしくは収縮することによる応力等が考えられる。

[第７の実施形態]
上記の[第４の実施形態]に係るサブマウントを搭載したモジュールのバリエーションについて、以下に説明する。

図１３Ａは、本実施形態に係るモジュールの構成を示す平面図であり、図１３Ｂは、図１３Ａの断面線ＸＩＩＩＢ−ＸＩＩＩＢにおける断面図である。図１３ＡおよびＢに示すように、本実施形態に係るモジュール１０９は、メイン基板１１０と、メイン基板１１０上の電極１１６と、メイン基板１１０上のＩＣ１１１と、メイン基板１１０上のサブマウント１００と、ＩＣ１１１とサブマウント１００とを接続するＡｕワイヤ１１２と、ＩＣ１１１上の金バンプ１１３とから構成される。

サブマウント１００は、電極１１６の上に実装される。この際、サブマウント１００の金バンプ１０７と電極１１６とは、導電性接着剤により接着されて、電気的に接続される。なお、図１３で示した構造では、金バンプ１０７と電極１１６とを導電性接着剤で接着して電気的接続を得た。

図１４は、本実施形態に係る他のモジュールの構成を示す断面図である。図１４に示すように、サブマウント１００と電極１１６との間にスペーサ１１８を挿入して、スペーサ１１８によってできた空間にバンプ１２３を設けることにより電気的接続を実現しても良い。

[第８の実施形態]
図１５Ａは、本実施形態に係るモジュールの構成を示す平面図であり、図１５Ｂは、図１５Ａの断面線ＸＶＢ−ＸＶＢにおける断面図である。図１５ＡおよびＢに示すように、本実施形態に係るモジュール１０９は、メイン基板１１０と、メイン基板１１０上の電極１１６と、メイン基板１１０上のＩＣ１１１と、メイン基板１１０上のサブマウント１００と、ＩＣ１１１とサブマウント１００とを接続するＡｕワイヤ１１２と、ＩＣ１１１上の金バンプ１１３とから構成される。

図１５Ｂに示すように、メイン基板１１０は、ザグリ加工によって段付けされており、素子搭載面は高い面と低い面とを有する。ＩＣ１１１は、メイン基板１１０の高い方の面上に実装され、サブマウント１００は、メイン基板１１０の低い方の面上に実装される。

ＩＣ１１１とサブマウント１００とをＡｕワイヤ１１２を用いて接続するために、ＩＣ基板上に金バンプ１１３を設ける。

本実施形態では、金バンプ１１３と、金バンプ１０７との間のＡｕワイヤ１１２の配線が短くインダクタンスを抑えることができる。従って、本実施形態に係るモジュールでは、高速線路を実現することができる。

[第９の実施形態]
図１６Ａは、本実施形態に係るモジュールの構成を示す平面図であり、図１６Ｂは、図１６Ａの断面線ＸＶＩＢ−ＸＶＩＢにおける断面図である。図１６ＡおよびＢに示すように、本実施形態に係るモジュール１０９は、メイン基板１１０と、メイン基板１１０上の電極１１６と、メイン基板１１０上のＩＣ１１１と、ＩＣ１１１上のスペーサ１１８と、スペーサ１１８上のサブマウント１００と、金バンプ１１３、１１７とから構成される。金バンプ１１７は、サブマウント１００が備えた金バンプ１０７の露出した切断面と接触している。

スペーサ１１８が、ＩＣ１１１とサブマウント１００との間に設置される。スペーサ１１８によって作り出された空間において、ＩＣ１１１上の金バンプ１１３と、金バンプ１１７とが接触する。かかる構成により、ＩＣ１１１とサブマウント１００とを電気的に接続することができる。

なお、上記の実施形態では、スペーサによってできた空間に２個の金バンプを設置することで、ＩＣ１１１−サブマウント１００間の電気的接続を実現しているが、電気的接続を得るために、スペーサによってできる空間に設置する金バンプの数は１以上の任意の数で良い。スペーサは、配線したパッドから出たＡｕワイヤ１１２とサブマウント１００とが接触しないように設けられるところ、スペーサにより生じた空間において任意の数の金バンプを使って電気的接続を実現する。

[第１０の実施形態]
上記の[第６の実施形態]に係る封止済み半導体素子を搭載したモジュールのバリエーションについて、以下に説明する。

図１７Ａは、本実施形態に係るモジュールの構成を示す平面図であり、図１７Ｂは、図１７Ａの断面線ＸＶＩＩＢ−ＸＶＩＩＢにおける断面図である。図１７ＡおよびＢに示すように、本実施形態に係るモジュール１０９は、メイン基板１１０と、メイン基板１１０上の電極１１６と、メイン基板１１０上のＩＣ１１１と、メイン基板１１０上の封止済み半導体素子と、ＩＣ１１１と封止済み半導体素子とを接続するＡｕワイヤ１１２と、ＩＣ１１１上の金バンプ１１３とから構成される。

封止済み半導体素子は、電極１１６の上に実装される。この際、封止済み半導体素子の金バンプ１０６と電極１１６とは、導電性接着剤により接着されて、電気的に接続される。

なお、図１７で示した構造では、金バンプ１０６と電極１１６とを導電性接着剤で接着して電気的接続を得た。しかし、封止済み半導体と電極１１６との間にスペーサを挿入して、スペーサ１１８によってできた空間にバンプを設けることにより電気的接続を実現しても良い。

[第１１の実施形態]
図１８Ａは、本実施形態に係るモジュールの構成を示す平面図であり、図１８Ｂは、図１８Ａの断面線ＸＶＩＩＩＢ−ＸＶＩＩＩＢにおける断面図である。図１８ＡおよびＢに示すように、本実施形態に係るモジュール１０９は、メイン基板１１０と、メイン基板１１０上の電極１１６と、メイン基板１１０上のＩＣ１１１と、メイン基板１１０上の封止済み半導体素子と、ＩＣ１１１と封止済み半導体素子とを接続するＡｕワイヤ１１２と、ＩＣ１１１上の金バンプ１１３とから構成される。

メイン基板１１０は、ザグリ加工によって段付けされており、素子搭載面は高い面と低い面とを有する。ＩＣ１１１は、メイン基板１１０の高い方の面上に実装され、封止済み半導体素子は、メイン基板１１０の低い方の面上に実装される。

ＩＣ１１１と封止済み半導体素子とをＡｕワイヤ１１２を用いて接続するために、ＩＣ１１１上に金バンプ１１３を設ける。金バンプ１０６の露出した切断面が封止済み半導体素子の側面電極として機能するので、ＩＣ１１１と封止済み半導体素子とを電気的に接続することができる。

[第１２の実施形態]
図１９Ａは、本実施形態に係るモジュールの構成を示す平面図であり、図１９Ｂは、図１９Ａの断面線ＸＩＸＢ−ＸＩＸＢにおける断面図である。図１９ＡおよびＢに示すように、本実施形態に係るモジュール１０９は、メイン基板１１０と、メイン基板１１０上の電極１１６と、メイン基板１１０上のＩＣ１１１と、メイン基板１１０上のスペーサ１１８と、スペーサ１１８上の封止済み半導体素子と、ＩＣ１１１上の金バンプ１１３と、金バンプ１１７とから構成される。

スペーサ１１８が、メイン基板１１０と封止済み半導体素子との間に設置され、これにより、モジュール１０９は、ＩＣ１１１と封止済み半導体素子との間に空間を有する。スペーサ１１８によって作り出された空間において、ＩＣ１１１上の金バンプ１１３と金バンプ１１７とが接触するように構成される。かかる構成により、ＩＣ１１１と封止済み半導体素子とを電気的に接続することができる。

なお、上記の実施形態では、スペーサによってできた空間に２個の金バンプが設置されるような構成とすることで、ＩＣ１１１−封止済み半導体素子間の電気的接続を実現しているが、電気的接続を得るために、スペーサによってできる空間に設置する金バンプの数は１以上の任意の数で良い。

[第１３の実施形態]
図２０は、本実施形態に係る封止済み半導体素子の構成を示す斜視図である。図２０に示すように、本実施形態に係る封止済み半導体素子は、半導体素子１０４と、半導体素子１０４上の複数の金バンプ１０６と、複数の金バンプ１０６を半導体素子１０４上で封止する樹脂１０８とから構成される。

図２１Ａは、本実施形態に係る封止済み半導体素子を備えたモジュール平面図であり、図２１Ｂは、図２１Ａの断面線ＸＸＩＢ−ＸＸＩＢにおける断面図である。図２１ＡおよびＢに示すように、本実施形態に係る封止済み半導体素子は、ＣＳＰ（Chip Size Package）のように半田１２１を用いて回路基板１２２に実装することができる。半田のかわりに導電性接着剤を使用することもできる。

図２２ＡないしＣは、本実施形態に係る封止済み半導体素子を作製する工程を示す図である。

先ず、ダイシングしていないウエハ１１４の表面電極上に複数の金バンプ１０６を形成する（図２２Ａ）。図２２Ａに示すように、金バンプ１０６は、ｘ軸方向およびｙ軸方向に直線上に配列されるように形成される。

次に、樹脂１０８を塗布して、金バンプ１０６をウエハ１１４上で封止する。樹脂１０８は、ウエハ１１４上で均一になるように塗布する（図２２Ｂ）。樹脂１０８を塗布した後、加熱またはＵＶ硬化等により樹脂を硬化させる。

最後に、ダイシングラインに沿ってダイシングし、半導体素子１０４ごとに個片化する。ダイシングにより、金バンプ１０６の切断面が露出する（図２２Ｃ）。金バンプ１０６の露出した面は、封止済み半導体素子の側面電極として機能することとなる。図２２Ｃに示す封止済み半導体素子は、１６個の側面電極を有し、１６個の側面電極は、ｘ方向またはｙ方向に直線状に配列されている。

[第１４の実施形態]
図２３は、本実施形態に係る封止済み半導体素子の構成を示す斜視図である。図２３に示すように、本実施形態に係る封止済み半導体素子は、半導体素子１０４と、半導体素子１０４上の複数の金バンプ１０６と、複数の金バンプ１０６を半導体素子１０４上で封止する樹脂１０８とから構成される。

図２４Ａは、本実施形態に係る封止済み半導体素子を備えたモジュール平面図であり、図２４Ｂは、図２４Ａの断面線ＸＸＩＶＢ−ＸＸＩＶＢにおける断面図である。図２４ＡおよびＢに示すように、本実施形態に係る封止済み半導体素子は、ＣＳＰ（Chip Size Package）のように半田１２１を用いて回路基板１２２に実装することができる。半田のかわりに導電性接着剤を使用することもできる。

また、ザグリ加工によって段付けされ素子搭載面が高い面と低い面とを有したメイン基板に、本実施形態に係る封止済み半導体素子を、実装することもできる。ＩＣは、メイン基板の高い方の面上に実装され、封止済み半導体素子は、メイン基板の低い方の面上に実装される。封止済み半導体素子の一方の側面が、メイン基板の低い方の面と非導電性接着剤、半田、導電性接着剤等により固定される。封止済み半導体素子の他方の側面に露出した金バンプの切断面と、ＩＣとがワイヤにより接続される。

図２５ＡないしＣは、本実施形態に係る封止済み半導体素子を作製する工程を示す図である。

先ず、ダイシングしていないウエハ１１４の表面電極上に複数の金バンプ１０６を形成する（図２５Ａ）。図２５Ａに示すように、金バンプ１０６は、ｙ軸方向に直線上に配列されるように形成される。

次に、樹脂１０８を塗布して、金バンプ１０６をウエハ１１４上で封止する。樹脂１０８は、ウエハ１１４上で均一になるように塗布する（図２５Ｂ）。樹脂１０８を塗布した後、加熱またはＵＶ硬化等により樹脂を硬化させる。

最後に、ダイシングラインに沿ってダイシングし、半導体素子１０４ごとに個片化する。ダイシングにより、金バンプ１０６の切断面が露出する（図２５Ｃ）。金バンプ１０６の露出した面は、封止済み半導体素子の側面電極として機能することとなる。図２５Ｃに示す封止済み半導体素子は、１２個の側面電極を有し、１２個の側面電極は、ｙ方向に直線状に配列されている。

[第１５の実施形態]
図２８ＡおよびＢは、本実施形態に係るサブマウントの構成を示す図である。図２８Ｂに示すように、本実施形態に係るサブマウント２００は、基板２０１と、電極２０３と、半導体素子２０４と、Ａｕワイヤ２０５と、金バンプ２０６および２０７とから構成される。本実施形態に係るサブマウント２００は、基板２０１に溝２１３を設け、溝２１３内に半導体素子２０４を搭載している点で、図９の[第３の実施形態]と相違する。溝２１３を形成する点および半導体素子２０４を直接基板２０１上に搭載する点を除く他の構成要素については、[第３の実施形態]と同一であるので、説明を省略する。

本実施形態の溝２１３は、図２８Ａに示すように、基板２０１のｙ軸の正方向に向いている面上に配列された金バンプ２０７の配列方向、すなわち、図２８ＡのＸ方向に、直線状に形成されている。

図２８Ｃは、本実施形態に係る他のサブマウントの構成を示す図である。図２８Ｃに示すように、本実施形態に係るサブマウント３００は、基板２０１上に、図２８Ａの溝２１３と同方向（Ｘ方向）を長手方向とする矩形のくぼみ状の溝２１４を形成し、くぼみ状の溝２１４内に半導体素子２０４を搭載している。

図２９ＡないしＤは、本実施形態に係るワイヤボンディングの方法の一例を示す図である。一例として、本実施形態に係るワイヤボンディングの方法を以下に示す。なお、図２９Ａは、本実施形態に係るワイヤボンディングを行う前の基板２０１を示している。

第１のステップは、基板２０１上にザグリ（削り）を入れて溝２１３を形成する（図２９Ｂ）。第２のステップは、半導体素子２０４を溝２１３内に搭載する（図２９Ｃ）。第３のステップは、ボールボンダーでＡｕワイヤ２０５の金バンプ２０６を半導体素子２０４のパッドに打ち、半導体素子２０４から基板２０１上の電極２０３にＡｕワイヤ２０５をつなげる（図２９Ｃ）。第４のステップは、電極２０３上かつ第３のステップでつなげたＡｕワイヤ２０５上にボールボンダーで金バンプ２０７を打つ（図２９Ｄ）。以上の工程でワイヤボンディングを行うことができる。

本実施形態に係るサブマウント２００は、まず、上記本実施形態に係るワイヤボンディングの方法により金バンプ２０７を電極２０３上に形成する。金バンプ２０７を電極２０３上に形成してから、金バンプ２０７が隠れる程度に樹脂２０８を塗布する。そして、塗布した樹脂２０８を加熱またはＵＶ硬化等により硬化させた後で金バンプ２０７の切断面が露出するようにダイシングすることにより作製される。ここで、樹脂２０８は、ワイヤボンディングの力に耐えられる硬さを有する。なお、本実施形態に係るワイヤボンディングの方法は、上記他の実施形態にも適用することができる。

本実施形態により、実施形態３と同様に、樹脂硬化時に半導体素子２０４に損傷を与えることがなくなる。また、塗布する樹脂の量を少なくすることができる。なお、半導体素子に損傷を与える原因としては、樹脂硬化または樹脂が温度サイクルによって膨張もしくは収縮することによる応力等が考えられる。

さらに、本実施形態に係るサブマウント２００は、半導体素子２０４を基板２０１上の溝２１３に搭載することによって、基板２０１にザグリを形成していないサブマウントよりも半導体素子２０４と基板２０１表面との距離を小さくすることができる。これにより、ワイヤボンディングが短くなるので、さらなる高速線路の実施をすることができる。

[第１６の実施形態]
図３０は、本実施形態に係るサブマウントの構成を示す図である。図３０に示すように、樹脂２０８を金バンプ２０７が隠れるように塗布し、さらに別の樹脂２１５を基板２０１上に塗布することができる。本実施形態に係るサブマウント３００は、樹脂２１５をさらに備えたことにおいて、[第１５の実施形態]と相違する。樹脂２１５を除く他の構成要素については、[第１５の実施形態]と同一であるので、説明を省略する。

本実施形態に係るサブマウント３００は、まず、実施形態１５に係るワイヤボンディングの方法により金バンプ２０７を電極２０３上に形成する。金バンプ２０７を電極２０３上に形成してから、金バンプ２０７が隠れる程度に樹脂２０８を塗布する。樹脂２０８の塗布後に、基板２０１上に樹脂２１５を塗布する。そして、塗布した樹脂２１５を加熱またはＵＶ硬化等により硬化させた後で金バンプ２０７の切断面が露出するようにダイシングすることにより作製される。ここで、樹脂２０８は、ワイヤボンディングの力に耐えられる硬さを有し、樹脂２１５は、樹脂２０８の硬さより柔らかい硬さを有する。

樹脂の硬さが硬すぎると、半導体素子２０４が傷付く恐れがある。しかし、本実施形態では、金バンプ２０７を硬い樹脂２０８で保護しながら、半導体素子２０４を柔らかい樹脂２１５で保護するので、半導体素子２０４が傷付くことを防止できる。

上述の全ての実施形態における半導体素子として、レーザダイオードのような光素子またはドライバＩＣなどが挙げられる。

１００、２００、３００、４００：サブマウント
１０１、２０１：基板
１０２、１０３、１１６、２０３：電極
１０４、２０４：半導体素子
１０５、１１２、２０５：Ａｕワイヤ
１０６、１０７、１１３、１１７、２０７：金バンプ
１０８、１１５、２０８、２１５：樹脂
１０９：モジュール
１１０：メイン基板
１１１：ＩＣ
１１４：ウエハ
１１８：スペーサ
１２０：電気的接続
１２１：半田
１２２：回路基板
１２３：バンプ
２１３、２１４：溝

Claims (17)

1. 基板と、
   前記基板上の電極と、
   前記基板上の半導体素子と、
   前記半導体素子および前記電極を接続するワイヤと、
   前記電極上かつ前記ワイヤ上の、１または複数のバンプと
   を備えたサブマウントであって、
   前記電極と、前記半導体素子と、前記ワイヤと、前記１または複数のバンプとは、前記基板上で樹脂により封止され、
   前記１または複数のバンプは、切断面を有し、
   前記切断面は、前記サブマウントの表面に露出しており、
   前記切断面は、前記サブマウントの電極であることを特徴とするサブマウント。
2. 基板と、
   前記基板上の電極と、
   前記基板上の半導体素子と、
   前記半導体素子および前記電極を接続するワイヤと、
   前記電極上かつ前記ワイヤ上のバンプと
   を備えたサブマウントであって、
   前記バンプは、前記基板上で均一に塗布されない第１の樹脂により封止され、
   前記バンプは、露出した切断面を有し、
   前記露出した切断面は、サブマウントの電極であることを特徴とするサブマウント。
3. 前記電極と、前記半導体素子と、前記ワイヤと、前記バンプと、前記第１の樹脂とを、封止する第２の樹脂をさらに備え、
   前記第１の樹脂は、前記第２の樹脂より硬いことを特徴とする請求項２に記載のサブマウント。
4. 前記基板上に溝を形成し、前記半導体素子は、前記溝内に搭載することを特徴とする請求項１乃至３のいずれか１項に記載のサブマウント。
5. メイン基板と、
   前記メイン基板上のＩＣと、
   前記メイン基板上の電極と、
   前記ＩＣおよび前記電極を接続するワイヤと、
   前記メイン基板上の電極上の、請求項１乃至４のいずれか１項に記載のサブマウントと
   を備えたモジュールであって、
   前記サブマウントのバンプの露出した切断面および前記メイン基板上の電極は、導電性接着剤により接着されることを特徴とするモジュール。
6. メイン基板と、
   前記メイン基板上のＩＣと、
   前記メイン基板上の、請求項１乃至４のいずれか１項に記載のサブマウントと
   を備えたモジュールであって、
   前記メイン基板は、素子搭載面として高い面と低い面とを有し、
   前記ＩＣは、前記高い面上に実装され、前記サブマウントは、前記低い面上に実装され、
   前記ＩＣおよび前記サブマウントをワイヤボンディングするためのワイヤと
   をさらに備えたことを特徴とするモジュール。
7. メイン基板と、
   前記メイン基板上のＩＣと、
   前記ＩＣ上のスペーサと、
   前記スペーサ上の、請求項１乃至４のいずれか１項に記載のサブマウントと
   を備えたモジュールであって、
   前記スペーサによって作り出された空間に設置された１または複数のバンプにより、前記ＩＣと前記サブマウントが備えたバンプとの間の電気的接続を実現することを特徴とするモジュール。
8. 半導体素子と、
   前記半導体素子上のバンプと
   を備えた封止済み半導体素子であって、
   前記バンプは、前記半導体素子上で樹脂により封止され、
   前記バンプは、露出した切断面を有し、
   前記露出した切断面は、封止済み半導体素子の電極であることを特徴とする封止済み半導体素子。
9. 半導体素子と、
   前記半導体素子上のバンプと
   を備えた封止済み半導体素子であって、
   前記バンプは、前記半導体素子上で前記バンプの周りのみを塗布する第１の樹脂により封止され、
   前記バンプは、露出した切断面を有し、
   前記露出した切断面は、封止済み半導体素子の電極であることを特徴とする封止済み半導体素子。
10. 前記半導体素子と、前記バンプと、前記第１の樹脂とを、封止する第２の樹脂をさらに備え、
    前記第１の樹脂は、前記第２の樹脂より硬いことを特徴とする請求項９に記載の封止済み半導体素子。
11. メイン基板と、
    前記メイン基板上のＩＣと、
    前記メイン基板上の電極と、
    前記ＩＣおよび前記電極を接続するワイヤと、
    前記メイン基板上の電極上の、請求項８乃至１０のいずれか１項に記載の封止済み半導体素子と
    を備えたモジュールであって、
    前記封止済み半導体素子のバンプの露出した切断面および前記メイン基板上の電極は、導電性接着剤により接着されることを特徴とするモジュール。
12. メイン基板と、
    前記メイン基板上のＩＣと、
    前記メイン基板上の、請求項８乃至１０のいずれか１項に記載の封止済み半導体素子と
    を備えたモジュールであって、
    前記メイン基板は、素子搭載面として高い面と低い面とを有し、
    前記ＩＣは、前記高い面上に実装され、前記封止済み半導体素子は、前記低い面上に実装され、
    前記ＩＣおよび前記封止済み半導体素子をワイヤボンディングするためのワイヤと、
    前記封止済み半導体素子が備えたバンプ上のかつ前記ワイヤ上の、バンプと
    をさらに備えたことを特徴とするモジュール。
13. メイン基板と、
    前記メイン基板上のＩＣと、
    前記メイン基板上のスペーサと、
    前記スペーサ上の、請求項８乃至１０のいずれか１項に記載の封止済み半導体素子と
    を備えたモジュールであって、
    前記スペーサによって作り出された空間に設置された１または複数のバンプにより、前記ＩＣと前記封止済み半導体素子が備えたバンプとの間の電気的接続を実現することを特徴とするモジュール。
14. 回路基板と、
    請求項８乃至１０のいずれか１項に記載の封止済み半導体素子と
    を備えたモジュールであって、
    前記回路基板および前記封止済み半導体素子は、前記封止済み半導体素子のバンプの露出した切断面に半田付けすることにより、電気的に接続されることを特徴とするモジュール。
15. 半導体素子および電極を、基板上で、ワイヤを使用したワイヤボンディングにより接続するステップと、
    前記電極上にかつ前記ワイヤ上に、ボールボンディングにより、１または複数のバンプを形成するステップと、
    前記半導体素子と、前記電極と、前記ワイヤと、前記バンプとを、前記基板上で樹脂により封止するステップと、
    前記樹脂を硬化させるステップと、
    前記基板と、前記電極と、前記１または複数のバンプと、前記樹脂とをダイシングラインに沿ってダイシングするステップと
    を備えたことを特徴とするサブマウントを作製する方法。
16. 前記基板上に溝を形成し、前記半導体素子を前記溝内に搭載するステップをさらに備えることを特徴とする請求項１５に記載のサブマウントを作製する方法。
17. ウエハ上に、ボールボンディングによりバンプを形成するステップと、
    前記バンプを、前記ウエハ上で樹脂により封止するステップと、
    前記樹脂を硬化させるステップと、
    前記ウエハと、前記バンプと、前記樹脂とをダイシングラインに沿ってダイシングするステップと
    を備えたことを特徴とする封止済み半導体素子を作製する方法。

Images