JP2018067681A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2018067681A JP2018067681A JP2016206965A JP2016206965A JP2018067681A JP 2018067681 A JP2018067681 A JP 2018067681A JP 2016206965 A JP2016206965 A JP 2016206965A JP 2016206965 A JP2016206965 A JP 2016206965A JP 2018067681 A JP2018067681 A JP 2018067681A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- semiconductor chip
- manufacturing
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Abstract
Description
110 金属基板
120 はんだ層
121 板はんだ
122 はんだブロック
123a、123b、123c 酸化皮膜
124 細隙
125 はんだの島状領域
130 半導体チップ
132 裏面金属膜
140 加工ヘッド
141 ダイシングソーの歯
150 ポンチ
260、261 はんだを弾く処理をした領域
Claims (14)
- 半導体チップの一主面に形成された金属電極と、金属板との間をはんだ層で接合した半導体装置であって、
前記はんだ層には前記金属電極から前記金属板へ至る方向に延在する細隙を複数有し、
前記細隙を介して対向する前記はんだ層の両側面が酸化膜で覆われている、
ことを特徴とする半導体装置。 - 前記はんだ層はZn−Al系合金からなる、ことを特徴とする前記請求項1に記載の半導体装置。
- 前記はんだ層内の前記複数の細隙が、少なくとも部分的には互いに並走し縞状をなす、ことを特徴とする前記請求項1に記載の半導体装置。
- 前記はんだ層内の前記複数の細隙は、少なくとも部分的には縦横に交差し網目状をなす、ことを特徴とする前記請求項1に記載の半導体装置。
- 前記はんだ層内の前記複数の細隙は、少なくとも前記半導体チップの外周付近においては略回廊状をなす、ことを特徴とする前記請求項1に記載の半導体装置。
- 前記はんだ層内の前記複数の細隙間の間隔は、前記半導体チップの中央付近よりも、外周付近の方が狭い、ことを特徴とする前記請求項3乃至請求項5のうちの1つに記載の半導体装置。
- 一主面に金属電極を有する半導体チップと金属板とを接合するはんだ層に、前記半導体チップから前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面に酸化膜を有する構成の半導体装置の製造方法であって、
前記金属板の表面に、ブロック状のはんだを複数並べて仮接合する仮接合工程と、
前記ブロック状のはんだの表面を酸化する酸化工程と、
前記ブロック状のはんだと前記半導体チップの前記金属電極を接触させた状態で、前記ブロック状のはんだの融点以上に加熱した後、冷却して全体を接合せしめる本接合工程と、
を少なくとも含む、ことを特徴とする半導体装置の製造方法。 - 一主面に金属電極を有する半導体チップと金属板とを接合するはんだ層に、前記半導体チップから前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面に酸化膜を有する構成の半導体装置の製造方法であって、
前記金属板の表面に板はんだを乗せて仮接合する仮接合工程と、
固定された前記板はんだに前記細隙を加工する成形工程と、
前記成形した板はんだの表面を酸化する酸化工程と、
前記成形した板はんだと前記半導体チップの前記金属電極を接触させた状態で、前記成形した板はんだの融点以上に加熱した後、冷却して全体を接合せしめる本接合工程と、
を少なくとも含む、ことを特徴とする半導体装置の製造方法。 - 半導体チップの一主面に形成された金属電極と金属板とを接合するはんだ層に、前記半導体チップから前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面に酸化膜を有する構成の半導体装置の製造方法であって、
前記金属板の表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く性質にする改質処理工程と、
前記金属板の表面に板はんだを乗せて仮接合する仮接合工程と、
前記板はんだを溶融せしめ、前記金属板の前記改質処理を施していない領域にはんだの島を形成し、冷却して固化させる島形成工程と、
成形した前記はんだの島の表面を酸化する酸化工程と、
前記はんだの島と前記半導体チップの前記金属電極を接触させた状態で、前記はんだの島を再び融点以上に加熱した後、冷却して全体を接合せしめる本接合工程と、
を少なくとも含む、ことを特徴とする半導体装置の製造方法。 - 前記金属板の表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く性質にする改質処理工程を含む、
ことを特徴とする前記請求項7又は請求項8に記載の半導体装置の製造方法。 - 前記半導体チップの前記金属電極表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く処理を施す金属電極改質処理工程を含む、
ことを特徴とする前記請求項7乃至請求項9のうちの1つに記載の半導体装置の製造方法。 - 前記改質処理工程ならびに前記金属電極改質処理工程が、金属表面を局所的に酸化せしめる処理である、
ことを特徴とする前記請求項9乃至請求項11のうちの1つに記載の半導体装置の製造方法。 - 前記改質処理工程ならびに前記金属電極改質処理工程が、前記金属電極の表面もしくは前記金属板の表面に予め形成された、溶融はんだに濡れ性のよい表面金属の一部を除去する処理である、
ことを特徴とする前記請求項9乃至請求項11のうちの1つに記載の半導体装置の製造方法。 - 前記改質処理工程ならびに前記金属電極改質処理工程が、溶融はんだを弾く酸化膜を局所的に堆積せしめる処理である、
ことを特徴とする前記請求項9乃至請求項11のうちの1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016206965A JP6757006B2 (ja) | 2016-10-21 | 2016-10-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016206965A JP6757006B2 (ja) | 2016-10-21 | 2016-10-21 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018067681A true JP2018067681A (ja) | 2018-04-26 |
JP6757006B2 JP6757006B2 (ja) | 2020-09-16 |
Family
ID=62087312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016206965A Active JP6757006B2 (ja) | 2016-10-21 | 2016-10-21 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6757006B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6754921B1 (ja) * | 2018-12-14 | 2020-09-16 | パナソニックセミコンダクターソリューションズ株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137630A (ja) * | 1990-09-28 | 1992-05-12 | Seiko Epson Corp | 半導体装置 |
JP2006128254A (ja) * | 2004-10-27 | 2006-05-18 | Hitachi Media Electoronics Co Ltd | 光素子の実装構造体及び実装方法 |
JP2006147723A (ja) * | 2004-11-17 | 2006-06-08 | Sharp Corp | 半導体素子用の電気回路基板 |
JP2006351926A (ja) * | 2005-06-17 | 2006-12-28 | Auto Network Gijutsu Kenkyusho:Kk | 回路基板、電子部品及び電気接続箱 |
JP2009218615A (ja) * | 2009-06-22 | 2009-09-24 | Hitachi Kyowa Engineering Co Ltd | 電子部品 |
JP2011009429A (ja) * | 2009-06-25 | 2011-01-13 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2016
- 2016-10-21 JP JP2016206965A patent/JP6757006B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137630A (ja) * | 1990-09-28 | 1992-05-12 | Seiko Epson Corp | 半導体装置 |
JP2006128254A (ja) * | 2004-10-27 | 2006-05-18 | Hitachi Media Electoronics Co Ltd | 光素子の実装構造体及び実装方法 |
JP2006147723A (ja) * | 2004-11-17 | 2006-06-08 | Sharp Corp | 半導体素子用の電気回路基板 |
JP2006351926A (ja) * | 2005-06-17 | 2006-12-28 | Auto Network Gijutsu Kenkyusho:Kk | 回路基板、電子部品及び電気接続箱 |
JP2009218615A (ja) * | 2009-06-22 | 2009-09-24 | Hitachi Kyowa Engineering Co Ltd | 電子部品 |
JP2011009429A (ja) * | 2009-06-25 | 2011-01-13 | Panasonic Corp | 半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6754921B1 (ja) * | 2018-12-14 | 2020-09-16 | パナソニックセミコンダクターソリューションズ株式会社 | 半導体装置 |
US11569424B2 (en) | 2018-12-14 | 2023-01-31 | Nuvoton Technology Corporation Japan | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6757006B2 (ja) | 2020-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6433590B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
JP3988735B2 (ja) | 半導体装置及びその製造方法 | |
CN104025287A (zh) | 半导体装置 | |
JP2004186622A (ja) | 樹脂封止型半導体装置 | |
JP5691831B2 (ja) | 半導体装置およびその製造方法 | |
WO2013039099A1 (ja) | 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP5916651B2 (ja) | 電力用半導体装置の製造方法 | |
JP6091443B2 (ja) | 半導体モジュール | |
JP6757006B2 (ja) | 半導体装置及びその製造方法 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP3812549B2 (ja) | 半導体装置 | |
JP4725412B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2007258416A (ja) | パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP2020518457A (ja) | 拡散はんだ接合を形成するためのはんだプリフォームおよびはんだプリフォームを形成するための方法 | |
JP4973055B2 (ja) | 半導体装置及びその製造方法 | |
JP2023512826A (ja) | フリーはんだ箔 | |
JP2021002637A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2013129229A1 (ja) | 半導体装置の製造方法 | |
JP6000227B2 (ja) | 半導体装置の製造方法 | |
JP6176590B2 (ja) | 半導体装置の製造装置、及び製造方法 | |
JP2015033715A (ja) | 半導体装置の製造方法 | |
JP2015119118A (ja) | 半導体装置 | |
JP2011146514A (ja) | 金属シール材、半導体装置、及びそれらの製造方法 | |
JP2016030281A (ja) | 接合材料及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20161115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |