JP2018067681A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2018067681A
JP2018067681A JP2016206965A JP2016206965A JP2018067681A JP 2018067681 A JP2018067681 A JP 2018067681A JP 2016206965 A JP2016206965 A JP 2016206965A JP 2016206965 A JP2016206965 A JP 2016206965A JP 2018067681 A JP2018067681 A JP 2018067681A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
semiconductor chip
manufacturing
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016206965A
Other languages
English (en)
Other versions
JP6757006B2 (ja
Inventor
秀和 谷澤
Hidekazu Tanizawa
秀和 谷澤
佐藤 伸二
Shinji Sato
伸二 佐藤
昭夫 岩渕
Akio Iwabuchi
昭夫 岩渕
史樹 加藤
Fumiki Kato
史樹 加藤
佐藤 弘
Hiroshi Sato
弘 佐藤
健一 孝井
Kenichi Takai
健一 孝井
弘樹 高橋
Hiroki Takahashi
弘樹 高橋
村上 善則
Yoshinori Murakami
善則 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Sanken Electric Co Ltd
Original Assignee
Nissan Motor Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, National Institute of Advanced Industrial Science and Technology AIST, Sanken Electric Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2016206965A priority Critical patent/JP6757006B2/ja
Publication of JP2018067681A publication Critical patent/JP2018067681A/ja
Application granted granted Critical
Publication of JP6757006B2 publication Critical patent/JP6757006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Abstract

【課題】繰り返しの温度変化に対するはんだ接合層のクラック耐性が高い実装構造を提供する。【解決手段】半導体チップの一主面に形成された金属電極と、金属板との間をはんだ層で接合した半導体装置であって、前記はんだ層には前記金属電極から前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面が酸化膜で覆われている。【選択図】図1

Description

本発明は、半導体チップを金属板にはんだ接合した構造において、繰り返しの温度変化に対する該はんだ部のクラック耐性を高める技術に関する。
おもに電力用に多用される縦型半導体チップは、裏面全面に一方の主電極を兼ねた金属膜をもち、これを外部配線となる金属板に、はんだ層を介して接合して用いられる。さらにこの構造は然るべき放熱器に接続される。このような実装構造は、駆動による半導体チップ自体の発熱や雰囲気温度の変化等により繰り返しの温度変化を経験する。すると、半導体チップと金属板の熱膨張係数差により、これらを接合するはんだ層には繰り返し剪断応力が印加される。やがて応力が最も集中するチップ角部近傍のはんだ層表面にクラックが生じ、温度変化が繰り返されるにつれて内部に進展してゆき、半導体チップの電気抵抗や熱抵抗が上昇する。そこで実用上は、電気抵抗や熱抵抗が然るべき値まで上昇した時点をもって、この接合構造の寿命と定義し、使用を終える。なお、寿命は、繰り返される温度差や繰り返し回数によって変化する。
このようなクラックの発生あるいは進展を抑制することを意図して、例えば特許文献1に開示されているような、絶縁基板上の金属製ランド部にはんだ材料を介して半導体チップを接合する際に、半導体チップの底面に予めその周縁部を切欠くことにより、はんだ接続部に接続強化空間を形成した半導体チップの固定構造が知られている。また、例えば特許文献2には、半導体チップと金属製の支持部材との間に、Zn−Al系合金層の内部に複数のAl系相を備えた接続材料を介在させてはんだ接合することで、熱衝撃による応力緩衝機能を付与した半導体装置が知られている。
特開平6−177178号公報 特開2012−629号公報
しかしながら、特許文献1に開示された構成では、はんだ接合を形成するための前処理として、半導体チップの裏面の切削加工が必要となる。このような加工をするためには別途、高度な技術開発を必要とし、さらに工程追加による製造時間と製造コストの増加を伴う。一方、特許文献2に開示された構成では、はんだ基材の間に追加的にAl系相の金属片を内包させた板はんだを用いるため、接続材料の製造自体に高度な技術を要し、またコストがかかる。
本発明はかかる課題を解決するために考案されたもので、半導体チップへの切削加工や特殊なはんだ材に頼ることなく、繰り返しの温度変化に対するはんだ接合層のクラック耐性が高い実装構造を提供するものである。
すなわち、本発明による解決手段としては、たとえば、半導体チップの一主面(ここでは裏面)に形成された金属電極と、金属板との間をはんだ層で接合した半導体装置であって、前記はんだ層には前記金属電極から前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面が酸化膜で覆われている構成とする。なお、前記細隙は複数あって、少なくとも部分的には互いに並走して縞状をなしてもよいし、縦横に交差して網目状をなしてもよいし、あるいは少なくとも前記半導体チップの外周付近においては略回廊状をなしていてもよい。
かかる構成によれば、繰り返しの熱変化と、前記半導体チップと前記金属板との熱膨張係数差により、前記はんだ層に歪が生じても、前記細隙にて分離された前記はんだ層が比較的柔軟に変形することができるのでクラックが生じにくく、たとえ一部のはんだブロックにクラックが生じたとしても前記細隙の存在により、隣接するはんだ層にはクラックが及ばず、前記半導体チップの電気抵抗や熱抵抗が最小限の変化で保たれる。なお、これは請求項1、3、4、5に対応する。
さらに、上記複数の細隙の間隔が、前記半導体チップの中央付近よりも、外周付近の方が狭い、構成とする。このようにすると、外周付近では細隙の間に挟まれた前記はんだのブロックの縦横のアスペクト比が高くなる。一方、前記半導体チップと前記金属板との熱膨張係数差によって前記はんだ層に生じる変位は、前記半導体チップ中央付近よりも外周付近の方が大きくなる。しかし、その領域にて、はんだのブロックの縦横のアスペクト比が高ければ、はんだブロック自体にかかる歪は抑制されクラックを生じにくくなる。なお、これは請求項6に対応する。
また、前記はんだ層をZn−Al系合金にて構成してもよい。この合金は高温はんだとして知られており、また表面が空気に触れただけで強固な酸化皮膜を形成するため、比較的容易に本発明の構造を具現化できる。なお、これは請求項2に対応する。
また、本発明による半導体装置は、前記金属板の表面にあらかじめ成形したブロック状はんだを並べて仮接合する仮接合工程と、露出している前記はんだ表面を酸化する酸化工程と、その上に前記半導体チップの前記金属電極を接触させた状態で、前記ブロック状のはんだの融点以上に加熱した後、冷却して全体を接合せしめる本接合工程と、を含む製造方法によって実現できる。これは請求項7に対応する。
または、板はんだを乗せて仮接合してから、細隙を形成すべく前記板はんだを加工する成形工程を実施し、それから前記酸化工程ならびに前記本接合を実施してもよい。これは請求項8に対応する。
なお、これらの製造方法の場合、前記半導体チップの前記金属電極表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く性質にする改質処理工程を施すと、さらに細隙の分離が確実になり、応力緩和の効果が増す。これは請求項9に対応する。
また、別の製造方法としては、前記金属板の表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く性質にする改質処理工程と、前記金属板の表面に板はんだを乗せて仮接合する仮接合工程と、前記板はんだを溶融せしめて、前記金属板の前記改質処理を施していない領域にはんだの島を形成し、冷却して固化させる島形成工程と、前記はんだの島の表面を酸化する酸化工程と、前記はんだの島の上に前記半導体チップの前記金属電極を接触させた状態で、前記はんだの島の融点以上に加熱して溶融はんだを前記金属電極に濡れさせた後、冷却し、全体を接合せしめる本接合工程とを含む製造方法としてもよい。このようにすると細隙が自己整合的に簡便に実現できる。これは請求項10に対応する。
さらに、上記の製造方法全体にあって、前記半導体チップに形成された前記金属電極の表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く改質処理を施すと、さらに細隙の分離が確実になり、応力緩和の効果が増す。これは請求項11に対応する。
なお、前記溶融はんだを弾く改質処理ならびに前記金属電極改質処理とは、金属表面を局所的に酸化せしめる処理や、溶融はんだに濡れ性のよい表面金属を除去する処理や、逆に溶融はんだを弾く酸化膜を局所的に堆積せしめる処理である。これは請求項12、13、14に対応する。
本発明の第1の実施形態による半導体装置の接合構造を説明する断面図である。 図1における接合状況の変形例を説明する断面図である。 本発明の作用を説明する断面図である。 図1に関連して適用されるはんだ層の具体的形状を説明する斜視図である。 本発明第1の実施形態による半導体装置の変形例を説明する断面図である。 図5に関連して適用されるはんだ層の具体的形状の変形例を説明する斜視図である。 図1に示す半導体装置の製造方法を説明する断面図である。 図1に示す半導体装置の別の製造方法を説明する断面図である。 図1に示す半導体装置の、さらに別の製造方法を説明する断面図である。 図5に関連して加工例を説明する板はんだの上面図である。 図1に示す半導体装置の、さらに別の製造方法を説明する断面図である。 図11に示す製造方法を説明する断面図である。
以下、本発明の第1の実施形態による半導体装置について、図1乃至図6を使って説明する。
図1は、本発明の第1の実施形態による半導体装置100の構造を説明する断面図である。図中、130は半導体チップであり、その裏面には裏面金属膜132が形成されている。110は半導体チップ130が接続する配線となる金属板で、基体は一般に銅やアルミニウムである。なお、使用するはんだによっては、接合性を高めるため金属板110の表面に、使用するはんだと濡れ性のよい金属メッキ(図示せず)を形成しておく。120は、金属板110と裏面金属膜132とを接合するはんだ層であり、細隙124によって複数のはんだブロック122に分割されている。各はんだブロック122の側面には酸化膜123aがある。ここで、はんだ層120は表面に酸化皮膜を形成しやすい金属を含む合金はんだであれば何でもよい。代表例はZnやSnなどを含む合金である。とくにZn−Al系合金はんだは表面の酸化皮膜が強固であることで知られていて、本発明においては特に効果が高い。
ところで、後述の製造方法でも説明するが、細隙は必ずしも図1のように金属板110や半導体チップ130の裏面金属132に接しているとは限らない。すなわち、図2(a)のように細隙124に面した金属板110の表面がはんだに濡れてしまうこともあれば、図示はしないが逆に半導体チップの裏面金属132の表面がすべてはんだに濡れてしまうこともある。また、図2(b)のように前記の両方が同時に起こることもあれば、図2(c)のように、まばらにこの事象が発生することもある。それでも、以下に説明する手順に沿って形成された細隙124がはんだ層120に内在していれば、はんだ層の一部でクラックが発生したとしても、その進展を抑制する効果がある。
次に、本発明による構造の作用を、図3を使って説明する。図3(a)は従来型の接合構造の断面図、図3(b)は図1と同じ構造の断面図であるが、金属板110と半導体チップ130の熱膨張係数差を意識して描画したものである。半導体チップ130の裏面金属132と金属板110が融点以上の温度において溶融しているはんだ層120は合金化反応を起こす。この時点ではどの界面にも応力はない。が、一般に熱膨張係数は半導体チップ130より金属板110の方が大きいので、構造体の温度が融点以下になってはんだ層120が固化して接合が成立し、その後、たとえば室温まで下った時点では、金属板110の方が多く縮み、これによってはんだ層120は図3のように変形する。
このとき、図より明らかなように半導体チップ中央付近よりも、外周部付近にあるはんだブロックの方がより大きな剪断力を受ける。よって、繰り返しの温度変化を経験すると金属は加工硬化を起こして図3(a)の従来構造では、はんだ層120の端部、とくに図示しないが四角い半導体チップの角部にクラックを生じ、これが徐々に内側へ進展する。しかし、本発明によれば、図3(b)のように細隙124と酸化膜123aの存在によって、各はんだブロック122同士は隣接するはんだブロックからは影響を受けず、自身が接合する金属板110と半導体チップ130とからのみ剪断力を受ける。すなわち、隣接するはんだブロックにクラックが生じても、酸化膜に覆われた細隙124の存在により伝搬が生じない。ゆえに、本発明のような構造は繰り返しの温度変化に対して大幅に寿命を延ばすことができる。ここで寿命の定義は、はんだ層120にクラックが進展することによって、半導体チップ130の電気抵抗や熱抵抗が然るべき値(たとえば10%)まで上昇した時点などと定めることが多い。
次に、上記のような効果をもたらす具体的な実施例を示す。図4(a)は、図1の断面図をもつ最も単純なはんだブロック122の斜視図である。ここでは理解を簡単にするために細隙124は実際より広く描かれている。この場合、最初にクラックを生じるのは両端のはんだブロックの、両先端であるが、クラックが入ったはんだブロック自体にあっても、半導体チップ130の角部から少し離れると応力は急速に減少するので、図中の両端のはんだブロックの中でも、クラックはあまり進展しない。
また、図4(b)は細隙124が縦横に走って、はんだブロック122が柱状になったものである。このような構成であれば、クラックの進展は最小限にとどまる。
また、再び図3(b)を見ると、半導体チップ110の外周付近でははんだブロック122が受ける応力は大きいが、中央付近では僅かである。よって、図5に示すように、中央付近には細隙124を設けず、はんだブロック122の幅を広くしておき、外周付近では細隙124の間隔を狭くして、はんだブロック122の幅を狭くしておく。このようにすれば、繰り返しの温度変化による、半導体チップ外周とくに角部で高まる剪断応力によって発生するクラックとその進展を抑えつつ、半導体チップ130から発した熱流の密度が高い中央付近の熱伝導率を高く保つことができる。
図6(a)は図4(a)の縞状はんだブロック構造において、また図6(b)は図4(b)の柱状はんだブロック構造においてそれぞれ、温度変化による剪断応力があまり掛からない半導体チップ110の中央付近にはんだブロックを大幅に幅広くしたものである。また、図6(c)のように細隙124を回廊状に形成したものでも同じ効果が得られる。この構成では外周付近のはんだブロック122も図のような環状になる。なお、ここで細隙は温度変化により内部に閉じ込められた気体がはんだブロック等に影響を与えないよう、必ず外部と連絡している。よって、図6(d)のようにはんだブロック122が途切れているものも、この範疇に含まれる。
次に、図7を用いて半導体装置100の製造方法の一例を説明する。まず、図7(a)に示すように、金属板110の上に、あらかじめ成形しておいたはんだブロック122を配置する。はんだブロック122の成形方法としては、とくに図示はしないが、半導体チップ130とほぼ同サイズの板はんだに対して放電加工、高圧水切断、レーザー切断などを行う手法がある。個々のはんだブロック122には、その側面、下面及び上面にそれぞれ酸化皮膜123a、123b、123cが形成されている。これは空気に触れて自然に酸化したものでも、別途、積極的に形成した酸化膜でも構わない。これら複数のはんだブロック122を金属板110の上に配置する際は、半導体チップの電気的、熱的特性を損ねないように、なるべく隙間なく配置する。なお、この方法では、はんだブロック122同士の間の距離を部分的に広くすることなどが自由にできるため、はんだ層120内に他の構造物を介在させたい場合などに有効である。
また、複数のはんだブロック122をあらかじめ有機物からなるバインダーで1つに固めておいてから金属板110の上に配置しても構わない。その場合、バインダーははんだ層120が溶融する温度以下で完全に飛散するものを選ぶ。あるいは、図6(a)に示したように、はんだブロック122をひと続きの構造体として成形しておくことも作業効率上は有効である。
そして、配置したはんだブロック122の上から少し加圧すると共に超音波を印加するなどして下面の酸化皮膜123bならびに金属板110の表面に自然に形成された金属酸化膜を破砕して金属同士を接合させる。この際の接合は以下の工程で個々のはんだブロック122が位置ずれを起こさない程度に、仮設的に接合している程度でも構わない。また、この仮接合の方法は、はんだブロック122の側面に形成された酸化皮膜123aが維持されるものであれば、溶接その他の接合技術を適用してもよい。
さらに、この状態から酸化皮膜122aを強化する目的で、たとえば空気中など酸化雰囲気中で短時間だけ高温に晒すなどの酸化工程を挟んでも良い。特に、Zn−Al系合金はんだをはんだ層120として採用した場合は、空気中で上記の作業をすること自体が酸化工程と等価になる。なお、細隙124はこの酸化を均一に実現するため、その一端もしくは両端がはんだ層の側面にて外気と連通している構成とする。
続いて、図7(b)に示すように、複数のはんだブロック122の上面に、半導体チップ130の裏面金属膜132を対面させ、半導体チップ130の上から少し加圧すると共に超音波を印加するなどして上面の酸化皮膜123cならびに裏面金属膜132の表面に自然に形成された金属酸化膜を破砕して金属同士を接合させる。この際の接合は以下の工程で半導体チップ110が個々のはんだブロック122と仮設的に接合している程度でも構わない(仮接合工程)。その後、はんだブロック122の融点以上に加熱することにより、はんだブロック120の溶融したはんだが金属板110ならびに半導体チップ130の裏面金属膜132と合金化反応を生じ、温度が融点以下になった時点で接合が成立して、室温付近に戻ったときには図1に示すような構造となり、強固な接合が完成する(本接合工程)。
また、半導体装置100は図8のような方法でも実現できる。すなわち、図8(a)のように、将来、はんだ層120となる板はんだ121を金属板110の所定の場所に仮接合し、その後にはんだブロック122に成形する方法もある。たとえば、図8(b)の場合は、板はんだ121を加工ヘッド140に付いたダイシングソーの歯141で切断する。あるいは、図示しないが別の加工ヘッド140からレーザー光線や電子ビームを出して、局所的にはんだを溶かして除去し、図8(b)と同様の結果とすることもできる。
あるいは、図9(a)のように、V字の歯がついたポンチ150を板はんだ121の上から図9(b)のように押圧するプレス加工を行うことにより、図9(c)に示すようにはんだブロック122を成形することもできる。この場合、細隙122はV字型の空隙として残るが、V字が鋭角であれば半導体チップ130の電気的・熱的特性には影響しない。かかるプレス加工によれば、短時間で複数のはんだブロック122を形成することができるため、量産に適している。
ここで、図5にて説明したように、はんだブロック122の形状は、半導体チップの中央付近では幅広にして構わない場合には、あらかじめ板ハンダ121を加工してから用いる場合には図10のような形状でもよい。図10は、はんだ層120になる前駆体としての板はんだ121の上面図を示したものである。たとえば半導体チップ130が5mm角とした場合、同じ5mm角で厚みが200μmの板はんだ121を用意し、歯幅50μmのダイシングソーを使って、その角部のみに、図のように250μmピッチの細隙124を形成する。この板はんだ121を使って完成させた構造を図中の線分A−Aをで切って見た様子が、図5に相当する。また、板はんだ121を金属板110に仮接合してからダイシングソーやレーザー構成や電子ビームやポンチで加工する場合、あるいは、板はんだ121単体でもダイシングソーで形成する溝を貫通させず、有限の厚みを残して成形する場合は図10(b)のような形状でもよい。
なお、上記図7もしくは図8を用いて説明した本発明の半導体装置100の実現方法において、金属板側のはんだブロック122の分離を確実なものにするため、図11に示すように将来、細隙を形成したい箇所に、あらかじめはんだを弾く処理を施すことができる。図11中の領域260は、これから説明するような処理を施した局所領域を模式的に示したものである。このはんだを弾く処理とは、たとえば金属板110の所定の箇所に、化学処理にて酸化膜を形成しておく方法や、また、金属板110の表面に、使用するはんだと濡れ性のよい金属をメッキしてある場合には、将来、細隙を形成したい箇所の該メッキをレーザー光線や電子ビームによって焼き飛ばしておく方法などがある。あるいは、逆に将来、細隙を形成したい箇所に、はんだが濡れない無機酸化物を局所的に体積させておく方法もある。これは例えば、無機酸化物の細粒を含むペーストをスクリーン印刷して、加熱によりペーストの有機物を除去しておくなどの方法である。
なお、図8、図9においては、はじめに金属板110の上にはんだブロック122を形成するプロセスを開示したが、もちろん、半導体チップ130の金属電極132の上にはんだブロック122を形成してから、金属板110に接合する手順でもよい。
さらに、半導体装置100は別の方法でも実現できる。たとえば、金属板110上に図11のように、局所的にはんだを弾く処理を施した領域260を形成しておく。次に、あえて図示はしないが図7(a)や図8(a)のように、板はんだ121を乗せて、この段階で板はんだ121を一度溶融させる。すると図12(a)のように、はんだは領域260を避けて、断面形状が略半球形の、はんだの島状領域125として固まる。ちなみに、図は説明のため、ややデフォルメして描いている。この後、前記はんだの島状領域125の表面酸化処理を施したのち、図12(b)のように、あらかじめ半導体チップ130の裏面金属膜132の表面にも同様のはんだを弾く処理を施した領域261を形成しておいて、はんだブロック122の上に乗せて加圧するなどして表面酸化膜を破りつつ、加熱して裏面金属膜132と接合させる。すると、自己整合的にはんだブロック122が成立し、図1の構造を得る。あるいは、途中の図示はしないが、はんだが溶融している途中ではんだブロック122の厚みを制御する工夫をほどこせば、はんだ固化時に図12(c)のように、側面形状を凹型にできる。この形状は、はんだバンプ等において応力に強い形状として知られている。
なお、上記のはんだブロック122の厚みを制御する工夫としては、たとえば、溶融はんだとは反応しない無機物からなるボールを金属板110と半導体チップ130の間に数個介在させるなどの方法である。すなわち、まず室温にて、図12(b)から半導体チップ130の裏面金属膜132をはんだの島状領域125に接触させる。この状態では、介在させたボールははんだの島状領域125より背が低いとする。次に、半導体チップ130の上からやや加圧しつつ、構造全体をはんだの融点以上の温度にすると、裏面金属膜132と接するはんだの島状領域125表面の酸化膜が壊れ、溶融はんだが裏面金属膜132側に濡れ広がる。これによって、金属板110と半導体チップ130の間の距離は縮まろうとするが、ここで適切なサイズの上記ボールを介在させてこの収縮を阻止すると、溶融はんだが裏面金属膜132側に濡れ広がることによって、はんだ体積が使われるので、固化した時点でのはんだブロック122の側面形状を凹型にすることが可能となる。
以上、本発明による半導体装置の具体的な実施形態及びこれに基づく変形例を説明したが、本発明は必ずしもこれらに限定されるものではなく、本発明の特許請求の範囲を逸脱することなく実施された構成は、すべて本発明の権利範囲に含まれる。
100 半導体装置
110 金属基板
120 はんだ層
121 板はんだ
122 はんだブロック
123a、123b、123c 酸化皮膜
124 細隙
125 はんだの島状領域
130 半導体チップ
132 裏面金属膜
140 加工ヘッド
141 ダイシングソーの歯
150 ポンチ
260、261 はんだを弾く処理をした領域

Claims (14)

  1. 半導体チップの一主面に形成された金属電極と、金属板との間をはんだ層で接合した半導体装置であって、
    前記はんだ層には前記金属電極から前記金属板へ至る方向に延在する細隙を複数有し、
    前記細隙を介して対向する前記はんだ層の両側面が酸化膜で覆われている、
    ことを特徴とする半導体装置。
  2. 前記はんだ層はZn−Al系合金からなる、ことを特徴とする前記請求項1に記載の半導体装置。
  3. 前記はんだ層内の前記複数の細隙が、少なくとも部分的には互いに並走し縞状をなす、ことを特徴とする前記請求項1に記載の半導体装置。
  4. 前記はんだ層内の前記複数の細隙は、少なくとも部分的には縦横に交差し網目状をなす、ことを特徴とする前記請求項1に記載の半導体装置。
  5. 前記はんだ層内の前記複数の細隙は、少なくとも前記半導体チップの外周付近においては略回廊状をなす、ことを特徴とする前記請求項1に記載の半導体装置。
  6. 前記はんだ層内の前記複数の細隙間の間隔は、前記半導体チップの中央付近よりも、外周付近の方が狭い、ことを特徴とする前記請求項3乃至請求項5のうちの1つに記載の半導体装置。
  7. 一主面に金属電極を有する半導体チップと金属板とを接合するはんだ層に、前記半導体チップから前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面に酸化膜を有する構成の半導体装置の製造方法であって、
    前記金属板の表面に、ブロック状のはんだを複数並べて仮接合する仮接合工程と、
    前記ブロック状のはんだの表面を酸化する酸化工程と、
    前記ブロック状のはんだと前記半導体チップの前記金属電極を接触させた状態で、前記ブロック状のはんだの融点以上に加熱した後、冷却して全体を接合せしめる本接合工程と、
    を少なくとも含む、ことを特徴とする半導体装置の製造方法。
  8. 一主面に金属電極を有する半導体チップと金属板とを接合するはんだ層に、前記半導体チップから前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面に酸化膜を有する構成の半導体装置の製造方法であって、
    前記金属板の表面に板はんだを乗せて仮接合する仮接合工程と、
    固定された前記板はんだに前記細隙を加工する成形工程と、
    前記成形した板はんだの表面を酸化する酸化工程と、
    前記成形した板はんだと前記半導体チップの前記金属電極を接触させた状態で、前記成形した板はんだの融点以上に加熱した後、冷却して全体を接合せしめる本接合工程と、
    を少なくとも含む、ことを特徴とする半導体装置の製造方法。
  9. 半導体チップの一主面に形成された金属電極と金属板とを接合するはんだ層に、前記半導体チップから前記金属板へ至る方向に延在する細隙を複数有し、前記細隙を介して対向する前記はんだ層の両側面に酸化膜を有する構成の半導体装置の製造方法であって、
    前記金属板の表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く性質にする改質処理工程と、
    前記金属板の表面に板はんだを乗せて仮接合する仮接合工程と、
    前記板はんだを溶融せしめ、前記金属板の前記改質処理を施していない領域にはんだの島を形成し、冷却して固化させる島形成工程と、
    成形した前記はんだの島の表面を酸化する酸化工程と、
    前記はんだの島と前記半導体チップの前記金属電極を接触させた状態で、前記はんだの島を再び融点以上に加熱した後、冷却して全体を接合せしめる本接合工程と、
    を少なくとも含む、ことを特徴とする半導体装置の製造方法。
  10. 前記金属板の表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く性質にする改質処理工程を含む、
    ことを特徴とする前記請求項7又は請求項8に記載の半導体装置の製造方法。
  11. 前記半導体チップの前記金属電極表面にあって前記細隙を形成すべき領域を、溶融はんだを弾く処理を施す金属電極改質処理工程を含む、
    ことを特徴とする前記請求項7乃至請求項9のうちの1つに記載の半導体装置の製造方法。
  12. 前記改質処理工程ならびに前記金属電極改質処理工程が、金属表面を局所的に酸化せしめる処理である、
    ことを特徴とする前記請求項9乃至請求項11のうちの1つに記載の半導体装置の製造方法。
  13. 前記改質処理工程ならびに前記金属電極改質処理工程が、前記金属電極の表面もしくは前記金属板の表面に予め形成された、溶融はんだに濡れ性のよい表面金属の一部を除去する処理である、
    ことを特徴とする前記請求項9乃至請求項11のうちの1つに記載の半導体装置の製造方法。
  14. 前記改質処理工程ならびに前記金属電極改質処理工程が、溶融はんだを弾く酸化膜を局所的に堆積せしめる処理である、
    ことを特徴とする前記請求項9乃至請求項11のうちの1つに記載の半導体装置の製造方法。

JP2016206965A 2016-10-21 2016-10-21 半導体装置及びその製造方法 Active JP6757006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016206965A JP6757006B2 (ja) 2016-10-21 2016-10-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016206965A JP6757006B2 (ja) 2016-10-21 2016-10-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018067681A true JP2018067681A (ja) 2018-04-26
JP6757006B2 JP6757006B2 (ja) 2020-09-16

Family

ID=62087312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016206965A Active JP6757006B2 (ja) 2016-10-21 2016-10-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6757006B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6754921B1 (ja) * 2018-12-14 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JP2006128254A (ja) * 2004-10-27 2006-05-18 Hitachi Media Electoronics Co Ltd 光素子の実装構造体及び実装方法
JP2006147723A (ja) * 2004-11-17 2006-06-08 Sharp Corp 半導体素子用の電気回路基板
JP2006351926A (ja) * 2005-06-17 2006-12-28 Auto Network Gijutsu Kenkyusho:Kk 回路基板、電子部品及び電気接続箱
JP2009218615A (ja) * 2009-06-22 2009-09-24 Hitachi Kyowa Engineering Co Ltd 電子部品
JP2011009429A (ja) * 2009-06-25 2011-01-13 Panasonic Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JP2006128254A (ja) * 2004-10-27 2006-05-18 Hitachi Media Electoronics Co Ltd 光素子の実装構造体及び実装方法
JP2006147723A (ja) * 2004-11-17 2006-06-08 Sharp Corp 半導体素子用の電気回路基板
JP2006351926A (ja) * 2005-06-17 2006-12-28 Auto Network Gijutsu Kenkyusho:Kk 回路基板、電子部品及び電気接続箱
JP2009218615A (ja) * 2009-06-22 2009-09-24 Hitachi Kyowa Engineering Co Ltd 電子部品
JP2011009429A (ja) * 2009-06-25 2011-01-13 Panasonic Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6754921B1 (ja) * 2018-12-14 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
US11569424B2 (en) 2018-12-14 2023-01-31 Nuvoton Technology Corporation Japan Semiconductor device

Also Published As

Publication number Publication date
JP6757006B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP3988735B2 (ja) 半導体装置及びその製造方法
CN104025287A (zh) 半导体装置
JP2004186622A (ja) 樹脂封止型半導体装置
JP5691831B2 (ja) 半導体装置およびその製造方法
WO2013039099A1 (ja) 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP6091443B2 (ja) 半導体モジュール
JP6757006B2 (ja) 半導体装置及びその製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP3812549B2 (ja) 半導体装置
JP4725412B2 (ja) パワーモジュール用基板の製造方法
JP2007258416A (ja) パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
JP2020518457A (ja) 拡散はんだ接合を形成するためのはんだプリフォームおよびはんだプリフォームを形成するための方法
JP4973055B2 (ja) 半導体装置及びその製造方法
JP2023512826A (ja) フリーはんだ箔
JP2021002637A (ja) 半導体装置及び半導体装置の製造方法
WO2013129229A1 (ja) 半導体装置の製造方法
JP6000227B2 (ja) 半導体装置の製造方法
JP6176590B2 (ja) 半導体装置の製造装置、及び製造方法
JP2015033715A (ja) 半導体装置の製造方法
JP2015119118A (ja) 半導体装置
JP2011146514A (ja) 金属シール材、半導体装置、及びそれらの製造方法
JP2016030281A (ja) 接合材料及び半導体装置

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20161115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200820

R150 Certificate of patent or registration of utility model

Ref document number: 6757006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250