JP2015033715A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015033715A
JP2015033715A JP2013166394A JP2013166394A JP2015033715A JP 2015033715 A JP2015033715 A JP 2015033715A JP 2013166394 A JP2013166394 A JP 2013166394A JP 2013166394 A JP2013166394 A JP 2013166394A JP 2015033715 A JP2015033715 A JP 2015033715A
Authority
JP
Japan
Prior art keywords
metal
bonding
semiconductor chip
joining
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013166394A
Other languages
English (en)
Other versions
JP6156693B2 (ja
Inventor
宮本 健二
Kenji Miyamoto
健二 宮本
中川 成幸
Nariyuki Nakagawa
成幸 中川
南部 俊和
Toshikazu Nanbu
俊和 南部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2013166394A priority Critical patent/JP6156693B2/ja
Publication of JP2015033715A publication Critical patent/JP2015033715A/ja
Application granted granted Critical
Publication of JP6156693B2 publication Critical patent/JP6156693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】凹凸を備えた接合面間にインサート材を介在させ、凹凸により接合面の酸化皮膜を破壊し、インサート材と被接合材の共晶反応によって酸化皮膜を除去することにより接合された半導体装置を高温環境に放置したとしても、接合面に残留する共晶反応液相の凝固物からインサート材成分が被接合材側に拡散する現象を抑制し、もって接合部における電気伝導性、熱伝導性の劣化を防止することができる半導体装置の製造方法を提供する。
【解決手段】半導体チップ3及び配線金属2の接合面を構成する金属A及び金属Bに、予めインサート材を構成する金属の少なくとも1種、望ましくはZnを飽和量まで添加して、接合面に残留する凝固物からのZnの飽和量以上の拡散を防止する。また、上記配線金属2を一方の面に備えた絶縁性セラミックス基材12を介して、半導体チップ3をベースプレート11に配置するに際して、上記セラミックス基材12の他面に備えた裏面金属5とベースプレート11の接合にも同様の方法を採用する。
【選択図】図6

Description

本発明は、半導体チップと配線金属とを接合して成る半導体装置、さらには、このような半導体装置を絶縁性セラミックス基板を介して、冷却体のようなベースプレート上に配置して成る半導体装置の製造方法と、このような方法により製造された半導体装置に関するものである。
近年の半導体装置、特に、大電流密度の所謂ハイパワーモジュールと称する半導体装置においては、高温環境下でも使用可能であることが要求されている。
そのため、半導体装置の実装構造においては、高温に保持されたり、高温熱サイクルを受けたりした場合の高温耐久性に優れた接合部が強く望まれている。また、環境保全の観点からすると、Pb(鉛)フリーの接合技術が必須となっている。
このような半導体装置の実装のための接合には、現状では、Sn(錫)−Ag(銀)−Cu(銅)系のはんだが広く使われているが、使用温度がはんだの融点(例えば200℃程度)以下に制限される。また、例えば、電極がCuである接合部においては、界面にCu−Sn系の脆い金属間化合物層が生成し、高温耐久性に乏しいものとなる。
そのため、接合部の高温耐久性を確保するために、いろいろな試みがなされている。
例えば、金属ナノ粒子の活性な表面エネルギーを利用して、低温にて凝集、接合する低温接合工法が提案されている。この接合工法を用いれば、凝集した後の接合界面はバルク金属となるため、高い、高温耐久性を有する。しかし、金属ナノ粒子として、Au(金)のような貴金属を用い、このような金属ナノ粒子の表面に有機物を修飾したような構造をとるため、粒子が凝集した構造となり、しかも有機物が接合プロセス時にガス化して、残存することから接合部にはボイドが存在するため、継手強度のバラツキの大きいものとなる。
また、高温はんだとしてはこの他に、Au系の組成を有するものとして、Au−Ge(ゲルマニウム)系などのはんだがあるが、これらも、貴金属であるAuを用いているため、コスト的な問題ばかりでなく、接合界面に金属間化合物層を生成したり、カーケンダルボイドを生成したりするため、長期的な信頼性に問題がある。
一方、接合面に形成された酸化皮膜による障害を排除し、健全な接合部を形成する観点から、母材金属と共晶反応を生ずるZn(亜鉛)のような金属を含むインサート材を接合面間に介在させた状態で加圧、加熱することにより、共晶反応を生じさせて接合することが知られている。すなわち、母材金属とインサート材との間に共晶反応を生じさせることによって、母材表面の酸化皮膜を除去し、生じた共晶反応溶融物と共に接合面から排出することが可能になる。
このとき、母材金属とインサート材との直接的な接触を促進し、共晶反応の起点を早期に形成して、上記接合プロセスをより円滑なものとするべく、酸化皮膜を破壊するための凹凸構造を接合面に形成することが提案されている(引用文献1参照)。
特開2013−78793号公報
しかしながら、このような接合方法を半導体装置に適用するにあたって、使用環境状態や凹凸構造の形状によっては、凹凸構造が接合面に残存し、その底部(溝)に残留する共晶反応液相の凝固物中に含まれるインサート材中の金属が母材金属内部に拡散する場合があることが判明した。そして、このような場合には、残存する凹凸構造部に空隙が生じ、電気伝導性や熱伝導性が低下することが判った。
本発明は、半導体装置の実装構造に適用される従来の接合技術における上記課題に鑑みてなされたものである。そして、その目的とするところは、凹凸構造の底部に共晶反応液相の凝固物が残存したとしても、これに含まれる金属の拡散を防止することができ、もって電気伝導性や熱伝導性の低下を防止することが可能な半導体装置の製造方法を提供することにある。
また、このような接合方法を適用した高温耐久性に優れた半導体装置を提供することにある。
本発明者らは、上記目的を達成すべく、鋭意検討を重ねた結果、半導体装置の接合面を構成する金属中に、インサート材中に含まれる金属、例えばZnを予め含有させておくことによって、当該金属の母材金属中への拡散を抑えることができ、もって上記課題が解決できることを見出し、本発明を完成するに到った。
すなわち、本発明は上記知見に基づくものであって、本発明の半導体装置の製造方法においては、接合面がAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Aから成る半導体チップと、接合面がAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Bから成る配線金属とを接合するに際して(但し、金属A及びBが共にAuを主成分とする金属である場合を除く)、上記両接合面間に、上記金属Aに含まれるAu以外の少なくとも1種の金属と、上記金属Bに含まれるAu以外の少なくとも1種の金属とそれぞれ共晶反応を生じる金属としてZnを含むインサート材を介在させると共に、該インサート材を構成する金属の少なくとも1種を上記半導体チップ及び配線金属の接合面を構成する金属A及び金属Bにそれぞれ添加し、さらに上記接合面の酸化皮膜を破壊するための凹凸を上記接合面の少なくとも一方に設け、上記半導体チップと配線金属を相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、接合界面の少なくとも一部において上記金属Aと金属Bとを直接接合することを特徴とする。
また、本発明の半導体装置は、半導体チップと配線金属とが接合されて成る半導体装置であって、上記半導体チップはAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Aを接合面に備え、上記配線金属はAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Bを接合面に備え(但し、金属A及びBが共にAuを主成分とする金属である場合を除く)、上記半導体チップ及び配線金属の接合面を構成する金属A及び金属BがそれぞれさらにZnを含有すると共に、これら金属Aと金属Bとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にZnの共晶組成物と、上記金属A及び金属Bに含まれるAu以外の少なくとも1種の金属の酸化物を含む排出物が介在していることを特徴としている。
本発明によれば、接合面を構成する金属A及び金属Bのそれぞれに、インサート材に含まれる金属の少なくとも1種が含まれているので、接合面の凹凸構造の底部に共晶反応液相の凝固物が残留していたとしても、凝固物中の上記金属の母材側への拡散が抑えられ、空隙化による電気伝導性や熱伝導性の低下を防止することできる。
(a)〜(e)は本発明の半導体装置の製造方法による半導体チップと配線金属との接合過程を概略的に示す工程図である。 (a)〜(c)は本発明の半導体装置の製造方法において接合部に形成する凹凸構造の形状例を示す斜視図である。 本発明の製造方法による半導体装置の一方を構成する半導体チップの構造を示す概略断面図である。 (a)〜(c)は本発明の製造方法による半導体装置の他方を構成する配線金属の形態例を示すそれぞれ断面図である。 (a)〜(d)は本発明の製造方法による半導体装置の実施形態例を示すそれぞれ概略断面図である。 本発明の実施例に用いた半導体装置の構成を説明する概略断面図である。
以下に、本発明の半導体装置の製造方法について、さらに詳細、かつ具体的に説明する。なお、本明細書において「%」は、特記しない限り、質量百分率を意味するものとする。
本発明の半導体装置の製造方法においては、半導体チップを配線金属に接合するに際して、上記したように、半導体チップの接合面に備えた金属A(Al、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属)と、配線金属の少なくとも接合面に備えた金属B(Al、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属、但し、金属A及びBが共にAuを主成分とする金属である場合を除く)との間に、金属Aに含まれるAu以外の少なくとも1種の金属と、金属Bに含まれるAu以外の少なくとも1種の金属とそれぞれ共晶反応を生じる金属としてZnを含むインサート材を介在させる。このとき、これら金属A及びBのそれぞれには、上記インサート材を構成する金属の少なくとも1種をあらかじめ含有させておく。
さらに、接合面の表面には凹凸を設け、この状態で、半導体チップと配線金属を相対的に加圧すると共に加熱し、金属A及び金属Bの表面に形成されている酸化皮膜を微細凹凸により破壊して、金属A及び金属Bとインサート材とをそれぞれ接触させ、接合界面に金属A及び金属Bにそれぞれ含まれる金属とインサート材に含まれる金属との共晶反応を生じさせる。そして、この共晶反応溶融物を酸化皮膜と共に排出して、接合界面の少なくとも一部において上記半導体チップと配線金属の金属Aと金属Bとを直接接合し、半導体チップと配線金属が強固に接合される。
共晶反応による溶融は、2種以上の金属が相互拡散して生じた相互拡散域の組成が共晶組成となった場合に生じ、保持温度が共晶温度以上であれば共晶反応により液相が形成される。例えば、Zn−Al系合金の場合、Alの融点は660℃、Znの融点は419.5℃であり、この共晶金属はそれぞれの融点より低い382℃にて溶融する。
したがって、両金属の清浄面を接触させ、382℃以上に加熱保持すると反応(共晶溶融)が生じ、Al−95%Znが共晶組成となるが、共晶反応自体は合金成分に無関係な一定の変化であり、インサート材の組成は共晶反応の量を増減するに過ぎない。
一方、一般的な金属材料の表面には酸化皮膜が存在するが、接合過程における加圧によって、凹凸の先端に応力が集中するため、比較的低い加圧力によって、チップへのダメージを与えることなく酸化皮膜を破壊することができる。そして、この破壊部を介して金属A及び金属Bのそれぞれとインサート材とが接触し、これらの間に共晶反応が生じる。
共晶反応による液相の生成によって近傍の酸化皮膜が破砕、分解され、さらに共晶溶融が全面に拡がっていくことによって、酸化皮膜破壊が拡大し、促進され、接合面の酸化皮膜が低温度(共晶温度)で除去されるので、ろう材層を介することなく、金属Aと金属Bとのダイレクトな接合が可能となる。
したがって、Pbが含まれない金属Aと金属Bとの直接接合によって強度が確保されることから、高温保持した場合にも脆い金属間化合物層やカーケンダルボイドを生成せず、優れた高温耐久性を備えたPbフリーの接合部を備えた半導体装置を製造することができる。
共晶組成は相互拡散によって自発的達成されるため、組成のコントロールは必要なく、必須条件は母材(金属A、B)とインサート材に含まれる金属の間に、低融点の共晶反応が生成することである。
このとき、接合面には、金属Aに含まれる金属と金属Bに含まれる金属と、インサート材に含まれる金属との共晶反応をそれぞれ生じさせることが必要であり、そのためには、両共晶温度の高い方の温度に加熱する必要がある。
但し、金属A及び金属Bの一方がAuを主成分とする金属の場合には、その接合面に酸化皮膜は生成していないことから、他方の金属とインサート材の間に共晶反応を生じさせるだけで接合が可能となる。また、金属A及び金属Bが共にAuを主成分とする金属である場合には、上記のように、その表面には酸化皮膜が生成していないので、微細凹凸を形成したり、インサート材を介在させたりするまでもなく、接合が可能である。
図1(a)〜(e)は、本発明による半導体装置の製造方法における半導体チップと配線金属の接合プロセスを順を追って説明する工程図である。
まず、図1(a)に示すように、配線金属2と半導体チップ3の間に、インサート材4を配置する。
このとき、配線金属2は、金属Bとして、例えばアルミニウムあるいは銅系金属から成るものであって、その接合面には、予め微細な凹凸Rが形成してあると共に、半導体チップ3の接合面には、金属Aとして、例えばAl、CuあるいはAgを主成分とする金属層3cがめっきやスパッタリングなどによって形成されている。なお、これら配線金属2や金属層3cの表面には、酸化皮膜2f、3fが生成している。
ここで、金属A及び金属Bの組合せとしては、金系材料同士の場合を除いて、Al、Cu、Ag及びAuから成る群から選ばれる純金属や、これら金属間の合金を含む種々の組合せを採用することができるが、同種材同士の接合とした方が界面の劣化反応の起点がなくなるため、耐久信頼性のより高い接合が可能となる。なお、ここで言う「同種材」とは、金属組織や成分系が同じであることを意味し、必ずしも合金成分の含有量が一致する必要はない。
また、配線金属2を全体がAlを主成分とする金属から成るもの、あるいは銅系金属から成る基材の表面にAlを主成分とする金属(金属B)を配置して成るものとする一方、半導体チップ3の接合面の金属層(金属A)2cをAlを主成分とする金属から成るものとすることも望ましい。これにより、低コストの半導体装置を実現することができる。
なお、上記したように、配線金属2及び半導体チップ3の接合面を構成する上記金属A及び金属Bには、後述するインサート材を構成する金属の少なくとも1種を含有させておく必要がある。
このような金属の含有量としては、接合面に凹凸底部が溶融することなく残存し、この中に残留している共晶反応液相凝固物からの金属の拡散をより有効に防止するためには、含有量が高いこと、すなわち飽和量まで含有していることが望ましい。また、金属A及び金属Bに含有させるインサート材成分としては、インサート材の必須成分としてのZnであることが望ましい。
上記配線金属2の接合面に形成する凹凸Rの形状としては、応力を集中させて、酸化皮膜の破壊を促進させる機能さえあれば、その形状や数に制限はなく、例えば、図2(a)〜(c)に示すようなものを採用することができる。
すなわち、図2(a)に示すように、台形状断面の凹凸構造として、凸部先端を略平面とすれば、応力集中度は若干低下するとしても、応力集中手段の形成が容易となり、加工費を削減することができる。
また、図2(b)に示すように、三角柱を並列させたような凹凸構造を採用することも可能であり、これによって、凹凸構造の凸部先端が線状のものとなり、応力集中度を高めて、酸化皮膜の破断効果を向上させることができる。
さらに、図2(c)に示すように、四角錐を縦横方向に並列させた凹凸構造を採用することもでき、凹凸構造の凸部先端が点状となることから、さらに応力集中度を高めて、酸化皮膜の破断性能を向上させることができる。
凹凸Rの形状としては、上記したように、応力を集中させて、酸化皮膜の破壊を促進させる機能さえあれば、特に限定されることはなく、上記の他には、波形やかまぼこ形、半球状など凸部先端を曲面とすることも可能である。なお、当該曲面の曲率半径は、小さいほど応力集中が顕著なものとなって、酸化皮膜が破壊し易くなることは言うまでもない。
このような凹凸Rは、例えば、切削加工、研削加工、塑性加工(ローラ加工)、レーザ加工、放電加工、エッチング加工、リソグラフィーなどによって形成することができ、その形成方法としては、特に限定されるものではない。これら加工方法のうち、塑性加工によれば、非常に低コストで形成が可能である。
なお、微細凹凸の寸法、形状としては、アスペクト比(高さ/幅):0.001以上、ピッチ:1μm以上で、望ましくはアスペクト比0.1以上、ピッチ:10μm以上である。
一方、半導体チップ3は、上記したように接合面側に、金属Aから成る金属層3cを備えているが、図3に示すように、SiCやSi、GaNなどから成る半導体チップ本体3と金属層3cの間に、密着層3a及びバリヤ層3bを介在させることができる。
バリヤ層3bは、金属層3cの成分がチップ本体内に拡散するのを防止する機能を有し、Ni(ニッケル)やPt−Ir(白金−イリジウム)などを適用することができる。
一方、密着層3aは、上記バリヤ層3bとチップ本体3との密着性を向上させる機能を有し、例えば、Ti(チタン)、Cr(クロム)などを用いることができる。
インサート材4は、上記金属Aに含まれるAu以外、すなわちAl、Cu及びAgのうちの少なくとも1種の金属元素と、上記金属Bに含まれる同様の金属元素のそれぞれと共晶反応を生じる金属であるZnを含むものであって、例えば、Znを主成分とする金属(純亜鉛、亜鉛合金)が用いられる。
また、Znと、Al、Mg、Cu、Ag及びSnから成る群より選ばれた少なくとも1種の金属を主成分とする合金、例えばZnとAlを主成分とする合金、ZnとAlとMgを主成分とする合金、ZnとAlとCuを主成分とする合金を用いることもできる。
すなわち、ZnとAlを含む合金系の共晶温度は低く(Zn−Al系合金では382℃、Zn−Al−Mg系合金では330℃)、このような低い温度で、母材の軟化や変形を惹起することなく、接合を阻害する酸化皮膜を接合界面から除去して、両部材を接合することができる。
さらに、インサート材4には、上記金属Aもしくは金属B材の一方、または両方の成分を含有させることができ、インサート材と被接合部材との反応性の向上や、接合界面の親和性の向上のためから望ましい。
上記インサート材4の厚さとしては、20μm以上、200μm以下とすることが望ましい。
インサート材4の厚さが20μmに満たない場合、酸化皮膜の排出が不十分となったり、接合部のシール性が低下し、接合中に酸化が進み接合部の強度特性を低下させたりする。一方、200μmを超えると、余剰部分の排出のために高い加圧力が必要となったり、界面への残存が多くなり、継ぎ手性能を低下させたりすることがある。
なお、本発明においては、金属A、金属B、インサート材における「主成分」とは、それら金属成分の含有量が合計で80%以上であることを意味するものとする。
そして、図1(a)に示した状態で、半導体チップ3と配線金属2を相対的に加圧して、これらをインサート材4を介して密着させ、さらに加圧しながら加熱を開始する。
すると、図1(b)に示すように、凹凸Rの凸部先端が接触した部位の応力が局所的に急激に上昇し、加圧力をさほど増すことなく、金属層3cの酸化被膜3fが機械的に破壊され、新生面が露出する。また、酸化被膜3fと共に、微細凹凸2r先端の酸化皮膜2fも破壊され、配線金属2の新生面が露出する。
金属層3c及び配線金属2とインサート材4の間で拡散が生じ、共晶反応が発生する温度に到達すると、金属層3c及び配線金属2中の金属元素との間にそれぞれ共晶反応が生じ、共晶溶融相が発生する。
そして、この共晶溶融範囲が接合界面全体に拡がっていくことにより、金属層3c及び配線金属2の酸化被膜3f、2fが表面から除去され、図1(c)に示すように、酸化皮膜3f、2fの欠片が共晶溶融相中に分散する。
続く加圧によって、図1(d)に示すように、共晶反応溶融物が接合界面から排出され、この液相中に分散されていた酸化皮膜3f、2fの欠片もその大部分が共晶溶融物と共に接合界面から押し出され、金属A及び金属Bの新生面がそれぞれ露出し、接合界面にこれらに含まれる成分元素の拡散反応が生じる。
これによって、図1(e)に示すように、配線金属2と半導体チップ3の金属層3cとの接合、すなわち金属Aと金属Bとの直接的な接合が達成される。このとき、共晶反応生成物や酸化皮膜、インサート材に由来する金属などを含む微量の混合物が接合界面に残存することがあり得るが、金属同士の直接接合部が形成されている限り、強度上の問題となることはない。また、このような残存物は、電気伝導や熱伝導に寄与することになる。
なお、図1においては、凹凸Rを配線金属2の側に形成した例を示したが、これに限定されることはなく、微細凹凸の形成位置については、上記のように配線金属2と半導体チップ3の接合面の一方に形成するほか、接合面の両方に設けることができる。両面に形成することによって、酸化皮膜の破壊起点をより多くすることができる。
また、上記では、薄板上のインサート材4を配線金属2の上に載置しただけの例を示したが、組成や形状(厚さ)などに関する選択の自由度が高いことから、箔の形態で両材料の間に挟み込むことが望ましい。
この他に、めっきやパウダーデポジション法によって、インサート材金属を配線金属2や半導体チップ3の一方あるいは両方の接合面に予め被覆しておくことも可能であり、この場合には、被覆によって酸化皮膜の生成を防止できる。
そして、図1においては、配線金属2として、AlやCuを主成分とする金属(金属B)から成るものを用いると共に、半導体チップ3の接合面に、金属AとしてAl、CuあるいはAgを主成分とする金属層3cを形成した例について説明したが、本発明はこのような組合せに限定されるものではない。
例えば、後述するように、適当な金属から成る基材の表面に、金属Bから成る金属層2cを形成した配線金属2を用いることもできる。このような金属層2cを基材上に形成するには、めっきやスパッタリング、溶射などの方法を適用することができる。なお、これらの方法は、半導体チップ3に対する金属層2cの形成にも適用されることは言うまでもない。
また、材料コスト面では、若干不利となるものの、場合によっては、金属層2c(金属A)や金属層3c(金属B)として、金や銀を含む金属を採用することも可能である。
本発明の製造方法における配線金属2と半導体チップ3の上記接合は、不活性ガス雰囲気で行うこともできるが、大気中でも何ら支障なく行うことができる。
もちろん、真空中で行うことも可能であるが、真空設備が必要となるばかりでなく、インサート材の溶融により真空計やゲートバルブを損傷する可能性があるので、大気中で行うことが設備面からもコスト的にも有利である。
本発明における上記接合において、接合部を所定の温度範囲に加熱したり、維持したりするための手段としては、特に限定されることはなく、例えば、高周波加熱や赤外線加熱、ヒータ加熱あるいはこれらを組み合わせた方法を採用することができる。また、治具によって加圧状態に固定し、治具と共にろう付け炉内に保持するといった方法を用いることも可能である。
上記接合温度への昇温速度については、遅い場合には、界面が酸化されて溶融物の排出性が低下して、強度が低下する原因となることがあるため、速い方が望ましい。特に大気中の接合の場合には、この傾向がある。
一方、本発明の製造方法においては、凹凸Rの形成によって、接合時の加圧力を低減することができることから、接合時の加圧力については、1MPa以上、30MPa以下とすることが望ましい。
すなわち、1MPaに満たない場合は、酸化皮膜の破壊や、共晶反応物や酸化皮膜欠片の接合面からの排出が十分にできず、30MPaを超えると半導体チップ2が損傷する可能性があることによる。
図4(a)〜(c)は、本発明の製造方法における接合面、特に配線金属の形態例を示すそれぞれ断面図であって、図4(a)に示す形態例においては、半導体チップ3がその接合最表面に上記金属Aから成る金属層3cを備える一方、配線金属2は、図1と同様に、全体が上記金属Bから成り、接合面に凹凸Rを備えている。
また、配線金属2は、図4(b)及び(c)に示すように、導電性材料から成る基板2bの接合面に、金属Aから成る金属層2cを備えたものを用いることもできる。
この場合、図4(b)に示したように、基板2bの接合面に凹凸2Rを形成した後に、金属層2cをめっきやスパッタリング、蒸着などによって形成することができる。これによれば、比較的自由な形状に形成された凹凸Rの全面に金属層2cを配置することができる。
一方、図4(c)に示したように、基板2bの上に金属層2cを配置した後に凹凸Rの加工を行うこともでき、この場合には、金属層が予め基材上に配置された材料、例えばクラッド材などを用いることができ、適用可能な材料の選択範囲が拡がることになる。
本発明の製造方法により製造された半導体装置の構造は、半導体チップと配線金属とが接合されて成るものであって、半導体チップは接合面にAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Aを備える一方、配線金属は、少なくとも接合面にAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属B(但し、金属A及びBが共にAuを主成分とする金属である場合を除く)を備え、上記半導体チップの金属Aと配線金属の金属Bとが、接合界面の少なくとも一部において直接接合されたものとなる。そして、このような直接接合部の周囲、すなわち凹凸Rの底部(谷部)や凹凸Rの最外周部に、Znの共晶組成物と、上記金属A及び金属Bに含まれるAu以外の少なくとも1種の金属の酸化物を含む排出物が介在することになる(図1(e)参照)。
なお、ここで、「Znの共晶組成物」とは、インサート材に含まれるZnと、金属A及び金属Bに含まれるAu以外の少なくとも1種の金属との共晶反応による組成物、また「酸化物」については、上記金属A及び金属Bの表面に生成していた酸化皮膜の欠片ということになる。
また、接合条件、すなわち、加圧力、接合温度、微細凹凸形状、インサート材の成分、量などの調整により、凹凸構造の底部の残存を可及的に減らすことができ、断続的な接合を全面的な直接接合に近づけることができる。
本発明の製造方法により製造された半導体装置においては、半導体チップ及び配線金属の接合面を構成する金属A及び金属Bのそれぞれに、インサート材を構成する少なくとも1種の金属が添加されている。
したがって、接合面に凹凸構造が残存していたとしても、その中の共晶反応液相凝固物からの上記金属の母材側への拡散を抑制することができ、当該金属が凝固物から抜けることによる凹凸残存部の空隙化を抑えて、電気伝導性や熱伝導性の低下を防止することできる。このとき、上記金属が金属A及び金属B中に飽和していれば、それ以上拡散することはなく、飽和状態に近いほど、上記金属の拡散による移行防止効果が高まることになる。
本発明においては、上記配線金属を絶縁性セラミックス基板上に配置することができ、このセラミックス基板の反半導体チップ側の面に備えた裏面金属を介して、セラミックス基板をベースプレート(冷却体など)に接合した構造とすることもできる。
このとき、上記裏面金属とベースプレートとの接合にも、上記した半導体チップと配線金属の接合と同様の製造方法や接合構造を採用することができる。
すなわち、上記絶縁性セラミックス基板の反半導体チップ側に備えた裏面金属をベースプレート上に接合するに際して、接合面にAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Cを備えた上記裏面金属と、接合面にAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属D(但し、金属C及びDが共にAuを主成分とする金属である場合を除く)を備えた上記ベースプレートとの間に、上記金属Cに含まれるAu以外の少なくとも1種の金属と、上記金属Dに含まれるAu以外の少なくとも1種の金属とそれぞれ共晶反応を生じる金属としてZnを含むインサート材を介在させると共に、該インサート材を構成する金属の少なくとも1種を上記裏面金属及びベースプレートの接合面を構成する金属C及び金属Dにそれぞれ添加し、さらに上記接合面の酸化皮膜を破壊するための凹凸を上記接合面の少なくとも一方に設け、上記裏面金属とベースプレートを相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、接合界面の少なくとも一部において上記金属Aと金属Bとを直接接合する。
このようにして製造された半導体装置は、配線金属が絶縁性セラミックス基板上に配置され、該絶縁性セラミックス基板の反半導体チップ側に備えた裏面金属がベースプレート上に接合されており、上記裏面金属はAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Cを接合面に備え、上記ベースプレートはAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Dを接合面に備え(但し、金属C及びDが共にAuを主成分とする金属である場合を除く)、上記裏面金属及びベースプレートの接合面を構成する金属C及び金属DがそれぞれさらにZnを含有すると共に、これら金属Cと金属Dとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にZnの共晶組成物と、上記金属C及び金属Dに含まれるAu以外の少なくとも1種の金属の酸化物を含む排出物が介在している構造となる。
すなわち、裏面金属及びベースプレートの接合面を構成する金属C及び金属Dのそれぞれに、インサート材を構成する少なくとも1種の金属が添加されているので、同様に、上記金属の拡散による凹凸残存部の空隙化を抑えて、電気伝導性や熱伝導性の低下を防止することできる。但し、この場合、冷却体などのベースプレートとの接合であるからして、熱伝導性の向上が重要であって、電気伝導性については、さほど問題とはならない。
なお、裏面金属及びベースプレートの接合面を構成する金属C及び金属Dについては、上記した金属A及び金属Bの場合と全く同様に選択することができる。また、金属C及び金属Dを金属A及び金属Dと同種材とすることもできる。
また、裏面金属を全体がAlを主成分とする金属から成るもの、あるいは銅系金属から成る基材の表面にAlを主成分とする金属(金属C)を配置して成るものとする一方、ベースプレートの接合面の金属層(金属D)をAlを主成分とする金属から成るものとすることもできる。
図5(a)〜(d)は、本発明の製造方法による半導体装置の実施形態の数例を示す概略断面図である。
第1の実施形態として、図5(a)に示す半導体装置1は、冷却体(ヒートシンク)11上に、絶縁性セラミックス基板12の片面側に上記金属Bから成る配線金属2を配置したバスバーが固定され、その配線金属2に半導体チップ3が接合された構造を備えている。そして、上記半導体チップ3は、その接合面に上記金属Aから成る金属層3cを備えており、金属Aと金属Bとが上記した方法により直接接合された構造となっている。
図5(b)に示す半導体装置1は、絶縁性セラミックス基板12の図中上面側に金属Bから成る配線金属2を備え、図中下面側に金属Cから成る裏面金属5を備えたセラミックス基板12の裏面金属側に冷却体11を備えている。そして、上面側の配線金属2と、接合面に金属Aから成る金属層3cを備えた半導体チップ3が上記下方法によって接合され、下面側の裏面金属5(金属C)と冷却体11(金属D)が同様に接合された構造となっている。
図5(c)に示す半導体装置1は、図5(a)及び(b)が片側実装であったのに対し、両面実装タイプの半導体装置の例を示すものであって、両面に金属Aから成る金属層3cを備えた半導体チップ3の上下に、絶縁性セラミックス基板12の片面側に配線金属2を備えたバスバーが冷却体11と共に配置されている。半導体チップ3の上下両面に備えた金属Aから成る金属層3cとバスバーの金属Bから成る配線金属2が上記した方法により直接接合された構造となっている。
第4の実施形態として、図5(d)に示す半導体装置1は、絶縁性セラミックス基板12の両面にそれぞれ金属Bから成る配線金属2と、金属Cから成る裏面金属5を備えたセラミックス基板12を用いた両面実装タイプのものである。すなわち、セラミックス基板12の裏面側に配置した裏面金属5(金属C)と冷却体11(金属D)とが本発明の方法によって接合されていること以外は、図5(c)に示した形態と実質的に同様の構造となっている。
図6は、本発明の半導体装置の接合前の状態を示す概略断面図(但し、インサート材4は省略)であって、図に示す半導体チップ3は接合面に金属Aから成る金属層3cを備えている。なお、上記金属層3cは、図3に示したように、密着層3aやバリヤ層3bを介して形成することもできる。
一方、絶縁性セラミックス基板12は、図中上面側に金属Bから成る配線金属2を備え、図中下面側に金属Cから成る裏面金属5を備えており、これら配線金属2及び裏面金属5の表面(半導体チップ3及び後述するベースプレート11との接合面)には凹凸Rが形成されている。
ベースプレート(冷却体)11は、金属Dから成り、その裏面金属5との接合面には、同様に凹凸Rが形成されている。このとき、凹凸Rの形成は、裏面金属5及びベースプレート11のいずれか一方だけでもよい。
なお、上記金属層3c、配線金属2、裏面金属5及びベースプレート11を構成する金属A、B、C及びDには、これらの間に介在させるインサート材4に含まれる金属の少なくとも1種、例えばZnが飽和するまで添加されている。
そして、上記半導体チップ3と配線金属2の間と、裏面金属5とベースプレート11の間に、Znを含有するインサート材(図示せず)を介在させた状態で、これらを加圧すると共に、加熱することによって、これらの間が接合される。
こうして接合された半導体装置は、接合面に凹凸Rが残存したとしても、また、高温環境に曝されたとしても、母材側に飽和量のZnが含まれているため、凹凸残存部の凝固物からのそれ以上の拡散によるZnの母材側への移行が防止される。したがって、凹凸残存部が空隙となることによって、電気伝導性や熱伝導性が損なわれるという不具合を回避することができる。
以下、本発明を実施例に基づいて具体的に説明する。なお、文中の符号については、図6に対応するものである。
〔実施例1〕
(a)半導体チップ
1.66×1.52×0.36mmのサイズのSiCダイオード(半導体チップ3)の裏面に、Ti/Ni/Agを蒸着により成膜した後、この成膜面上にAl(金属A)を6μmの厚さにスパッタリングして金属層3cを形成した。なお、金属層3cのAl中にはZnを飽和量(36%)含有させた。
(b)絶縁性セラミックス基板
AlNから成る厚さ0.64mmのセラミック基板12の両面に、純度99.99%の高純度アルミニウム(金属B)から成る厚さ0.5mmの配線金属2と、同じく高純度アルミニウム(金属C)から成る厚さ0.5mmの裏面金属5をそれぞれ形成した。なお、上記配線金属2及び裏面金属5には、Znを飽和量それぞれ含有させると共に、その表面には、凹凸Rとして、ダイヤモンド工具を用いた切削加工によって、高さ0.1mm、ピッチ0.1mmの一方向溝を形成した。
(c)ベースプレート
JIS H 4000に、A1070として規定される工業用純アルミニウム(金属D)から成る厚さ1.0mmの板材をベースプレート11とした。そして、この板材中にZnを飽和量含有させると共に、その表面(裏面金属5との接合面)に、ダイヤモンド工具を用いた切削加工により、高さ0.1mm、ピッチ0.1mmの一方向溝を形成し、凹凸Rとした。
(d)接合
次に、半導体チップ3と配線金属2の接合面間と、裏面金属5とベースプレート11の接合面間に、急冷単ロール方によって作製したZn−3.5%Al−2.5%Mg合金から成る厚さ0.1mmの箔帯をそれぞれインサート材として挟んだ。
そして、赤外線加熱方式の拡散接合装置により、5MPaの加圧力の下で、400℃に1分間保持することによって、配線金属2と半導体チップ3、裏面金属5とベースプレート11をそれぞれ接合して、実施例1の半導体装置を得た。
〔実施例2〕
配線金属2、半導体チップ3、裏面金属5及びベースプレート11の接合面を構成する金属A、B、C及びD(いずれもAl)中に添加するZn量を質量比でそれぞれ10%としたこと以外は、上記実施例1と同様の操作を繰り返すことによって、それぞれの接合面を接合して、実施例2の半導体装置を得た。
〔実施例3〕
インサート材として、急冷単ロール法によって作製したZn−4.0%Al−2.0%Cu合金から成る厚さ0.1mmの箔帯を用いたこと以外は、上記実施例1と同様の操作を繰り返すことによって、それぞれの接合面を接合して、実施例3の半導体装置を得た。
〔実施例4〕
セラミック基板12の両面に形成する配線金属2と裏面金属5の材料として、それぞれCu(無酸素銅)から成るものを用いたこと以外は、上記実施例1と同様の操作を繰り返すことによって、それぞれの接合面を接合し、実施例4の半導体装置を得た。
〔比較例1〕
配線金属2、半導体チップ3、裏面金属5及びベースプレート11の接合面を構成する金属A、B、C及びDに金属元素を添加することなく、すべてAlから成る接合面としたこと以外は、上記実施例1と同様の操作を繰り返すことによって、それぞれの接合面を接合して、比較例1の半導体装置を得た。
〔評価試験〕
上記実施例及び比較例によって得られた半導体装置を300℃に保持した恒温槽中に、それぞれ3000時間保持した後、下記方法によって電気抵抗率及び熱伝導率をそれぞれ測定し、接合部の電気伝導性及び熱伝導性を評価した。
その結果を表1に示す。
(a)電気抵抗率
比較例の場合、すべてAlから成る接合面としたため、恒温槽中での保持によりZnがAl中に拡散し空隙が生じたため、電気抵抗率は増加しているが、本発明の場合は拡散が抑制され空隙が発生しないため、高い電気伝導率が維持された。
(b)熱伝導率
比較例の場合、すべてAlから成る接合面としたため、恒温槽中での保持によりZnがAl中に拡散し空隙が生じたため、熱伝導率は大幅に低下しているが、本発明の場合は拡散が抑制され空隙は発生しないため、Zn量が増加する分、若干の低下は認められるが、比較的高い熱伝導率が維持された。
実施例2は飽和量に達するまでの若干のZnの拡散による空隙発生が進行し、熱伝導率の低下は認められるものの、許容レベルであり、発明の効果は認められた。
Figure 2015033715
1 半導体装置
2 配線金属(金属B)
R 凹凸
2f 酸化皮膜
3 半導体チップ
3c 金属層(金属A)
3f 酸化皮膜
4 インサート材
5 裏面金属(金属C)
11 ベースプレート(金属D)
12 絶縁性セラミックス基材

Claims (18)

  1. 接合面がAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Aから成る半導体チップと、接合面がAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Bから成る配線金属とを接合するに際して(但し、金属A及びBが共にAuを主成分とする金属である場合を除く)、
    上記両接合面間に、上記金属Aに含まれるAu以外の少なくとも1種の金属と、上記金属Bに含まれるAu以外の少なくとも1種の金属とそれぞれ共晶反応を生じる金属としてZnを含むインサート材を介在させると共に、該インサート材を構成する金属の少なくとも1種を上記半導体チップ及び配線金属の接合面を構成する金属A及び金属Bにそれぞれ添加し、さらに上記接合面の酸化皮膜を破壊するための凹凸を上記接合面の少なくとも一方に設け、上記半導体チップと配線金属を相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、接合界面の少なくとも一部において上記金属Aと金属Bとを直接接合することを特徴とする半導体装置の製造方法。
  2. 上記接合面を構成する金属A及び金属Bにインサート材を構成する金属の少なくとも1種を飽和するまで添加することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 上記接合面を構成する金属A及び金属Bに添加される金属がZnであることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 上記インサート材がZnを主成分とする金属であることを特徴とする請求項1〜3のいずれか1つの項に記載の接合方法。
  5. 上記インサート材がZnと、Al、Mg、Cu、Ag及びSnから成る群より選ばれた少なくとも1種の金属を主成分とする合金であることを特徴とする請求項1〜4のいずれか1つの項に記載の接合方法。
  6. 上記インサート材がZn及びAlを主成分とする合金であることを特徴とする請求項5に記載の接合方法。
  7. 上記インサート材がZn、Al及びMgを主成分とする合金であることを特徴とする請求項5に記載の接合方法。
  8. 上記インサート材がZn、Al及びCuを主成分とする合金であることを特徴とする請求項5に記載の接合方法。
  9. 上記金属Aと金属Bとが同種材料であることを特徴とする請求項1〜8のいずれか1つの項に記載の接合方法。
  10. 上記インサート材の厚さが20〜200μmであることを特徴とする請求項1〜9のいずれか1つの項に記載の接合方法。
  11. 配線金属がAlを主成分とする金属、又は銅系金属から成る基材の表面にAlを主成分とする金属を配置して成るものであって、半導体チップがAlを主成分とする金属から成る接合面を備えていることを特徴とする請求項1〜10のいずれか1つの項に記載の製造方法。
  12. 配線金属が絶縁性セラミックス基板上に配置されていることを特徴とする請求項1〜11のいずれか1つの項に記載の製造方法。
  13. 上記絶縁性セラミックス基板の反半導体チップ側に備えた裏面金属をベースプレート上に接合するに際して、接合面にAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Cを備えた上記裏面金属と、接合面にAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属D(但し、金属C及びDが共にAuを主成分とする金属である場合を除く)を備えた上記ベースプレートとの間に、上記金属Cに含まれるAu以外の少なくとも1種の金属と、上記金属Dに含まれるAu以外の少なくとも1種の金属とそれぞれ共晶反応を生じる金属としてZnを含むインサート材を介在させると共に、該インサート材を構成する金属の少なくとも1種を上記半導体チップ及び裏面金属の接合面を構成する金属C及び金属Dにそれぞれ添加し、さらに上記接合面の酸化皮膜を破壊するための凹凸を上記接合面の少なくとも一方に設け、上記裏面金属とベースプレートを相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、接合界面の少なくとも一部において上記金属Aと金属Bとを直接接合することを特徴とする請求項12に記載の製造方法。
  14. 裏面金属がAlを主成分とする金属、又は銅系金属から成る基材の表面にAlを主成分とする金属を配置して成るものであって、ベースプレートがAlを主成分とする金属から成る接合面を備えていることを特徴とする請求項13に記載の製造方法。
  15. 接合面がAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Aから成る半導体チップと、接合面がAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Bから成る配線金属とを接合した半導体装置であって(但し、金属A及びBが共にAuを主成分とする金属である場合を除く)、
    上記両接合面間に、上記金属Aに含まれるAu以外の少なくとも1種の金属と、上記金属Bに含まれるAu以外の少なくとも1種の金属とそれぞれ共晶反応を生じる金属としてZnを含むインサート材を介在させると共に、該インサート材を構成する金属の少なくとも1種を上記半導体チップ及び配線金属の接合面を構成する金属A及び金属Bにそれぞれ添加し、さらに上記接合面の酸化皮膜を破壊するための凹凸を上記接合面の少なくとも一方に設け、上記半導体チップと配線金属を相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、接合界面の少なくとも一部において上記金属Aと金属Bとを直接接合して成ることを特徴とする半導体装置。
  16. 半導体チップと配線金属とが接合されて成る半導体装置であって、
    上記半導体チップはAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Aを接合面に備え、
    上記配線金属は、Al、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Bを接合面に備え(但し、金属A及びBが共にAuを主成分とする金属である場合を除く)、
    上記半導体チップ及び配線金属の接合面を構成する金属A及び金属BがそれぞれさらにZnを含有すると共に、これら金属Aと金属Bとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にZnの共晶組成物と、上記金属A及び金属Bに含まれるAu以外の少なくとも1種の金属の酸化物を含む排出物が介在していることを特徴とする半導体装置。
  17. 上記配線金属が絶縁性セラミックス基板上に配置され、該絶縁性セラミックス基板の反半導体チップ側に備えた裏面金属がベースプレート上に接合されており、
    上記裏面金属はAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Cを接合面に備え、上記ベースプレートはAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Dを接合面に備え(但し、金属C及びDが共にAuを主成分とする金属である場合を除く)、
    上記両接合面間に、上記金属Cに含まれるAu以外の少なくとも1種の金属と、上記金属Dに含まれるAu以外の少なくとも1種の金属とそれぞれ共晶反応を生じる金属としてZnを含むインサート材を介在させると共に、該インサート材を構成する金属の少なくとも1種を上記裏面金属及びベースプレートの接合面を構成する金属C及び金属Dにそれぞれ添加し、さらに上記接合面の酸化皮膜を破壊するための凹凸を上記接合面の少なくとも一方に設け、上記裏面金属とベースプレートを相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、接合界面の少なくとも一部において上記金属Cと金属Dとを直接接合して成ることを特徴とする請求項15又は16に記載の半導体装置。
  18. 上記配線金属が絶縁性セラミックス基板上に配置され、該絶縁性セラミックス基板の反半導体チップ側に備えた裏面金属がベースプレート上に接合されており、
    上記裏面金属はAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Cを接合面に備え、上記ベースプレートはAl、Cu、Ag及びAuから成る群より選ばれた少なくとも1種を主成分とする金属Dを接合面に備え(但し、金属C及びDが共にAuを主成分とする金属である場合を除く)、
    上記裏面金属及びベースプレートの接合面を構成する金属C及び金属DがそれぞれさらにZnを含有すると共に、これら金属Cと金属Dとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にZnの共晶組成物と、上記金属C及び金属Dに含まれるAu以外の少なくとも1種の金属の酸化物を含む排出物が介在していることを特徴とする請求項15又は16に記載の半導体装置。
JP2013166394A 2013-08-09 2013-08-09 半導体装置の製造方法 Active JP6156693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013166394A JP6156693B2 (ja) 2013-08-09 2013-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013166394A JP6156693B2 (ja) 2013-08-09 2013-08-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015033715A true JP2015033715A (ja) 2015-02-19
JP6156693B2 JP6156693B2 (ja) 2017-07-05

Family

ID=52542638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013166394A Active JP6156693B2 (ja) 2013-08-09 2013-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6156693B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018075683A (ja) * 2016-11-10 2018-05-17 株式会社サンシン テープ研磨装置
CN112091400A (zh) * 2020-09-14 2020-12-18 浙江最成半导体科技有限公司 一种靶材和背板的接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013078793A (ja) * 2011-09-22 2013-05-02 Nissan Motor Co Ltd 接合方法及び接合部品
JP2013078795A (ja) * 2011-09-22 2013-05-02 Nissan Motor Co Ltd 接合方法及び接合部品
JP2013093368A (ja) * 2011-10-24 2013-05-16 Showa Denko Kk 電子素子搭載用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013078793A (ja) * 2011-09-22 2013-05-02 Nissan Motor Co Ltd 接合方法及び接合部品
JP2013078795A (ja) * 2011-09-22 2013-05-02 Nissan Motor Co Ltd 接合方法及び接合部品
JP2013093368A (ja) * 2011-10-24 2013-05-16 Showa Denko Kk 電子素子搭載用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018075683A (ja) * 2016-11-10 2018-05-17 株式会社サンシン テープ研磨装置
CN112091400A (zh) * 2020-09-14 2020-12-18 浙江最成半导体科技有限公司 一种靶材和背板的接合方法

Also Published As

Publication number Publication date
JP6156693B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
JP5708961B2 (ja) 半導体装置の製造方法
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5224430B2 (ja) パワー半導体モジュール
JP4904767B2 (ja) 半導体装置
TWI300619B (en) Electronic device
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
JPH0136254B2 (ja)
JP2009147111A (ja) 接合材、その製造方法および半導体装置
JP5092168B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP5252024B2 (ja) 半導体装置
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP6156693B2 (ja) 半導体装置の製造方法
JP2005340268A (ja) トランジスタパッケージ
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP5733466B2 (ja) 半導体装置の製造方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
JP4917375B2 (ja) パワー半導体モジュールの製造方法
TW201308543A (zh) 接合構造體
JP6260941B2 (ja) 半導体装置の製造方法
KR101667427B1 (ko) 칩 및 칩-기판 복합조립체
JPH0867978A (ja) スパッタリング用ターゲットのはんだ付け方法
JP2005236019A (ja) 半導体装置の製造方法
JP6344605B2 (ja) 半導体装置の製造方法
JP2015119118A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170524

R151 Written notification of patent or utility model registration

Ref document number: 6156693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151