JP6260941B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6260941B2
JP6260941B2 JP2015530729A JP2015530729A JP6260941B2 JP 6260941 B2 JP6260941 B2 JP 6260941B2 JP 2015530729 A JP2015530729 A JP 2015530729A JP 2015530729 A JP2015530729 A JP 2015530729A JP 6260941 B2 JP6260941 B2 JP 6260941B2
Authority
JP
Japan
Prior art keywords
metal
bonding
wiring
purity
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015530729A
Other languages
English (en)
Other versions
JPWO2015019677A1 (ja
Inventor
宮本　健二
健二 宮本
中川　成幸
成幸 中川
南部　俊和
俊和 南部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of JPWO2015019677A1 publication Critical patent/JPWO2015019677A1/ja
Application granted granted Critical
Publication of JP6260941B2 publication Critical patent/JP6260941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Description

本発明は、半導体チップと配線金属とを接合して成る半導体装置、さらには、このような半導体装置を絶縁性セラミックス基板を介して、冷却体のようなベースプレート上に配置して成る半導体装置の製造方法と、このような方法により製造された半導体装置に関するものである。
近年の半導体装置、特に、大電流密度の所謂ハイパワーモジュールと称する半導体装置においては、高温環境下でも使用可能であることが要求されている。
そのため、半導体装置の実装構造においては、高温に保持されたり、高温熱サイクルを受けたりした場合の高温耐久性に優れた接合部が強く望まれている。また、環境保全の観点からすると、Ｐｂ（鉛）フリーの接合技術が必須となっている。
このような半導体装置の実装のための接合には、現状では、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）系のはんだが広く使われているが、使用温度がはんだの融点（例えば２００℃程度）以下に制限される。また、例えば、電極がＣｕである接合部においては、界面にＣｕ−Ｓｎ系の脆い金属間化合物層が生成し、高温耐久性に乏しいものとなる。
そのため、接合部の高温耐久性を確保するために、いろいろな試みがなされている。
例えば、金属ナノ粒子の活性な表面エネルギーを利用して、低温にて凝集、接合する低温接合工法が提案されている。この接合工法を用いれば、凝集した後の接合界面はバルク金属となるため、優れた高温耐久性を有する。しかし、金属ナノ粒子として、Ａｕ（金）のような貴金属を用い、このような金属ナノ粒子の表面に有機物を修飾したような構造をとるため、粒子が凝集した構造となり、しかも有機物が接合プロセス時にガス化して、残存することから接合部にはボイドが存在するため、継手強度のバラツキの大きいものとなる。
また、高温はんだとしてはこの他に、Ａｕ系の組成を有するものとして、Ａｕ−Ｇｅ（ゲルマニウム）系などのはんだがあるが、これらも、貴金属であるＡｕを用いているため、コスト的な問題ばかりでなく、接合界面に金属間化合物層を生成したり、カーケンダルボイドを生成したりするため、長期的な信頼性に問題がある。
一方、接合面に生成された酸化皮膜による接合品質に対する影響を排除し、健全な接合部を形成する観点から、母材金属と共晶反応を生ずるＺｎ（亜鉛）のような金属を含むインサート材を接合面間に介在させた状態で加圧、加熱することにより、接合界面に共晶反応を生じさせて接合することが知られている。すなわち、母材金属とインサート材との間に共晶反応を生じさせることによって、母材表面の酸化皮膜を除去し、生じた共晶反応溶融物と共に接合面から排出することが可能になる。
このとき、母材金属とインサート材との直接的な接触を促進し、共晶反応の起点を早期に形成して、上記接合プロセスをより円滑なものとするべく、酸化皮膜を破壊するための凹凸構造を接合面に形成することが提案されている（引用文献１参照）。
日本国特開２０１３−７８７９３号公報
このような接合方法を半導体装置における半導体チップと配線金属に適用するにあたっては、配線金属の純度を上げることによって降伏点を下げ、半導体チップと配線金属間の熱膨張係数差に基づく熱応力の発生を少なくし、半導体装置の耐久信頼性の向上を図るようにしていた。
しかしながら、使用環境状態や凹凸構造の形状によっては、凹凸構造が接合面に残存し、凹凸底部に残留する共晶反応液相の凝固物中に含まれるインサート材中の金属が配線金属の側に拡散することがあることが判明した。そして、このような金属の拡散が生じると配線金属の純度が下がり、降伏点の上昇による熱応力の増大、伸びの低下が生じ、耐久信頼性が損なわれる可能性があることが判った。
本発明は、半導体装置の実装構造に適用される従来の接合技術における上記課題に鑑みてなされたものであって、その目的とするところは、接合界面に凹凸構造が残存したとしても、この中に含まれる金属の拡散を防止し、もって装置の耐久信頼性を確保することができる半導体装置の製造方法を提供することにある。また、このような製造方法による耐久性に優れた半導体装置を提供することにある。
本発明者らは、上記目的を達成すべく、鋭意検討を重ねた結果、高純度Ａｌから成る配線金属の接合面の表面に、例えば、ＮｉやＴｉＮなどから成る金属原子の拡散防止層を形成することによって、上記課題が解決できることを見出し、本発明を完成するに到った。
すなわち、本発明は上記知見に基づくものであって、本発明の半導体装置の製造方法においては、接合面がＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ａから成る半導体チップと、高純度Ａｌから成る配線金属とを接合するに際して、上記両接合面の少なくとも一方に接合面の酸化皮膜を破壊するための凹凸を設けると共に、上記配線金属の接合面の表面に金属原子の拡散防止層を形成した上で、両接合面間にＡｌと上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属とそれぞれ共晶反応を生じる金属としてＺｎを含むインサート材を介在させ、上記半導体チップと配線金属を相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、上記共晶反応溶融物と上記酸化皮膜の欠片が、上記接合界面を構成する金属Ａと上記拡散防止層とで包囲されるようにし、接合界面の少なくとも一部において上記半導体チップ及び配線金属の接合面を構成する金属Ａと高純度Ａｌとを直接接合することを特徴とする。
また、本発明の半導体装置は、半導体チップと配線金属とが接合されて成るものであって、上記半導体チップはＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ａを接合面に備え、上記配線金属は高純度Ａｌから成ると共に、該接合面の表面又は内部に金属原子の拡散防止層を有し、これら半導体チップ及び配線金属の接合面を構成する金属Ａと高純度Ａｌとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にＺｎの共晶組成物と、Ａｌ及び上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属の酸化物を含む排出物が上記接合界面を構成する金属Ａと上記拡散防止層とで包囲されて介在していることを特徴としている。
本発明によれば、高純度Ａｌから成る配線金属の接合面の表面又は内部に金属原子の拡散を防止する拡散防止層を形成している。したがって、接合面の凹凸構造の底部に共晶反応液相の凝固物が残留していたとしても、凝固物中の金属原子が配線金属側へ拡散することがなく、配線金属の純度低下による降伏点の上昇、伸びの低下、熱応力の増大を防止することができ、装置の耐久信頼性が向上する。
（ａ）〜（ｅ）は本発明の半導体装置の製造方法による半導体チップと配線金属との接合過程を概略的に示す工程図である。 （ａ）〜（ｃ）は本発明の半導体装置の製造方法において接合部に形成する凹凸構造の形状例を示す斜視図である。 本発明の製造方法による半導体装置の一方を構成する半導体チップの構造を示す概略断面図である。 （ａ）〜（ｄ）は本発明の半導体装置の製造方法における拡散防止層を接合面の表面に形成した例を示す概略断面図である。 （ａ）〜（ｄ）は本発明の半導体装置の製造方法における拡散防止層を接合面の内部に形成した例を示す概略断面図である。 （ａ）〜（ｄ）は本発明の製造方法による半導体装置の実施形態例を示すそれぞれ概略断面図である。 本発明の実施例に用いた半導体装置の構成を説明する概略断面図である。
以下に、本発明の半導体装置の製造方法について、さらに詳細、かつ具体的に説明する。なお、本明細書において「％」は、特記しない限り、質量百分率を意味するものとする。
本発明の半導体装置の製造方法においては、Ａｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ａから成る接合面を備えた半導体チップと、高純度Ａｌから成る配線金属とを接合するに際して、両接合面の少なくとも一方に接合面の酸化皮膜を破壊するための凹凸を設ける。また、上記配線金属の接合面の表面又は内部に金属原子の拡散防止層を形成しておく。そして、両接合面間にＡｌと上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属とそれぞれ共晶反応を生じる金属としてＺｎを含むインサート材を介在させる。
なお、本発明において、「高純度Ａｌ」とは、Ａｌを９９．０％以上含有するものを意味する。
この状態で、半導体チップと配線金属を相対的に加圧すると共に加熱し、接合面に形成されている酸化皮膜を凹凸により破壊して、半導体チップの金属Ａ及び配線金属とインサート材とをそれぞれ接触させ、接合界面に金属Ａに含まれる金属及び配線金属中のＡｌとインサート材に含まれる金属との共晶反応を生じさせる。
そして、この共晶反応溶融物を酸化皮膜と共に排出して、接合界面の少なくとも一部において上記半導体チップの金属Ａと配線金属とを直接接合し、半導体チップと配線金属が強固に接合される。
このようにして接合された半導体装置においては、接合面に凹凸構造が残存し、その中に共晶反応液相の凝固物が残留していたとしても、拡散防止層によって凝固物中の金属原子の配線金属へ拡散が阻止されるので、配線金属の降伏点が上昇したり、伸びが低下したりすることがなく、装置の耐久信頼性を向上させることができる。
共晶反応による溶融は、２種以上の金属が相互拡散して生じた相互拡散域の組成が共晶組成となった場合に生じ、保持温度が共晶温度以上であれば共晶反応により液相が形成される。例えば、Ｚｎ−Ａｌ系合金の場合、Ａｌの融点は６６０℃、Ｚｎの融点は４１９．５℃であり、この共晶金属はそれぞれの融点より低い３８２℃にて溶融する。
したがって、両金属の清浄面を接触させ、３８２℃以上に加熱保持すると反応（共晶溶融）が生じ、Ａｌ−９５％Ｚｎが共晶組成となるが、共晶反応自体は合金成分に無関係な一定の変化であり、インサート材の組成は共晶反応の量を増減するに過ぎない。
一方、一般的な金属材料の表面には酸化皮膜が存在するが、接合過程における加圧によって、凹凸の先端に応力が集中するため、比較的低い加圧力によって、チップへのダメージを与えることなく酸化皮膜を破壊することができる。そして、この破壊部を介して半導体チップの金属Ａと配線金属（Ａｌ）のそれぞれとインサート材とが接触し、これらの間に共晶反応が生じる。
共晶反応による液相の生成によって近傍の酸化皮膜が破砕、分解され、さらに共晶溶融が全面に拡がっていくことによって、酸化皮膜破壊が拡大し、促進され、接合面の酸化皮膜が低温度（共晶温度）で除去されるので、ろう材層を介することなく、金属Ａと金属Ｂとのダイレクトな接合が可能となる。
したがって、Ｐｂが含まれない金属ＡとＡｌとの直接接合によって強度が確保されることから、高温保持した場合にも脆い金属間化合物層やカーケンダルボイドを生成せず、優れた高温耐久性を備えたＰｂフリーの接合部を備えた半導体装置を製造することができる。
共晶組成は相互拡散によって自発的達成されるため、組成のコントロールは必要なく、必須条件は母材（金属Ａ、Ａｌ）とインサート材に含まれる金属の間に、低融点の共晶反応が生成することである。
このとき、接合面には、半導体チップの金属Ａに含まれる金属と配線金属のＡｌと、インサート材に含まれる金属との共晶反応をそれぞれ生じさせることが必要であり、そのためには、両共晶温度の高い方の温度に加熱する必要がある。
図１（ａ）〜（ｅ）は、本発明による半導体装置の製造方法における半導体チップと配線金属の接合プロセスについて説明する工程図である。なお、拡散防止層の形成については、接合プロセスに直接関与しないことから、この図からは省略している。
まず、図１（ａ）に示すように、配線金属２と半導体チップ３の間に、インサート材４を配置する。
このとき、配線金属２は、高純度Ａｌから成るものであって、その接合面には、予め微細な凹凸Ｒが形成してあると共に、その表面には、後述するように拡散防止層（図示せず）が形成されている。一方、半導体チップ３の接合面には、金属Ａとして、例えばＡｌ、ＣｕあるいはＡｇを主成分とする金属層３ｃがめっきやスパッタリングなどによって形成されている。なお、これら配線金属２や金属層３ｃの表面には、酸化皮膜２ｆ、３ｆが生成している。
ここで、金属Ａの選択範囲としては、Ａｌ、Ｃｕ、Ａｇ及びＡｕから成る群から選ばれる純金属や、これら金属間の合金を含む種々の金属を採用することができるが、同種材同士の接合、すなわちＡｌ系材料とした方が界面の劣化反応の起点がなくなるため、耐久信頼性のより高い接合が可能となる。なお、ここで言う「同種材」とは、Ａｌを主成分とする金属であることを意味し、必ずしも配線金属２と同じ高純度Ａｌである必要はない。
上記配線金属２の接合面に形成する凹凸Ｒの形状としては、応力を集中させて、酸化皮膜の破壊を促進させる機能さえあれば、その形状や数に制限はなく、例えば、図２（ａ）〜（ｃ）に示すようなものを採用することができる。
すなわち、図２（ａ）に示すように、台形状断面の凹凸構造として、凸部先端を略平面とすれば、応力集中度は若干低下するとしても、応力集中手段の形成が容易となり、加工費を削減することができる。
また、図２（ｂ）に示すように、三角柱を並列させたような凹凸構造を採用することも可能であり、これによって、凹凸構造の凸部先端が線状のものとなり、応力集中度を高めて、酸化皮膜の破断効果を向上させることができる。
さらに、図２（ｃ）に示すように、四角錐を縦横方向に並列させた凹凸構造を採用することもでき、凹凸構造の凸部先端が点状となることから、さらに応力集中度を高めて、酸化皮膜の破断性能を向上させることができる。
凹凸Ｒの形状としては、上記したように、応力を集中させて、酸化皮膜の破壊を促進させる機能さえあれば、特に限定されることはなく、上記の他には、波形やかまぼこ形、半球状など凸部先端を曲面とすることも可能である。なお、当該曲面の曲率半径は、小さいほど応力集中が顕著なものとなって、酸化皮膜が破壊し易くなることは言うまでもない。
このような凹凸Ｒは、例えば、切削加工、研削加工、塑性加工（ローラ加工）、レーザ加工、放電加工、エッチング加工、リソグラフィーなどによって形成することができ、その形成方法としては、特に限定されるものではない。これら加工方法のうち、塑性加工によれば、非常に低コストで形成が可能である。
なお、微細凹凸の寸法、形状としては、アスペクト比（高さ／幅）：０．００１以上、ピッチ：１μｍ以上で、望ましくはアスペクト比０．１以上、ピッチ：１０μｍ以上である。
一方、半導体チップ３は、上記したように接合面側に、金属Ａから成る金属層３ｃを備えているが、図３に示すように、ＳｉＣやＳｉ、ＧａＮなどから成る半導体チップ本体３と金属層３ｃの間に、密着層３ａ及びバリヤ層３ｂを介在させることができる。
バリヤ層３ｂは、金属層３ｃの成分がチップ本体内に拡散するのを防止する機能を有し、Ｎｉ（ニッケル）やＰｔ−Ｉｒ（白金−イリジウム）などを適用することができる。
一方、密着層３ａは、上記バリヤ層３ｂとチップ本体３との密着性を向上させる機能を有し、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）などを用いることができる。
インサート材４は、上記金属Ａに含まれるＡｕ以外、すなわちＡｌ、Ｃｕ及びＡｇのうちの少なくとも１種の金属元素と、配線金属に含まれるＡｌのそれぞれと共晶反応を生じる金属であるＺｎを含むものであって、例えば、Ｚｎを主成分とする金属（純亜鉛、亜鉛合金）が用いられる。
また、Ｚｎと、Ａｌ、Ｍｇ、Ｃｕ、Ａｇ及びＳｎから成る群より選ばれた少なくとも１種の金属を主成分とする合金、例えばＺｎとＡｌを主成分とする合金、ＺｎとＡｌとＭｇを主成分とする合金、ＺｎとＡｌとＣｕを主成分とする合金を用いることもできる。
すなわち、ＺｎとＡｌを含む合金系の共晶温度は低く（Ｚｎ−Ａｌ系合金では３８２℃、Ｚｎ−Ａｌ−Ｍｇ系合金では３３０℃）、このような低い温度で、母材の軟化や変形を惹起することなく、接合を阻害する酸化皮膜を接合界面から除去して、両部材を接合することができる。
さらに、インサート材４には、半導体チップ３の接合面を構成する金属Ａに含まれる金属や、配線金属に含まれるＡｌを含有させることができ、インサート材と被接合部材との反応性の向上や、接合界面の親和性の向上のためから望ましい。
上記インサート材４の厚さとしては、２０μｍ以上、２００μｍ以下とすることが望ましい。
インサート材４の厚さが２０μｍに満たない場合、酸化皮膜の排出が不十分となったり、接合部のシール性が低下し、接合中に酸化が進み接合部の強度特性を低下させたりする。一方、２００μｍを超えると、余剰部分の排出のために高い加圧力が必要となったり、界面への残存が多くなり、継ぎ手性能を低下させたりすることがある。
なお、本発明においては、金属Ａやインサート材における「主成分」とは、それら金属成分の含有量が合計で８０％以上であることを意味するものとする。
そして、図１（ａ）に示した状態で、半導体チップ３と配線金属２を相対的に加圧して、これらをインサート材４を介して密着させ、さらに加圧しながら加熱を開始する。
すると、図１（ｂ）に示すように、凹凸Ｒの凸部先端が接触した部位の応力が局所的に急激に上昇し、加圧力をさほど増すことなく、金属層３ｃの酸化被膜３ｆが機械的に破壊され、新生面が露出する。また、酸化被膜３ｆと共に、微細凹凸２ｒ先端の酸化皮膜２ｆも破壊され、配線金属２の新生面が露出する。
金属層３ｃ及び配線金属２とインサート材４の間で拡散が生じ、共晶反応が発生する温度に到達すると、金属層３ｃ及び配線金属２中の金属元素との間にそれぞれ共晶反応が生じ、共晶溶融相が発生する。
そして、この共晶溶融範囲が接合界面全体に拡がっていくことにより、金属層３ｃ及び配線金属２の酸化被膜３ｆ、２ｆが表面から除去され、図１（ｃ）に示すように、酸化皮膜３ｆ、２ｆの欠片が共晶溶融相中に分散する。
続く加圧によって、図１（ｄ）に示すように、共晶反応溶融物が接合界面から排出され、この液相中に分散されていた酸化皮膜３ｆ、２ｆの欠片もその大部分が共晶溶融物と共に接合界面から押し出され、金属層３ｃ及び配線金属２の新生面がそれぞれ露出し、接合界面にこれらに含まれる成分元素の拡散反応が生じる。
これによって、図１（ｅ）に示すように、配線金属２と半導体チップ３の金属層３ｃとの接合、すなわち金属ＡとＡｌとの直接的な接合が達成される。このとき、共晶反応生成物や酸化皮膜、インサート材に由来する金属などを含む微量の混合物が接合界面に残存することがあり得るが、金属同士の直接接合部が形成されている限り、強度上の問題となることはない。また、このような残存物は、電気伝導や熱伝導に寄与することになる。
なお、図１においては、凹凸Ｒを配線金属２の側に形成した例を示したが、これに限定されることはなく、微細凹凸の形成位置については、上記のように配線金属２と半導体チップ３の接合面の一方に形成するほか、接合面の両方に設けることができる。両面に形成することによって、酸化皮膜の破壊起点をより多くすることができる。
また、上記では、薄板上のインサート材４を配線金属２の上に載置しただけの例を示したが、組成や形状（厚さ）などに関する選択の自由度が高いことから、箔の形態で両材料の間に挟み込むことが望ましい。
この他に、めっきやパウダーデポジション法によって、インサート材金属を配線金属２や半導体チップ３の一方あるいは両方の接合面に予め被覆しておくことも可能であり、この場合には、被覆によって酸化皮膜の生成を防止できる。
本発明の製造方法における配線金属２と半導体チップ３の上記接合は、不活性ガス雰囲気で行うこともできるが、大気中でも何ら支障なく行うことができる。
もちろん、真空中で行うことも可能であるが、真空設備が必要となるばかりでなく、インサート材の溶融により真空計やゲートバルブを損傷する可能性があるので、大気中で行うことが設備面からもコスト的にも有利である。
本発明における上記接合において、接合部を所定の温度範囲に加熱したり、維持したりするための手段としては、特に限定されることはなく、例えば、高周波加熱や赤外線加熱、ヒータ加熱あるいはこれらを組み合わせた方法を採用することができる。また、治具によって加圧状態に固定し、治具と共にろう付け炉内に保持するといった方法を用いることも可能である。
上記接合温度への昇温速度については、遅い場合には、界面が酸化されて溶融物の排出性が低下して、強度が低下する原因となることがあるため、速い方が望ましい。特に大気中の接合の場合には、この傾向がある。
一方、本発明の製造方法においては、凹凸Ｒの形成によって、接合時の加圧力を低減することができることから、接合時の加圧力については、１ＭＰａ以上、３０ＭＰａ以下とすることが望ましい。
すなわち、１ＭＰａに満たない場合は、酸化皮膜の破壊や、共晶反応物や酸化皮膜欠片の接合面からの排出が十分にできず、３０ＭＰａを超えると半導体チップ２が損傷する可能性があることによる。
図４は、本発明の半導体装置の製造方法における拡散防止層の機能を説明する概略断面図である。
まず、図４（ａ）に示すように、配線金属２と半導体チップ３を準備し、これらの間にインサート材４を配置する。
ここで、配線金属２は、前述したように高純度Ａｌから成り、その接合面には、予め微細な凹凸Ｒが形成してあり、その表面には、さらに金属原子の拡散防止層Ｌが形成されている。なお、上記拡散防止層Ｌとしては、Ｎｉ、ＴｉＮ、ＷＮ、ＴｉＷＮ及びＰｔＩｒのうちのいずれかの材料を用いることができ、蒸着やスパッタリングなどによって成膜することができる。
一方、半導体チップ３の接合面には、上記した金属Ａ（Ａｌ、Ｃｕ、Ａｇ及びＡｕから成る少なくとも１種を主成分とする金属）から成る金属層３ｃがめっきやスパッタリングなどによって形成されている。なお、金属層３ｃの表面には、酸化皮膜３ｆが生成している。
そして、間にインサート材４を介在させた配線金属２と半導体チップ３を相対的に加圧すると共に加熱すると、先に説明したように、金属層３ｃの酸化被膜３ｆが機械的に破壊され、この破壊部分で生じた共晶反応が接合面に拡大し、酸化被膜３ｆが破壊され、共晶溶融物と共に接合面から排出される。
その結果、図４（ｂ）に示すように、金属層３ｃと配線金属２とが凹凸Ｒの底部を残した状態に直接的に接合され、凹凸Ｒの底部には、酸化皮膜３ｆの欠片が共晶溶融相Ｅｍの中に分散した状態に残留する。
図４（ｃ）は、接合直後の接合界面の状態を示すものであって、凹凸Ｒの底部の残留物Ｅｓは、共晶溶融相Ｅｍが酸化皮膜３ｆを巻き込んだ状態に凝固している。
このような接合部が高温環境に放置されると、図４（ｄ）に示すように、残留物Ｅｓの中に含まれる金属原子、代表的にはＺｎが金属層３ｃに拡散するものの、配線金属２の側には、拡散防止層Ｌが障害となるため、金属原子の拡散が阻止される。そのため、配線金属２の伸びの低下や熱応力の増大を回避することができ、半導体装置の耐久信頼性を向上させることができる。
図５は、金属原子の拡散防止層Ｌを配線金属２の接合面の内部に形成した例を示すものである。
この場合、拡散防止層Ｌが接合面の内部（表面直下位置）に形成され、接合面の最表面が高純度Ａｌであることから、その表面に酸化皮膜（酸化アルミニウム）２ｆが形成され（図５（ａ）参照）、高温放置後の金属原子の拡散が、配線金属２の表面から拡散防止層Ｌまでの範囲に及ぶ（図５（ｄ）参照）こと以外は、基本的に図４と変わりはない。
本発明の製造方法により製造された半導体装置の構造は、半導体チップと配線金属とが接合されて成る半導体装置であって、半導体チップはＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ａを接合面に備え、上記配線金属は高純度Ａｌから成ると共に、接合面の表面又は内部に金属原子の拡散防止層を有し、これら半導体チップ及び配線金属の接合面を構成する金属Ａと高純度Ａｌとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にＺｎの共晶組成物と、Ａｌ及び上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属の酸化物を含む排出物が介在していることになる（図１（ｅ）参照）。
なお、ここで、「Ｚｎの共晶組成物」とは、インサート材に含まれるＺｎと、金属Ａに含まれるＡｕ以外の少なくとも１種の金属と及び配線金属のＡｌの共晶反応による組成物、また「酸化物」については、上記金属Ａ及び配線金属（高純度Ａｌ）の表面に生成していた酸化皮膜の欠片ということになる。
また、接合条件、すなわち、加圧力、接合温度、微細凹凸形状、インサート材の成分、量などの調整により、凹凸構造の底部の残存を可及的に減らすことができ、断続的な接合を全面的な直接接合に近づけることができる。
本発明においては、上記配線金属を絶縁性セラミックス基板上に配置することができ、このセラミックス基板の半導体チップとは反対側の面に備えた裏面金属を介して、セラミックス基板をベースプレート（冷却体など）に接合した構造とすることもできる。
このとき、上記裏面金属とベースプレートとの接合にも、上記した半導体チップと配線金属の接合と同様の製造方法や接合構造を採用することができる。
すなわち、上記絶縁性セラミックス基板の半導体チップとは反対側に備えた裏面金属をベースプレート上に接合するに際して、上記裏面金属を高純度Ａｌから成るものすると共に、上記ベースプレートの接合面をＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ｂから成るものとし、上記両接合面の少なくとも一方に接合面の酸化皮膜を破壊するための凹凸を設けると共に、上記裏面金属の接合面の表面又は内部に金属原子の拡散防止層を形成した上で、両接合面間にＡｌと上記金属Ｂに含まれるＡｕ以外の少なくとも１種の金属とそれぞれ共晶反応を生じる金属としてＺｎを含むインサート材を介在させ、上記裏面金属とベースプレートを相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、接合界面の少なくとも一部において上記裏面金属及びベースプレートの接合面を構成する高純度Ａｌと金属Ｂとを直接接合する。
このようにして製造された半導体装置は、上記配線金属が絶縁性セラミックス基板上に配置され、該絶縁性セラミックス基板の半導体チップとは反対側に備えた裏面金属がベースプレート上に接合されており、上記裏面金属は高純度Ａｌから成ると共に、その接合面の表面又は内部に金属原子の拡散防止層を有し、上記ベースプレートはＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ｂを接合面に備え、これら裏面金属及びベースプレートの接合面を構成する高純度Ａｌと金属Ｂとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にＺｎの共晶組成物と、Ａｌ及び上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属の酸化物を含む排出物が上記接合界面を構成する金属Ａと上記拡散防止層とで包囲されて介在している構造となる。
すなわち、裏面金属の接合面の表面又は内部に、金属原子の拡散防止層が形成されているので、接合面に共晶反応液相の凝固物が残留したとしても、凝固物中の金属原子の配線金属へ拡散が阻止され、裏面金属の伸びが低下したり、熱応力が増したりすることがなく、半導体装置の耐久信頼性が向上する。
なお、ベースプレートの接合面を構成する金属Ｂについては、上記半導体チップの接合面を構成する金属Ａと異なる材料であってもよいが、同種材を用いることが望ましい。
図６（ａ）〜（ｄ）は、本発明の製造方法による半導体装置の実施形態の数例を示す概略断面図である。
第1の実施形態として、図６（ａ）に示す半導体装置１は、冷却体（ヒートシンク）１１上に、絶縁性セラミックス基板１２の片面側に高純度Ａｌから成る配線金属２を配置したバスバーが固定され、その配線金属２に半導体チップ３が接合された構造を備えている。そして、上記半導体チップ３は、その接合面に上記金属Ａから成る金属層３ｃを備えており、半導体チップ３の金属層３ｃと配線金属２とが上記した方法により直接接合された構造となっている。
図６（ｂ）に示す半導体装置１は、絶縁性セラミックス基板１２の図中上面側に高純度Ａｌから成る配線金属２を備え、図中下面側に同じく高純度Ａｌから成る裏面金属５を備えたセラミックス基板１２の裏面金属側に冷却体１１を備えている。そして、上面側の配線金属２（高純度Ａｌ）と、接合面に金属Ａから成る金属層３ｃを備えた半導体チップ３が上記下方法によって接合され、下面側の裏面金属５（高純度Ａｌ）と冷却体１１（金属Ｂ）が同様に接合された構造となっている。
図６（ｃ）に示す半導体装置１は、図６（ａ）及び（ｂ）が片側実装であったのに対し、両面実装タイプの半導体装置の例を示すものであって、両面に金属Ａから成る金属層３ｃを備えた半導体チップ３の上下に、絶縁性セラミックス基板１２の片面側に高純度Ａｌから成る配線金属２を備えたバスバーが冷却体１１と共に配置されている。半導体チップ３の上下両面に備えた金属Ａから成る金属層３ｃとバスバーの高純度Ａｌから成る配線金属２が上記した方法により直接接合された構造となっている。
第４の実施形態として、図６（ｄ）に示す半導体装置１は、絶縁性セラミックス基板１２の両面に、共に高純度Ａｌから成る配線金属２と裏面金属５を備えたセラミックス基板１２を用いた両面実装タイプのものである。すなわち、セラミックス基板１２の裏面側に配置した裏面金属５（高純度Ａｌ）と冷却体１１（金属Ｂ）とが本発明の方法によって接合されていること以外は、図６（ｃ）に示した形態と実質的に同様の構造となっている。
図７は、本発明の半導体装置の接合前の状態を示す概略断面図（但し、インサート材４は省略）であって、図に示す半導体チップ３は接合面に金属Ａから成る金属層３ｃを備えている。なお、上記金属層３ｃは、図３に示したように、密着層３ａやバリヤ層３ｂを介して形成することもできる。
一方、絶縁性セラミックス基板１２は、図中上面側に高純度Ａｌから成る配線金属２を備え、図中下面側に同じく高純度Ａｌから成る裏面金属５を備えており、これら配線金属２及び裏面金属５の表面（半導体チップ３及び後述するベースプレート１１との接合面）には凹凸Ｒが形成されている。
ベースプレート（冷却体）１１は、金属Ｂから成り、その裏面金属５との接合面には、同様に凹凸Ｒが形成されている。このとき、凹凸Ｒの形成は、裏面金属５及びベースプレート１１のいずれか一方だけでもよい。
なお、上記配線金属２及び裏面金属５の凹凸表面上には、拡散防止層Ｌが成膜されている。
そして、上記半導体チップ３と配線金属２の間と、裏面金属５とベースプレート１１の間に、Ｚｎを含有するインサート材（図示せず）を介在させた状態で、これらを加圧すると共に、加熱することによって、これらの間が接合される。
こうして接合された半導体装置は、配線金属２及び裏面金属５の表面に金属原子の拡散防止層Ｌが形成されているため、接合面に凹凸Ｒが残存したとしても、また、高温環境に曝されたとしても、凹凸残存部の凝固物から配線金属２及び裏面金属５への拡散が防止される。したがって、配線金属２及び裏面金属５の本来の機械的性能を維持することができ、半導体装置の耐久信頼性を向上させることができる。
以下、本発明を実施例に基づいて具体的に説明する。なお、文中の符号については、図７に対応するものである。
〔実施例１〕
（ａ）半導体チップ
１．６６×１．５２×０．３６ｍｍのサイズのＳｉＣダイオード（半導体チップ３）の裏面に、Ｔｉ／Ｎｉ／Ａｇを蒸着により成膜した後、この成膜面上にＡｌ（金属Ａ）を６μｍの厚さにスパッタリングして金属層３ｃを形成し、接合面とした。
（ｂ）絶縁性セラミックス基板
ＡｌＮから成る厚さ０．６４ｍｍのセラミック基板１２の両面に、純度９９．９９％の高純度アルミニウムから成る厚さ０．５ｍｍの配線金属２と、同じく高純度アルミニウム（金属Ｂ）から成る厚さ０．５ｍｍの裏面金属５をそれぞれ形成した。
そして、上記配線金属２及び裏面金属５には、その表面には、凹凸Ｒとして、ダイヤモンド工具を用いた切削加工によって、高さ０．１ｍｍ、ピッチ０．１ｍｍの一方向溝を形成した。さらに、スパッタリングにより、その表面にＮｉ層を５μｍの厚さに成膜し、拡散防止層Ｌとした。
（ｃ）ベースプレート
ＪＩＳ Ｈ ４０００に、Ａ１０７０として規定される工業用純アルミニウム（金属Ｂ）から成る厚さ１．０ｍｍの板材をベースプレート１１とした。そして、その表面（裏面金属５との接合面）に、ダイヤモンド工具を用いた切削加工により、高さ０．１ｍｍ、ピッチ０．１ｍｍの一方向溝を形成し、凹凸Ｒとした。
（ｄ）接合
次に、半導体チップ３と配線金属２の接合面間と、裏面金属５とベースプレート１１の接合面間に、急冷単ロール法によって作製したＺｎ−３．５％Ａｌ−２．５％Ｍｇ合金から成る厚さ０．１ｍｍの箔帯をそれぞれインサート材として挟んだ。
そして、赤外線加熱方式の拡散接合装置により、５ＭＰａの加圧力の下で、４００℃に１分間保持することによって、配線金属２と半導体チップ３、裏面金属５とベースプレート１１をそれぞれ接合して、実施例１の半導体装置を得た。
〔実施例２〕
インサート材として、急冷単ロール法によって作製したＺｎ−４．０％Ａｌ−２．０％Ｃｕ合金から成る厚さ０．１ｍｍの箔帯を用いたこと以外は、上記実施例１と同様の操作を繰り返すことによって、それぞれの接合面を接合して、実施例２の半導体装置を得た。
〔実施例３〕
上記サイズのＳｉＣダイオード（半導体チップ３）の裏面に、Ｔｉ／Ｎｉ／Ａｇを蒸着により成膜し、接合面をＡｇとしたこと以外は）、上記実施例１と同様の操作を繰り返すことによって、それぞれの接合面を接合して、実施例３の半導体装置を得た。
〔実施例４〕
配線金属２及び裏面金属５の最表面にＷＮをスパッタリング成膜して、拡散防止層Ｌとしたこと以外は、上記実施例１と同様の操作を繰り返すことによって、それぞれの接合面を接合し、実施例４の半導体装置を得た。
〔比較例１〕
配線金属２及び裏面金属５の接合面に拡散防止層を形成することなく、上記実施例１と同様の操作を繰り返すことによって、それぞれの接合面を接合して、比較例１の半導体装置を得た。
〔評価試験〕
上記実施例及び比較例によって得られた半導体装置を３００℃に保持した恒温槽中に、それぞれ３０００時間保持した後、下記方法によって電気抵抗率及び熱伝導率をそれぞれ測定し、接合部の電気伝導性及び熱伝導性を評価した。
その結果を表１に示す。
（ａ）電気抵抗率
比較例の場合、バリヤ層がないため恒温槽中での保持によりZｎが配線金属のAl中に拡散するため、電気抵抗率は大きく増加しているが、本発明の場合は拡散が防止されるため、高純度アルミの高い電気伝導率が維持された。

（ｂ）熱伝導率
比較例の場合、バリヤ層がないため恒温槽中での保持によりZｎが配線金属のAl中に拡散するため、熱伝導率は大幅に低下しているが、本発明の場合は拡散が抑制されるため、高純度アルミの高い熱伝導率が維持された。
Figure 0006260941
１ 半導体装置
２ 配線金属（高純度Ａｌ）
Ｒ 凹凸
Ｌ 拡散防止層
２ｆ 酸化皮膜
３ 半導体チップ
３ｃ 金属層（金属Ａ）
３ｆ 酸化皮膜
４ インサート材
５ 裏面金属（高純度Ａｌ）
１１ ベースプレート（金属Ｂ）
１２ 絶縁性セラミックス基材

Claims (13)

  1. 接合面がＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ａから成る半導体チップと、高純度Ａｌから成る配線金属とを接合するに際して、
    上記両接合面の少なくとも一方に接合面の酸化皮膜を破壊するための凹凸を設けると共に、上記配線金属の接合面の表面に金属原子の拡散防止層を形成した上で、両接合面間にＡｌと上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属とそれぞれ共晶反応を生じる金属としてＺｎを含むインサート材を介在させ、上記半導体チップと配線金属を相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、上記共晶反応溶融物と上記酸化皮膜の欠片が、上記接合界面を構成する金属Ａと上記拡散防止層とで包囲されるようにし、接合界面の少なくとも一部において上記半導体チップ及び配線金属の接合面を構成する金属Ａと高純度Ａｌとを直接接合することを特徴とする半導体装置の製造方法。
  2. 上記インサート材がＺｎを主成分とする金属であることを特徴とする請求項１に記載の接合方法。
  3. 上記インサート材がＺｎと、Ａｌ、Ｍｇ、Ｃｕ、Ａｇ及びＳｎから成る群より選ばれた少なくとも１種の金属を主成分とする合金であることを特徴とする請求項１又は２に記載の接合方法。
  4. 上記インサート材がＺｎ及びＡｌを主成分とする合金であることを特徴とする請求項３に記載の接合方法。
  5. 上記インサート材がＺｎ、Ａｌ及びＭｇを主成分とする合金であることを特徴とする請求項３に記載の接合方法。
  6. 上記インサート材がＺｎ、Ａｌ及びＣｕを主成分とする合金であることを特徴とする請求項３に記載の接合方法。
  7. 上記金属原子の拡散防止層がＮｉ、ＴｉＮ、ＷＮ、ＴｉＷＮ又はＰｔＩｒから成ることを特徴とする請求項１〜６のいずれか１つの項に記載の接合方法。
  8. 上記金属ＡがＡｌを主成分とする金属から成ることを特徴とする請求項１〜７のいずれか１つの項に記載の接合方法。
  9. 上記インサート材の厚さが２０μｍ以上２００μｍ以下であることを特徴とする請求項１〜８のいずれか１つの項に記載の接合方法。
  10. 配線金属が絶縁性セラミックス基板上に配置されていることを特徴とする請求項１〜９のいずれか１つの項に記載の製造方法。
  11. 上記絶縁性セラミックス基板の半導体チップ側とは反対側に備えた裏面金属をベースプレート上に接合するに際して、上記裏面金属を高純度Ａｌから成るものすると共に、上記ベースプレートの接合面をＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ｂから成るものとし、上記両接合面の少なくとも一方に接合面の酸化皮膜を破壊するための凹凸を設けると共に、上記裏面金属の接合面の表面に金属原子の拡散防止層を形成した上で、両接合面間にＡｌと上記金属Ｂに含まれるＡｕ以外の少なくとも１種の金属とそれぞれ共晶反応を生じる金属としてＺｎを含むインサート材を介在させ、上記裏面金属とベースプレートを相対的に加圧しつつ加熱し、接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出して、上記共晶反応溶融物と上記酸化皮膜の欠片が、上記接合界面を構成する金属Ａと上記拡散防止層とで包囲されるようにし、接合界面の少なくとも一部において上記裏面金属及びベースプレートの接合面を構成する高純度Ａｌと金属Ｂとを直接接合することを特徴とする請求項１０に記載の製造方法。
  12. 半導体チップと配線金属とが接合されて成る半導体装置であって、
    上記半導体チップはＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ａを接合面に備え、上記配線金属は高純度Ａｌから成ると共に、その接合面の表面に金属原子の拡散防止層を有し、
    これら半導体チップ及び配線金属の接合面を構成する金属Ａと高純度Ａｌとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にＺｎの共晶組成物と、Ａｌ及び上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属の酸化物を含む排出物が上記接合界面を構成する金属Ａと上記拡散防止層とで包囲されて介在していることを特徴とする半導体装置。
  13. 上記配線金属が絶縁性セラミックス基板上に配置され、該絶縁性セラミックス基板の半導体チップ側とは反対側に備えた裏面金属がベースプレート上に接合されており、
    上記裏面金属は高純度Ａｌから成ると共に、その接合面の表面又は内部に金属原子の拡散防止層を有し、上記ベースプレートはＡｌ、Ｃｕ、Ａｇ及びＡｕから成る群より選ばれた少なくとも１種を主成分とする金属Ｂを接合面に備え、
    これら裏面金属及びベースプレートの接合面を構成する高純度Ａｌと金属Ｂとが接合界面の少なくとも一部において直接接合され、当該直接接合部の周囲にＺｎの共晶組成物と、Ａｌ及び上記金属Ａに含まれるＡｕ以外の少なくとも１種の金属の酸化物を含む排出物が介在していることを特徴とする請求項１２に記載の半導体装置。
JP2015530729A 2013-08-09 2014-05-22 半導体装置の製造方法 Active JP6260941B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013166490 2013-08-09
JP2013166490 2013-08-09
PCT/JP2014/063565 WO2015019677A1 (ja) 2013-08-09 2014-05-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015019677A1 JPWO2015019677A1 (ja) 2017-03-02
JP6260941B2 true JP6260941B2 (ja) 2018-01-24

Family

ID=52461025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015530729A Active JP6260941B2 (ja) 2013-08-09 2014-05-22 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP6260941B2 (ja)
WO (1) WO2015019677A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557388A (en) * 1978-10-20 1980-04-28 Hitachi Ltd Pressure welding method of aluminum member
JP3506393B2 (ja) * 1993-03-11 2004-03-15 株式会社東芝 液晶表示装置とその製造方法、プリンタとその製造方法
JP2006324685A (ja) * 2002-07-08 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP5571988B2 (ja) * 2010-03-26 2014-08-13 パナソニック株式会社 接合方法
EP2612722B1 (en) * 2010-08-31 2020-03-11 Nissan Motor Co., Ltd. Method for bonding aluminum-based metals
JP5892306B2 (ja) * 2011-09-20 2016-03-23 日産自動車株式会社 接合方法及び接合部品
JP6016095B2 (ja) * 2011-09-22 2016-10-26 日産自動車株式会社 接合方法及び接合部品
JP6003108B2 (ja) * 2011-09-22 2016-10-05 日産自動車株式会社 接合方法及び接合部品の製造方法
JP2013176782A (ja) * 2012-02-28 2013-09-09 Nissan Motor Co Ltd 金属材料の接合方法
WO2013129229A1 (ja) * 2012-02-28 2013-09-06 日産自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2015019677A1 (ja) 2017-03-02
WO2015019677A1 (ja) 2015-02-12

Similar Documents

Publication Publication Date Title
JP5708961B2 (ja) 半導体装置の製造方法
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
TWI300619B (en) Electronic device
JP4791487B2 (ja) 半導体素子実装用基板とそれを用いた半導体装置および半導体素子実装用基板の製造方法
JP5549118B2 (ja) 半導体装置の製造方法
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
WO2013129281A1 (ja) 金属材料の接合方法
JP2009147111A (ja) 接合材、その製造方法および半導体装置
JP4350753B2 (ja) ヒートシンク部材およびその製造方法
JP5050440B2 (ja) 半導体装置及びその製造方法
JP2003209197A (ja) 電子部品用パッケージ、その蓋体、その蓋体用の蓋材およびその蓋材の製造方法
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP6156693B2 (ja) 半導体装置の製造方法
JP5733466B2 (ja) 半導体装置の製造方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
US9349704B2 (en) Jointed structure and method of manufacturing same
JP6260941B2 (ja) 半導体装置の製造方法
JP5723225B2 (ja) 接合構造体
JP6344605B2 (ja) 半導体装置の製造方法
JP2011082497A (ja) チップ
JP2023512826A (ja) フリーはんだ箔
JP6176590B2 (ja) 半導体装置の製造装置、及び製造方法
JP5807213B2 (ja) 半導体装置、実装構造体、及び実装構造体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171120

R151 Written notification of patent or utility model registration

Ref document number: 6260941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171203