JP2015008272A - 電子部品、電子機器および移動体 - Google Patents

電子部品、電子機器および移動体 Download PDF

Info

Publication number
JP2015008272A
JP2015008272A JP2014054495A JP2014054495A JP2015008272A JP 2015008272 A JP2015008272 A JP 2015008272A JP 2014054495 A JP2014054495 A JP 2014054495A JP 2014054495 A JP2014054495 A JP 2014054495A JP 2015008272 A JP2015008272 A JP 2015008272A
Authority
JP
Japan
Prior art keywords
pad
electronic component
bump
circuit board
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014054495A
Other languages
English (en)
Inventor
裕吾 小山
Yugo Koyama
裕吾 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014054495A priority Critical patent/JP2015008272A/ja
Priority to US14/285,021 priority patent/US20140345928A1/en
Priority to CN201410223821.1A priority patent/CN104183564A/zh
Publication of JP2015008272A publication Critical patent/JP2015008272A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】実装基板に接合する際に、回路基板に設けられた表面保護膜の破損を防ぐことができ、高い信頼性を有する電子部品を提供することにある。
【解決手段】電子部品１は、実装基板３０、回路基板１０、回路基板１０上に配置されているパッド１２、実装基板３０とパッド１２とを接続するバンプ２０、およびパッド１２の表面からパッド１２の外周辺を介して回路基板１０の表面にまで延在しパッド１２上に隣り合う少なくとも２つの開口部１８を有する表面保護膜１６を備え、隣り合う一方の開口部１８の端部から他方の開口部１８の端部までの最短距離の１／２の長さが、パッド１２の外周辺から開口部１８の端部までの最短距離の長さより小さく、バンプ２０は、それぞれの２つの開口部１８内に設けられているとともに、表面保護膜１６と重なっている。
【選択図】図２

Description

本発明は、電子部品、電子機器および移動体に関する。
従来から、各種の電子機器の小型化、薄型化を図るために、搭載されるＩＣなどを含む回路基板を実装基板上にフェースダウンして表面実装する技術が用いられている。また、実装基板と回路基板との電気的な接続は、実装基板と回路基板とに設けられたパッド間に形成されるバンプなどの金属を介して行われている。図１２は電子部品に設けられた１箇所のパッドに形成されたバンプの構造を示したものであり、図１２（ａ）は平面図、図１２（ｂ）は図１２（ａ）のＧ−Ｇ線断面図である。この電子部品１０１は、回路基板１１０を実装基板１３０に実装する前の状態において、回路基板１１０のパッド１１２とリード部１１４とが設けられた能動面を覆っている表面保護膜１１６を一部開口してパッド１１２を露出させてある。パッド１１２上の表面保護膜１１６の開口部１１８には、バリアメタル１２２を介して矩形状をした１個のバンプ１２０が接合されている。そして、図１３（ａ）のＨ−Ｈ線断面図である図１３（ｂ）に示すように、回路基板１１０を実装基板１３０上に実装する場合には、図１２（ｂ）に示す回路基板１１０を上下反転させて、実装基板１３０に設けられたパッド１３２上にバンプ１２０を重ね合わせ、バンプ１２０を実装基板１３０のパッド１３２に熱圧着接合法や超音波併用熱圧着接合法によって接合され、電気的に接続されている。
しかしながら、上述した電子部品１０１の接合構造では、高周波で動作させた場合、バンプを流れる信号は、表皮効果のためにバンプの外周付近に著しく偏ってしまい、実質的な電流抵抗の増大により、信号電力の損失が増大するという課題があった。
このような課題を解決するため特許文献１において、パッド１１２上の表面保護膜１１６の開口部１１８に接合するバンプ１２０を複数個に分割することで、バンプの接合面積が同一であっても、バンプ１２０の外周長さを長くすることができ、バンプ１２０における信号電力の損失を小さくできる方法が開示されている。
特開平１１−１９５６６６号公報
しかし、バンプ１２０を圧着して実装基板１３０のパッド１３２に接合する際に、圧着荷重が大きいことによって、また、バンプ１２０が実装基板１３０の接合面に対して垂直に形成されていないことによる偏荷重によって、押し潰されたバンプ１２０がパッド１１２の外周辺より長さＤ（図１３（ｂ）に示す）はみ出して接合されるという課題があった。このように、バンプ１２０がパッド１１２領域よりはみ出し、回路基板１１０上の表面保護膜１１６まで達することは、圧着時の熱応力や残留応力により、表面保護膜１１６が破損し易くなり、破損部分から浸入した水分などによってパッド１１２を構成する電極材料を腐食してしまい信頼性を著しく低下させるという虞があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
［適用例１］本適用例に係る電子部品は、実装基板、回路基板、前記回路基板上に設けられているパッド、前記実装基板と前記パッドとを接続するバンプ、および前記パッドの表面から前記パッドの外周辺を介して前記回路基板の表面にまで延在し前記パッド上に隣り合う少なくとも２つの開口部を有する表面保護膜を備え、隣り合う一方の前記開口部の端部から他方の前記開口部の端部までの最短距離の１／２の長さが、前記パッドの前記外周辺から前記開口部の端部までの最短距離より小さく、前記バンプは、それぞれの前記２つの開口部内に設けられているとともに、前記表面保護膜と重なっていることを特徴とする。
本適用例によれば、回路基板に形成されたパッド上の表面保護膜に複数の開口部を設け、隣り合う開口部の端部間の最短距離の１／２の長さが、パッドの外周辺から開口部の端部までの最短距離の長さより小さい。そのため、回路基板を実装基板に接合する際に、圧着により押し潰され広がるバンプの外周部が隣り合うバンプと接触するところまで潰れてもパッドの外周辺に接触しないので、バンプがパッドの外周付近に広がってしまうのを防ぐことができる。よって、押し潰されたバンプの外周部がパッド領域からはみ出さないので、表面保護膜の破損を防ぐことができ、高い信頼性を有する電子部品が得られるという効果がある。
また、回路基板に形成されたパッド上の表面保護膜に複数の開口部を設け、それぞれの開口部に１つのバンプを形成することで、複数個のバンプが設けられるので、バンプの外周長さに応じた表皮効果による電流抵抗を低減でき、バンプにおける信号電力の損失が小さい電子部品が得られるという効果がある。
［適用例２］上記適用例に記載の電子部品において、前記バンプの形状が四角形であり、前記パッドの前記外周辺と前記開口部の角部とが最短距離になるように配置されていることを特徴とする。
本適用例によれば、回路基板に形成されたパッドの形状と表面保護膜の開口部の形状とが四角形で、パッドの外周辺と開口部の内周の角部とが最短距離になるように配置されていることにより、バンプを潰した際に、四角形の角部は広がらず、パッドからはみ出し難くなる。そのため、表面保護膜の破損を低減することができ、高い信頼性を有する電子部品が得られるという効果がある。
［適用例３］上記適用例に記載の電子部品において、前記バンプがめっきによって設けられたものであることを特徴とする。
本適用例によれば、バンプをめっきで形成することで、複数の回路基板が形成された大型の基板に一括して形成することができ、バンプボンダーによるバンプ形成に比べ、バンプの高さが揃い、実装時に潰れ量の偏りが少なく、且つ安価とすることができるという効果がある。
［適用例４］上記適用例に記載の電子部品において、隣り合う前記バンプが互いに接していることを特徴とする。
本適用例によれば、隣り合うバンプ間の表面保護膜上にバンプの外周部が圧着されて広がり、互いに接することで、バンプとバンプとの間の表面保護膜が圧着時の応力やそれ以外の外部応力によって破損した表面保護膜の破片などをバンプで覆うため、表面保護膜の破片が外部へ放出し難くなり、高い信頼性を有する電子部品が得られるという効果がある。
［適用例５］上記適用例に記載の電子部品において、前記開口部の大きさが異なっていることを特徴とする。
本適用例によれば、開口部の大きさが異なっていることで、大きさの小さい開口部をパッドの周辺へ、大きな開口部をパッドの中央部に配置することができる。そのため、実装基板に接合する際に、パッドの周辺に配置された開口部に形成された大きさの小さいバンプは、圧着されてもパッド領域からのはみ出し幅が小さいため、はみ出したバンプによる表面保護膜の破損を防ぐことができる。また、中央部に配置された開口部に形成された大きさが大きいバンプは、圧着されたときの外周部は大きいがパッド外周部までは達しないので、表面保護膜を破損する虞がなく、実装基板との接合強度を高めることができるという効果がある。
［適用例６］上記適用例に記載の電子部品において、前記開口部の数が３個以上であることを特徴とする。
本適用例によれば、パッド上に形成される表面保護膜の開口部の数を３個以上とすることで、開口部の数が多ければ多いほど表面積が広くなり接合強度を高めることができ、且つ複数個のバンプが設けられるので、バンプの外周長さに応じた表皮効果による電流抵抗を低減できる。そのため、実装基板との接合強度が高く、且つバンプにおける信号電力の損失が小さい電子部品が得られるという効果がある。
［適用例７］上記適用例に記載の電子部品において、さらに振動片を有し、前記振動片は前記実装基板に配置されているとともに、前記回路基板と電気的に接続されていることを特徴とする。
本適用例によれば、振動片を実装基板に配置し回路基板と電気的に接続することで、電子部品として発振器を構成できる。このような発振器の実装基板と回路基板との接合において、隣り合うバンプ間の表面保護膜上にバンプの外周部が圧着されて広がることで、バンプとバンプとの間の表面保護膜が圧着時以外の外部応力によって破損するのを保護し、バンプの外周長さに応じた表皮効果による電流抵抗を低減できる。よって、高い信頼性を有し、バンプにおける信号電力の損失が小さい発振器が得られるという効果がある。
［適用例８］本適用例に係る電子機器は、上記適用例に記載の電子部品を備えていることを特徴とする。
本適用例によれば、機械的な強度に優れ、高い信頼性を有する電子部品を備えた電子機器が得られるという効果がある。
［適用例９］本適用例に係る移動体は、上記適用例に記載の電子部品を備えていることを特徴とする。
本適用例によれば、機械的な強度に優れ、高い信頼性を有する電子部品を備えた移動体が構成できるという効果がある。
本発明の第１の実施形態に係る電子部品の回路基板に設けられたパッド部分の概略構成図であり、（ａ）は平面図、（ｂ）はＡ−Ａ線断面図。 本発明の第１の実施形態に係る電子部品の回路基板を実装基板に実装した状態のパッド部分を示す概略構成図であり、（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図。 本発明の第２の実施形態に係る電子部品の回路基板に設けられたパッド部分の概略構成図であり、（ａ）は平面図、（ｂ）はＣ−Ｃ線断面図。 本発明の第２の実施形態に係る電子部品の回路基板を実装基板に実装した状態のパッド部分を示す概略構成図であり、（ａ）は平面図、（ｂ）はＤ−Ｄ線断面図。 本発明の第３の実施形態に係る電子部品の回路基板に設けられたパッド部分の概略構成図であり、（ａ）は平面図、（ｂ）はＥ−Ｅ線断面図。 本発明の第３の実施形態に係る電子部品の回路基板を実装基板に実装した状態のパッド部分を示す概略構成図であり、（ａ）は平面図、（ｂ）はＦ−Ｆ線断面図。 本発明の第４の実施形態に係る電子部品の一例としての発振器の概略構成を示す断面図。 本発明に係る電子部品を備える電子機器としてのモバイル型（又はノート型）のパーソナルコンピューターの構成を示す斜視図。 本発明に係る電子部品を備える電子機器としての携帯電話機（ＰＨＳも含む）の構成を示す斜視図。 本発明に係る電子部品を備える電子機器としてのデジタルカメラの構成を示す斜視図。 本発明に係る電子部品を備える移動体としての自動車の構成を示す斜視図。 従来例の電子部品の回路基板に設けられたパッド部分の概略構成図であり、（ａ）は平面図、（ｂ）はＧ−Ｇ線断面図。 従来例の電子部品の回路基板を実装基板に実装した状態のパッド部分を示す概略構成図であり、（ａ）は平面図、（ｂ）はＨ−Ｈ線断面図。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
＜電子部品＞
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電子部品の回路基板に設けられたパッド部分の概略構成図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図である。また、図２は、本発明の第１の実施形態に係る電子部品の回路基板を実装基板に実装した状態のパッド部分を示す概略構成図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線断面図である。なお、図２（ａ）は、電子部品１を回路基板１０のパッド１２が形成されていない側から透過して視た状態を図示しており、実装基板３０およびパッド３２を省略している。
図２（ｂ）に示すように、第１の実施形態に係る電子部品１は、半導体などの回路基板１０と実装基板３０とがバンプ２０を介して接合され構成されている。図１（ａ），（ｂ）に示すように、回路基板１０のパッド１２部分は、回路基板１０の能動面に形成され、アルミニウム（Ａｌ）などで構成されたパッド１２、パッド１２と接続されたリード部１４、回路基板１０とパッド１２の上に設けられた表面保護膜１６、パッド１２上の開口部１８に形成されたバリアメタル２２およびパッド１２上に配置された複数の開口部１８と同数のバンプ２０を含み構成されている。
この回路基板１０のパッド１２部分は、図２（ａ），（ｂ）に示すように、回路基板１０を上下反転させて、実装基板３０に設けられたパッド３２上にバンプ２０を重ね合わせ、熱圧着接合法や超音波併用熱圧着接合法によって、バンプ２０を押し潰した状態で接合されている。従って、回路基板１０が実装基板３０に接合された状態におけるバンプ２０の外周部は、接合前に比べ大きく広がっている。
圧着条件においては、押し潰されたバンプ２０の外周部がパッド１２領域をはみ出す幅は１０μｍ以内であり、その範囲であれば表面保護膜１６を破損する虞は小さいことが実験的に検証されているので、はみ出す幅が１０μｍ以内は許容範囲である。
パッド１２の上に設けられた表面保護膜１６の複数の開口部１８は、隣り合う開口部１８の端部間の最短距離の長さＬ１の１／２がパッド１２の外周辺から開口部１８の端部までの最短距離の長さＬ２より小さくなるように配置されている。このことにより、回路基板１０を実装基板３０に接合する際に、圧着により押し潰され広がるバンプ２０の外周部が隣り合うバンプ２０と接触するところまで潰れてもパッド１２の外周辺に接触しないので、バンプ２０がパッド１２の外周付近に広がってしまうのを防ぐことができる。そのため、押し潰されたバンプ２０がパッド１２領域からはみ出さないので、表面保護膜１６の破損を防ぐことができ、高い信頼性を有する電子部品１を得ることができる。
また、回路基板１０に形成されたパッド１２上の表面保護膜１６に複数（３個以上）の開口部１８を設け、それぞれの開口部１８に１つのバンプ２０を形成することで、複数個のバンプ２０が設けられている。そのため、バンプ２０の外周長さに応じた表皮効果による電流抵抗を低減できるため、バンプ２０における信号電力の損失を小さくすることができ、且つバンプ２０の外周部が圧着されて広がり表面保護膜１６を覆うことで、表面保護膜１６が圧着時以外の外部応力によって破損するのを保護することができる。
さらに、パッド１２上の表面保護膜１６に複数の開口部１８を設け、それぞれの開口部１８に１つのバンプ２０を形成することは、平行度や平面度の悪い実装基板３０に実装する場合、バンプ２０が複数個あることで実装基板３０の平行度や平面度の悪さを個々のバンプ２０で緩和することができるので、安定した接合ができる。
バンプ２０は、金（Ａｕ）や半田で構成され、金ワイヤーや半田ワイヤーをバンプボンダーで形成する方法や電解めっきで形成する方法で形成されている。なお、電解めっきで形成する方法は、複数の回路基板１０が形成された大型の基板で一括して形成することができるので、バンプボンダーによるバンプ形成に比べ、安価とすることができる。
また、回路基板１０の能動面を保護する表面保護膜１６は、ＳｉＯ2やＳｉＮなどの絶縁材料で構成されている。
以上、本発明の第１の実施形態に係る電子部品１では、パッド１２上に形成された表面保護膜１６の複数の開口部１８の形状とバンプ２０の形状とは、四角形であるが、これに限定されることはなく、円形、楕円形および六角形や八角形などの多角形であっても構わない。
（第２の実施形態）
図３は、本発明の第２の実施形態に係る電子部品の回路基板に設けられたパッド部分の概略構成図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ線断面図である。また、図４は、本発明の第２の実施形態に係る電子部品の回路基板を実装基板に実装した状態のパッド部分を示す概略構成図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＤ−Ｄ線断面図である。なお、図４（ａ）は、電子部品１ａを回路基板１０ａのパッド１２ａが形成されていない側から透過して視た状態を図示しており、実装基板３０ａおよびパッド３２ａを省略している。
以下、第２の実施形態では、前述した第１の実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図３（ａ），（ｂ）に示すように、第２の実施形態に係る電子部品１ａのパッド１２ａ部分は、第１の実施形態に係る電子部品１のパッド１２部分と比較すると、パッド１２ａ上に形成された表面保護膜１６ａの複数の開口部１８ａ、バリアメタル２２ａおよびバンプ２０ａの角部と、パッド１２ａの外周辺とが最短距離になるように配置されている点が異なっている。
また、パッド１２ａの上に設けられた表面保護膜１６ａの複数の開口部１８ａは、第１の実施形態に係る電子部品１と同様に、隣り合う開口部１８ａの内周の角部間の最短距離の長さＬ３の１／２がパッド１２ａの外周辺から開口部１８ａの内周の角部までの最短距離の長さＬ４より小さくなるように配置されている。
図４（ａ），（ｂ）に示すように、電子部品１ａでは、圧着により押し潰され広がるバンプ２０ａの外周部が隣り合うバンプ２０ａと接触するところまで潰れてもパッド１２ａの外周辺に接触しないので、バンプ２０ａがパッド１２ａの外周付近に広がってしまうのを防ぐことができる。そのため、押し潰されたバンプ２０ａの外周部がパッド１２ａ領域からはみ出さないので、表面保護膜１６ａの破損を防ぐことができる。
また、パッド１２ａの外周辺から開口部１８ａの内周の角部までが最短距離となる配置のため、圧着により押し潰されたバンプ２０ａの外周部が大きく広がったとしても、第１の実施形態で示したパッド１２の外周辺との最短距離が開口部１８の内周辺である場合に比べ、パッド１２ａ領域からはみ出す量が角部だけなので小さく抑えることができる。そのため、表面保護膜１６ａの破損を低減することができ、高い信頼性を有する電子部品１ａを得ることができる。
（第３の実施形態）
次に、本発明の第３の実施形態に係る電子部品について説明する。
図５は、本発明の第３の実施形態に係る電子部品の回路基板に設けられたパッド部分の概略構成図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＥ−Ｅ線断面図である。また、図６は、本発明の第３の実施形態に係る電子部品の回路基板を実装基板に実装した状態のパッド部分を示す概略平面図であり、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＦ−Ｆ線断面図である。なお、図６（ａ）は、電子部品１ｂを回路基板１０ｂのパッド１２ｂが形成されていない側から透過して視た状態を図示しており、実装基板３０ｂおよびパッド３２ｂを省略している。
以下、第３の実施形態について、前述した第１の実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図５（ａ），（ｂ）に示すように、第３の実施形態に係る電子部品１ｂのパッド１２ｂ部分は、第１の実施形態に係る電子部品１のパッド１２部分と比較すると、パッド１２ｂの中央部に、開口部１８ｂ、バリアメタル２２ｂおよびバンプ２０ｂとは大きさと形状が異なる、十字形の開口部１９ｂ、バリアメタル２３ｂおよびバンプ２１ｂが配置されている点が異なっている。
また、パッド１２ｂの上に設けられた表面保護膜１６ｂの複数の開口部１８ｂ，１９ｂは、開口部１８ｂの内周辺と開口部１９ｂの内周辺との最短距離の長さＬ５の１／２がパッド１２ｂの外周辺から開口部１８ｂの内周辺までの最短距離の長さＬ６より小さくなるように配置されている。
図６（ａ），（ｂ）に示すように、電子部品１ｂでは、パッド１２ｂの四隅の周辺に配置された開口部１８ｂに形成された大きさの小さいバンプ２０ｂが、圧着されてもパッド１２ｂ領域からのはみ出し幅が小さいため、はみ出したバンプ２０ｂの外周部による表面保護膜１６ｂの破損を防ぐことができる。また、中央部に配置された開口部１９ｂに形成された大きさが大きいバンプ２１ｂは、圧着されたとき外周部は大きく広がるが、パッド１２ｂの外周部までは達しないので、表面保護膜１６ｂを破損する虞がなく、実装基板３０ｂとの接合強度を高めることができる。
さらに、パッド１２ｂの中央部に設けられた開口部１９ｂに、より大きな形状のバンプ２１ｂを形成し、圧着接合した場合には、押し潰されたバンプ２１ｂの外周部がより大きくなり、四隅に形成されたバンプ２０ｂと接することとなる。そのため、バンプ２０ｂとバンプ２１ｂとの間の表面保護膜１６ｂが圧着時の応力やそれ以外の外部応力によって破損して生じる表面保護膜１６ｂの破片などを押し潰されたバンプ２０ｂ，２１ｂにより覆うことができ、表面保護膜１６ｂの破片が外部へ放出し難くなり、高い信頼性を有する電子部品１ｂを得ることができる。
（第４の実施形態）
次に、本発明の第４の実施形態に係る電子部品の一例としての発振器について説明する。図７は、本発明の第４の実施形態に係る電子部品の一例としての発振器の概略構成を示す断面図である。図７に示すように、第４の実施形態に係る電子部品の一例としての発振器２は、発振回路を構成する回路基板１１、バンプ２０（２０ａ，２０ｂ，２１ｂ）、実装基板３１、および振動片としての振動子４０を含んで構成されている。
発振回路を構成する回路基板１１は、例えば、１チップの半導体装置として構成されている。回路基板１１の発振回路は、振動子４０を周波数源とし、振動子４０との間で帰還用の導電路を有する発振部、および発振部から振動子４０へ信号が入力される経路と電源用導電路との間のインピーダンスを制御するインピーダンス制御部を含む。図７では図示を省略するが、実装基板３１には、回路基板１１と振動子４０とを電気的に接続するための配線および端子、発振回路に電源電位が供給される端子、発振回路からの発振信号を出力する端子などが設けられている。
振動子４０は、実装基板３１上に配置されている。振動子４０は、その基部が接続部４２を介して実装基板３１に接続されている。接続部４２は、例えば導電性接着剤で構成されており、振動子４０を実装基板３１に接続するとともに、実装基板３１上に配置された電極と電気的に接続されて、回路基板１１に電気的に接続されている。振動子４０としては、ＡＴカット、ＳＣカット等の水晶振動子、音叉型振動子やＳＡＷ（Surface Acoustic Wave）共振子などの圧電振動子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを採用することができる。また、振動片の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いてもよい。振動片の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
第４の実施形態に係る発振器２には、回路基板１１の実装基板３１への実装に、第１の実施形態、第２の実施形態、又は第３の実施形態の接合構造が適用されている。図７では図示を省略するが、回路基板１１のパッド部分には、図２（図４、図６）に示すパッド１２（１２ａ，１２ｂ）、リード部１４（１４ａ，１４ｂ）、表面保護膜１６（１６ａ，１６ｂ）、およびバリアメタル２２（２２ａ，２２ｂ，２３ｂ）が設けられている。また、実装基板３１には、図２（図４、図６）に示すパッド３２（３２ａ，３２ｂ）が設けられている。回路基板１１は、バンプ２０（２０ａ，２０ｂ，２１ｂ）を介して実装基板３１に接合されている。
実装基板３１の回路基板１１が接合された側には枠体５２が配置されており、実装基板３１と枠体５２とで囲まれた凹部５３は封止部材５４で埋められている。また、枠体５２および封止部材５４の表面には、電極６０が設けられている。実装基板３１の振動子４０が固定された側には、枠体５１が配置されており、実装基板３１と枠体５１とで囲まれた凹部５６を覆う蓋体５５が設けられている。したがって、振動子４０は、回路基板１１とは異なる空間（凹部５６）内に収容されている。
第４の実施形態に係る発振器２の構成によれば、回路基板１１の実装基板３１への実装に、第１の実施形態、第２の実施形態、又は第３の実施形態の接合構造が適用されているので、高い信頼性を有し、バンプ２０（２０ａ，２０ｂ，２１ｂ）における信号電力の損失が小さい発振器２が得られる。
＜電子機器＞
次いで、本発明に係る電子部品１，１ａ，１ｂ，２を適用した電子機器について、図８〜図１０に基づき、詳細に説明する。
図８は、本発明に係る電子部品を備える電子機器としてのモバイル型（又はノート型）のパーソナルコンピューターの構成を示す斜視図である。この図において、パーソナルコンピューター１１００は、キーボード１１０２を備えた本体部１１０４と、表示部１００を備えた表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター１１００には、電子部品１，１ａ，１ｂ，２が内蔵されている。
図９は、本発明に係る電子部品を備える電子機器としての携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６を備え、操作ボタン１２０２と受話口１２０４との間には、表示部１００が配置されている。このような携帯電話機１２００には、電子部品１，１ａ，１ｂ，２が内蔵されている。
図１０は、本発明に係る電子部品を備える電子機器としてのデジタルカメラの構成を示す斜視図である。尚、この図には、外部機器との接続についても簡易的に示されている。ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
デジタルカメラ１３００におけるケース（ボディー）１３０２の背面には、表示部１００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示部１００は、被写体を電子画像として表示するファインダーとして機能する。また、ケース１３０２の正面側（図中裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示部１００に表示された被写体像を確認し、シャッターボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送・格納される。また、このデジタルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図示されるように、ビデオ信号出力端子１３１２にはテレビモニター１４３０が、データ通信用の入出力端子１３１４にはパーソナルコンピューター（ＰＣ）１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー１３０８に格納された撮像信号が、テレビモニター１４３０や、パーソナルコンピューター１４４０に出力される構成になっている。このようなデジタルカメラ１３００には、電子部品１，１ａ，１ｂ，２が内蔵されている。
なお、本発明に係る電子部品１，１ａ，１ｂ，２を備える電子機器は、図８のパーソナルコンピューター１１００、図９の携帯電話機１２００、図１０のデジタルカメラ１３００の他にも、例えば、スマートフォンなどの移動体端末、通信機器、インクジェット式吐出装置（例えばインクジェットプリンター）、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）などに適用することができる。
＜移動体＞
図１１は、移動体の一例としての自動車を概略的に示す斜視図である。自動車１５００には、本発明に係る電子部品１，１ａ，１ｂ，２が搭載されている。例えば、図１１に示すように、移動体としての自動車１５００には、電子部品１，１ａ，１ｂ，２を内蔵してタイヤ１５２０などを制御する電子制御ユニット１５１０が車体１５３０に搭載されている。また、本発明に係る電子部品１，１ａ，１ｂ，２は、他にもキーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム（ＡＢＳ：Antilock Brake System）、エアバック、タイヤプレッシャーモニタリングシステム（ＴＰＭＳ：Tire Pressure Monitoring System）、エンジンコントロール、ブレーキシステム、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システムなどの電子制御ユニット（ＥＣＵ：electronic control unit）に広く適用できる。
以上、本発明の電子部品、電子機器および移動体の実施形態について、図面に基づいて説明したが、本発明は、上記実施形態に限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、各実施形態を適宜組み合わせてもよい。
１，１ａ，１ｂ…電子部品、２…発振器（電子部品）、１０，１０ａ，１０ｂ，１１…回路基板、１２，１２ａ，１２ｂ…パッド、１４，１４ａ，１４ｂ…リード部、１６，１６ａ，１６ｂ…表面保護膜、１８，１８ａ，１８ｂ，１９ｂ…開口部、２０，２０ａ，２０ｂ，２１ｂ…バンプ、２２，２２ａ，２２ｂ，２３ｂ…バリアメタル、３０，３０ａ，３０ｂ，３１…実装基板、３２，３２ａ，３２ｂ…パッド、４０…振動子（振動片）、４２…接続部、５１…枠体、５２…枠体、５３…凹部、５４…封止部材、５５…蓋体、５６…凹部、６０…電極、１００…表示部、１１００…パーソナルコンピューター、１１０２…キーボード、１１０４…本体部、１１０６…表示ユニット、１２００…携帯電話機、１２０２…操作ボタン、１２０４…受話口、１２０６…送話口、１３００…デジタルカメラ、１３０２…ケース、１３０４…受光ユニット、１３０６…シャッターボタン、１３０８…メモリー、１３１２…ビデオ信号出力端子、１３１４…入出力端子、１４３０…テレビモニター、１４４０…パーソナルコンピューター、１５００…自動車、１５１０…電子制御ユニット、１５２０…タイヤ、１５３０…車体。

Claims (9)

  1. 実装基板、回路基板、前記回路基板上に配置されているパッド、前記実装基板と前記パッドとを接続するバンプ、および前記パッドの表面から前記パッドの外周辺を介して前記回路基板の表面にまで延在し前記パッド上に隣り合う少なくとも２つの開口部を有する表面保護膜を備え、
    隣り合う一方の前記開口部の端部から他方の前記開口部の端部までの最短距離の１／２の長さが、前記パッドの前記外周辺から前記開口部の端部までの最短距離より小さく、
    前記バンプは、それぞれの前記２つの開口部内に設けられているとともに、前記表面保護膜と重なっていることを特徴とする電子部品。
  2. 前記バンプの形状が四角形であり、前記パッドの前記外周辺と前記開口部の角部とが最短距離になるように配置されていることを特徴とする請求項１に記載の電子部品。
  3. 前記バンプがめっきによって設けられたものであることを特徴とする請求項１又は２に記載の電子部品。
  4. 隣り合う前記バンプが互いに接していることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品。
  5. 前記開口部の大きさが異なっていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品。
  6. 前記開口部の数が３個以上であることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。
  7. さらに振動片を有し、前記振動片は前記実装基板に配置されているとともに、前記回路基板と電気的に接続されていることを特徴とする請求項１乃至６のいずれか一項に記載の電子部品。
  8. 請求項１乃至７のいずれか一項に記載の電子部品を備えていることを特徴とする電子機器。
  9. 請求項１乃至７のいずれか一項に記載の電子部品を備えていることを特徴とする移動体。
JP2014054495A 2013-05-27 2014-03-18 電子部品、電子機器および移動体 Pending JP2015008272A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014054495A JP2015008272A (ja) 2013-05-27 2014-03-18 電子部品、電子機器および移動体
US14/285,021 US20140345928A1 (en) 2013-05-27 2014-05-22 Electronic part, electronic apparatus, and moving object
CN201410223821.1A CN104183564A (zh) 2013-05-27 2014-05-26 电子部件、电子设备和移动体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013110615 2013-05-27
JP2013110615 2013-05-27
JP2014054495A JP2015008272A (ja) 2013-05-27 2014-03-18 電子部品、電子機器および移動体

Publications (1)

Publication Number Publication Date
JP2015008272A true JP2015008272A (ja) 2015-01-15

Family

ID=51934623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054495A Pending JP2015008272A (ja) 2013-05-27 2014-03-18 電子部品、電子機器および移動体

Country Status (3)

Country Link
US (1) US20140345928A1 (ja)
JP (1) JP2015008272A (ja)
CN (1) CN104183564A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786616B2 (en) 2015-08-20 2017-10-10 Seiko Epson Corporation Semiconductor apparatus, method for manufacturing the same, electronic device, and moving body
WO2020121793A1 (ja) * 2018-12-14 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7211914B2 (ja) * 2019-08-29 2023-01-24 矢崎総業株式会社 シールドコネクタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
JP5350022B2 (ja) * 2009-03-04 2013-11-27 パナソニック株式会社 半導体装置、及び該半導体装置を備えた実装体
JP5977021B2 (ja) * 2011-11-30 2016-08-24 日本電波工業株式会社 表面実装型圧電発振器
US9743357B2 (en) * 2011-12-16 2017-08-22 Joseph Akwo Tabe Energy harvesting computer device in association with a communication device configured with apparatus for boosting signal reception
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786616B2 (en) 2015-08-20 2017-10-10 Seiko Epson Corporation Semiconductor apparatus, method for manufacturing the same, electronic device, and moving body
WO2020121793A1 (ja) * 2018-12-14 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
JP6754921B1 (ja) * 2018-12-14 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
JP2020174194A (ja) * 2018-12-14 2020-10-22 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
US11569424B2 (en) 2018-12-14 2023-01-31 Nuvoton Technology Corporation Japan Semiconductor device

Also Published As

Publication number Publication date
CN104183564A (zh) 2014-12-03
US20140345928A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
US20140151105A1 (en) Base substrate, resonator, oscillator, sensor, electronic device, electronic apparatus, and moving object
US9705471B2 (en) Resonator element, resonator, resonator device, oscillator, electronic apparatus, and moving object
JP6596810B2 (ja) 電子部品、電子部品の製造方法、電子機器、および移動体
JP6888343B2 (ja) 振動デバイス、発振器、電子機器および移動体
JP2018006809A (ja) 発振器、電子機器および移動体
JP2018006808A (ja) 発振器、電子機器および移動体
US9712138B2 (en) Resonator element, resonator, resonator device, oscillator, electronic apparatus, and moving object
US9773713B2 (en) Electronic component, method for manufacturing electronic component, electronic apparatus, and moving object
US10615747B2 (en) Vibrator device, oscillator, electronic device, and vehicle
JP2015008272A (ja) 電子部品、電子機器および移動体
US20140151108A1 (en) Base substrate, mounting structure, module, electronic apparatus, and moving object
JP6687049B2 (ja) 電子デバイス、電子デバイス用回路基板、電子機器、移動体
US10418969B2 (en) Electronic device, electronic apparatus, and vehicle
US10734969B2 (en) Vibrator device, oscillator, electronic device, and vehicle
JP6311277B2 (ja) 電子デバイス、電子デバイス用回路基板、電子機器、移動体
US11097667B2 (en) Vibration device, vibration module, electronic apparatus, and vehicle
US11183986B2 (en) Resonator element, resonator device, electronic apparatus, and vehicle
JP7387979B2 (ja) 振動デバイス、振動デバイスの製造方法および電子機器
US9444399B2 (en) Semiconductor circuit device, electronic apparatus, and moving object
JP6421437B2 (ja) 電子デバイス、電子機器および移動体
JP7367311B2 (ja) 振動素子、振動デバイス、発振器、電子機器および移動体
JP2014011607A (ja) 電子部品、電子機器、および移動体
JP2017085264A (ja) 振動片、振動子、発振器、電子機器、および移動体

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624