JP2001244304A - 半導体搭載用基板並びにその製造方法 - Google Patents
半導体搭載用基板並びにその製造方法Info
- Publication number
- JP2001244304A JP2001244304A JP2000054419A JP2000054419A JP2001244304A JP 2001244304 A JP2001244304 A JP 2001244304A JP 2000054419 A JP2000054419 A JP 2000054419A JP 2000054419 A JP2000054419 A JP 2000054419A JP 2001244304 A JP2001244304 A JP 2001244304A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- mounting substrate
- wiring conductor
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、小型化、高密度化に優れ、かつ、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジに用いることのできる半導体搭載用基板と
効率に優れたその半導体搭載用基板の製造方法を提供す
ることを目的とする。 【解決手段】 可とう性の絶縁基材と配線導体とからな
る基板であって、絶縁基材が低透湿性である半導体搭載
用基板。
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジに用いることのできる半導体搭載用基板と
効率に優れたその半導体搭載用基板の製造方法を提供す
ることを目的とする。 【解決手段】 可とう性の絶縁基材と配線導体とからな
る基板であって、絶縁基材が低透湿性である半導体搭載
用基板。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体搭載用基板
並びにその製造方法に関する。
並びにその製造方法に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者には、ＱＦＰ（Quad Flat Package）が代表的であ
る。これを多端子化する場合は、端子ピッチを縮小する
ことが必要であるが、０．５ｍｍピッチ以下の領域で
は、配線板との接続に高度な技術が必要になる。後者の
アレイタイプは比較的大きなピッチで端子配列が可能な
ため、多ピン化に適している。従来、アレイタイプは接
続ピンを有するＰＧＡ（Pin Grid Array）が一般的であ
るが、配線板との接続は挿入型となり、表面実装には適
していない。このため、表面実装可能なＢＧＡ（Ball G
rid Array）と称するパッケージが開発されている。
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者には、ＱＦＰ（Quad Flat Package）が代表的であ
る。これを多端子化する場合は、端子ピッチを縮小する
ことが必要であるが、０．５ｍｍピッチ以下の領域で
は、配線板との接続に高度な技術が必要になる。後者の
アレイタイプは比較的大きなピッチで端子配列が可能な
ため、多ピン化に適している。従来、アレイタイプは接
続ピンを有するＰＧＡ（Pin Grid Array）が一般的であ
るが、配線板との接続は挿入型となり、表面実装には適
していない。このため、表面実装可能なＢＧＡ（Ball G
rid Array）と称するパッケージが開発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Chip Size Package）が提案されている。これは、
半導体チップの周辺部でなく、実装領域内に外部配線基
板との接続部を有するパッケージである。具体例として
は、バンプ付きポリイミドフィルムを半導体チップの表
面に接着し、チップと金リード線により電気的接続を図
った後、エポキシ樹脂などをポッティングして封止した
もの（NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p1
8-19）や、仮基板上に半導体チップ及び外部配線基板と
の接続部に相当する位置に金属バンプを形成し、半導体
チップをフェースダウンボンディング後、仮基板上でト
ランスファーモールドしたもの（Smallest Flip-Chip-L
ike Package ＣＳＰ； The Second VLSI Packaging Wor
kshop of Japan,p46-50,1994）などがある。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Chip Size Package）が提案されている。これは、
半導体チップの周辺部でなく、実装領域内に外部配線基
板との接続部を有するパッケージである。具体例として
は、バンプ付きポリイミドフィルムを半導体チップの表
面に接着し、チップと金リード線により電気的接続を図
った後、エポキシ樹脂などをポッティングして封止した
もの（NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p1
8-19）や、仮基板上に半導体チップ及び外部配線基板と
の接続部に相当する位置に金属バンプを形成し、半導体
チップをフェースダウンボンディング後、仮基板上でト
ランスファーモールドしたもの（Smallest Flip-Chip-L
ike Package ＣＳＰ； The Second VLSI Packaging Wor
kshop of Japan,p46-50,1994）などがある。
【０００４】また、本発明者らは、鋭意検討の結果、特
開平１０−１８９８２０号に開示するように、絶縁性支
持基板の一表面には複数の配線が形成されており、前記
配線は少なくとも半導体チップ電極と接続するインナ−
接続部及び半導体チップ搭載領域部を有し、前記絶縁性
支持基板には、前記絶縁性支持基板の前記配線が形成さ
れている箇所であって前記インナ−接続部と導通するア
ウタ−接続部が設けらる箇所に、開口が設けられてお
り、前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴
（以下、ベントホールという。）が設けられており、前
記配線の半導体チップ搭載領域部を含めて前記半導体チ
ップが搭載される箇所に、絶縁性フィルムが載置形成さ
れており、前記絶縁性フィルムは、前記ベントホール周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成されている半導体パッケ−ジ用チップ支持基
板とその製造方法を提案している（図２参照）。この提
案によって、パッケージクラックを防止し信頼性に優れ
る小型の半導体パッケ−ジの製造を可能とするものであ
る。
開平１０−１８９８２０号に開示するように、絶縁性支
持基板の一表面には複数の配線が形成されており、前記
配線は少なくとも半導体チップ電極と接続するインナ−
接続部及び半導体チップ搭載領域部を有し、前記絶縁性
支持基板には、前記絶縁性支持基板の前記配線が形成さ
れている箇所であって前記インナ−接続部と導通するア
ウタ−接続部が設けらる箇所に、開口が設けられてお
り、前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴
（以下、ベントホールという。）が設けられており、前
記配線の半導体チップ搭載領域部を含めて前記半導体チ
ップが搭載される箇所に、絶縁性フィルムが載置形成さ
れており、前記絶縁性フィルムは、前記ベントホール周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成されている半導体パッケ−ジ用チップ支持基
板とその製造方法を提案している（図２参照）。この提
案によって、パッケージクラックを防止し信頼性に優れ
る小型の半導体パッケ−ジの製造を可能とするものであ
る。
【０００５】
【発明が解決しようとする課題】ところが、この半導体
パッケージについても、小型化、高密度化がすすめら
れ、ベントホールを形成する箇所を確保するのが困難で
あるという課題があると共に、この従来のベントホール
を有する半導体パッケージは、ベントホールと、その周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成しなければならず、そのために工程が複雑と
なり、効率が低いという課題があっった。
パッケージについても、小型化、高密度化がすすめら
れ、ベントホールを形成する箇所を確保するのが困難で
あるという課題があると共に、この従来のベントホール
を有する半導体パッケージは、ベントホールと、その周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成しなければならず、そのために工程が複雑と
なり、効率が低いという課題があっった。
【０００６】本発明は、小型化、高密度化に優れ、か
つ、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケ−ジに用いることのできる半導体搭載用基
板と効率に優れたその半導体搭載用基板の製造方法を提
供することを目的とする。
つ、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケ−ジに用いることのできる半導体搭載用基
板と効率に優れたその半導体搭載用基板の製造方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、以下のことを
特徴とする。 （１）可とう性の絶縁基材と配線導体とからなる基板で
あって、絶縁基材が低透湿性である半導体搭載用基板。 （２）可とう性の絶縁基材が、少なくともイミド、アミ
ド、アミドイミド、エポキシ、フェニレン、アラミド、
液晶ポリマ、フッ素のいずれかを含むポリマである
（１）に記載の半導体搭載用基板。 （３）配線導体の裏面に達する貫通穴を有する（１）ま
たは（２）に記載の半導体搭載用基板。 （４）貫通穴内に導電性物質を充填した（３）に記載の
半導体搭載用基板。 （５）貫通穴内に充填した導電性物質が、貫通穴の外に
まで延長され接続用導体を形成している（４）に記載の
半導体搭載用基板。 （６）半導体チップが搭載された（１）〜（５）のうち
いずれかに記載の半導体搭載用基板。 （７）半導体チップと配線導体とが電気的に接続された
（６）に記載の半導体搭載用基板。 （８）半導体チップと配線導体との電気的な接続が、ボ
ンディングワイヤである（７）に記載の半導体搭載用基
板。 （９）半導体チップの搭載が、接着剤によるものである
（６）〜（８）のうちいずれかに記載の半導体搭載用基
板。 （１０）半導体チップの搭載が、ダイボンディングフィ
ルムによるものである（６）〜（９）のうちいずれかに
記載の配線板。 （１１）半導体チップが、封止樹脂によって封止された
（６）〜（１０）のうちいずれかに記載の半導体搭載用
基板。 （１２）可とう性の絶縁基材に、銅箔に達する貫通穴を
あけ、不要な銅箔の箇所をエッチング除去する工程を有
する基板の製造方法であって、絶縁基材が低透湿性であ
る半導体搭載用基板の製造方法。 （１３）配線導体の上に、半導体チップを搭載する（１
２）に記載の半導体搭載用基板の製造方法。 （１４）配線導体の上に、接着剤を塗布し、半導体チッ
プを搭載する（１３）に記載の半導体搭載用基板の製造
方法。 （１５）配線導体の上に、裏面に接着剤を塗布した半導
体チップを搭載する（１３）に記載の半導体搭載用基板
の製造方法。 （１６）接着剤が、ダイボンド材である（１４）または
（１５）に記載の半導体搭載用基板の製造方法。 （１７）半導体チップと配線導体とをワイヤボンディン
グで接続する工程を有する（１２）〜（１６）のうちい
ずれかに記載の半導体搭載用基板の製造方法。 （１８）半導体チップを樹脂で封止する工程を有する
（１２）〜（１７）のうちいずれかに記載の半導体搭載
用基板の製造方法。
特徴とする。 （１）可とう性の絶縁基材と配線導体とからなる基板で
あって、絶縁基材が低透湿性である半導体搭載用基板。 （２）可とう性の絶縁基材が、少なくともイミド、アミ
ド、アミドイミド、エポキシ、フェニレン、アラミド、
液晶ポリマ、フッ素のいずれかを含むポリマである
（１）に記載の半導体搭載用基板。 （３）配線導体の裏面に達する貫通穴を有する（１）ま
たは（２）に記載の半導体搭載用基板。 （４）貫通穴内に導電性物質を充填した（３）に記載の
半導体搭載用基板。 （５）貫通穴内に充填した導電性物質が、貫通穴の外に
まで延長され接続用導体を形成している（４）に記載の
半導体搭載用基板。 （６）半導体チップが搭載された（１）〜（５）のうち
いずれかに記載の半導体搭載用基板。 （７）半導体チップと配線導体とが電気的に接続された
（６）に記載の半導体搭載用基板。 （８）半導体チップと配線導体との電気的な接続が、ボ
ンディングワイヤである（７）に記載の半導体搭載用基
板。 （９）半導体チップの搭載が、接着剤によるものである
（６）〜（８）のうちいずれかに記載の半導体搭載用基
板。 （１０）半導体チップの搭載が、ダイボンディングフィ
ルムによるものである（６）〜（９）のうちいずれかに
記載の配線板。 （１１）半導体チップが、封止樹脂によって封止された
（６）〜（１０）のうちいずれかに記載の半導体搭載用
基板。 （１２）可とう性の絶縁基材に、銅箔に達する貫通穴を
あけ、不要な銅箔の箇所をエッチング除去する工程を有
する基板の製造方法であって、絶縁基材が低透湿性であ
る半導体搭載用基板の製造方法。 （１３）配線導体の上に、半導体チップを搭載する（１
２）に記載の半導体搭載用基板の製造方法。 （１４）配線導体の上に、接着剤を塗布し、半導体チッ
プを搭載する（１３）に記載の半導体搭載用基板の製造
方法。 （１５）配線導体の上に、裏面に接着剤を塗布した半導
体チップを搭載する（１３）に記載の半導体搭載用基板
の製造方法。 （１６）接着剤が、ダイボンド材である（１４）または
（１５）に記載の半導体搭載用基板の製造方法。 （１７）半導体チップと配線導体とをワイヤボンディン
グで接続する工程を有する（１２）〜（１６）のうちい
ずれかに記載の半導体搭載用基板の製造方法。 （１８）半導体チップを樹脂で封止する工程を有する
（１２）〜（１７）のうちいずれかに記載の半導体搭載
用基板の製造方法。
【０００８】すなわち、本発明は、ベントホールを用い
なくても、パッケージクラックを起こさないような材料
の使用による発明である。
なくても、パッケージクラックを起こさないような材料
の使用による発明である。
【０００９】
【発明の実施の形態】本発明では、透湿性は、水分の透
過性を示し、透湿率（測定方法：ＪＩＳ Ｚ０２０８）
によって示すことができ、可とう性の絶縁基材に、低透
湿率のものを用いる。この透湿率が、1.0×10-3(g・m/m2
・24h)以下のものを用いるのが好ましく、さらに、1.0×
10-4(g・m/m2・24h)以下のものがより好ましい。このよう
な透湿率が、1.0×10-3(g・m/m2・24h)を越えると、半導
体チップを搭載したときに、水分を透過させ、パッケー
ジ内部に侵入した水分が、リフロー時の熱によって一瞬
に蒸発してその圧力でパッケージにクラックを発生する
ことがある。この透湿率は、1.0×10-6(g・m/m2・24h)以
下の物質は存在しないかあるいは知られておらず、これ
から先存在しても希少であって手に入りにくいものと思
われる。
過性を示し、透湿率（測定方法：ＪＩＳ Ｚ０２０８）
によって示すことができ、可とう性の絶縁基材に、低透
湿率のものを用いる。この透湿率が、1.0×10-3(g・m/m2
・24h)以下のものを用いるのが好ましく、さらに、1.0×
10-4(g・m/m2・24h)以下のものがより好ましい。このよう
な透湿率が、1.0×10-3(g・m/m2・24h)を越えると、半導
体チップを搭載したときに、水分を透過させ、パッケー
ジ内部に侵入した水分が、リフロー時の熱によって一瞬
に蒸発してその圧力でパッケージにクラックを発生する
ことがある。この透湿率は、1.0×10-6(g・m/m2・24h)以
下の物質は存在しないかあるいは知られておらず、これ
から先存在しても希少であって手に入りにくいものと思
われる。
【００１０】可とう性の絶縁基材には、上記したように
透湿率の低い、少なくともイミド、アミド、アミドイミ
ド、エポキシ、フェニレン、アラミド、液晶ポリマ、フ
ッ素のいずれかを含むポリマを用いることができる。例
えば、液晶ポリマは、透湿率が、1.0〜5.0×10-6(g・m/m
2・24h)を示し、本発明の目的の透湿性に適合し、また、
耐熱性が高いなど配線板としての他の特性にも優れるの
で好ましい。さらにまた、この可とう性の絶縁基材に
は、吸水性の低いものであることが好ましく、ＪＩＳ
Ｋ７２０９による吸水率が、０．５ｗｔ％未満であるこ
とが好ましく、この吸水率が０．５ｗｔ％を越えると、
透過した水分が基材中に残り、リフロー時の熱によって
一瞬に蒸発してその圧力でパッケージにクラックを発生
するおそれがある。
透湿率の低い、少なくともイミド、アミド、アミドイミ
ド、エポキシ、フェニレン、アラミド、液晶ポリマ、フ
ッ素のいずれかを含むポリマを用いることができる。例
えば、液晶ポリマは、透湿率が、1.0〜5.0×10-6(g・m/m
2・24h)を示し、本発明の目的の透湿性に適合し、また、
耐熱性が高いなど配線板としての他の特性にも優れるの
で好ましい。さらにまた、この可とう性の絶縁基材に
は、吸水性の低いものであることが好ましく、ＪＩＳ
Ｋ７２０９による吸水率が、０．５ｗｔ％未満であるこ
とが好ましく、この吸水率が０．５ｗｔ％を越えると、
透過した水分が基材中に残り、リフロー時の熱によって
一瞬に蒸発してその圧力でパッケージにクラックを発生
するおそれがある。
【００１１】絶縁基材には、直接に銅箔を貼り合わせて
用いることができる。これは、パッケージ内部の配線導
体を、銅箔の不要な箇所をエッチング除去して形成する
ためである。この銅箔の厚さは、５〜５０μｍの範囲で
あることが好ましく、５μｍ未満の銅箔は貼り合わせる
ことが困難で、５０μｍを越えると回路をエッチング形
成するときに微細な形状に形成することが困難になるお
それがある。銅箔に絶縁基材を直接に貼り合わせたもの
は、例えば、銅箔にワニス状樹脂を塗布し、乾燥、硬化
してフィルム状にしたもの、可とう性のプラスチックフ
ィルムに、めっきなどによって銅層を形成したもの、ま
たは、接着性を有するフィルムに直接銅箔を加圧・加熱
したものがある。
用いることができる。これは、パッケージ内部の配線導
体を、銅箔の不要な箇所をエッチング除去して形成する
ためである。この銅箔の厚さは、５〜５０μｍの範囲で
あることが好ましく、５μｍ未満の銅箔は貼り合わせる
ことが困難で、５０μｍを越えると回路をエッチング形
成するときに微細な形状に形成することが困難になるお
それがある。銅箔に絶縁基材を直接に貼り合わせたもの
は、例えば、銅箔にワニス状樹脂を塗布し、乾燥、硬化
してフィルム状にしたもの、可とう性のプラスチックフ
ィルムに、めっきなどによって銅層を形成したもの、ま
たは、接着性を有するフィルムに直接銅箔を加圧・加熱
したものがある。
【００１２】可とう性の絶縁基材には、その銅箔の裏面
に達する貫通穴を設けることができる。この貫通穴は、
パッケージ内部の配線導体から、はんだボールのような
接続導体で他のプリント配線板の接続ランドとの電気的
な接続を行うために、接続端子を設けるためのものであ
る。この穴は、可とう性の絶縁基材を選択的にエッチン
グ除去できる溶液を用いてあける他、レーザを照射して
あけることができる。
に達する貫通穴を設けることができる。この貫通穴は、
パッケージ内部の配線導体から、はんだボールのような
接続導体で他のプリント配線板の接続ランドとの電気的
な接続を行うために、接続端子を設けるためのものであ
る。この穴は、可とう性の絶縁基材を選択的にエッチン
グ除去できる溶液を用いてあける他、レーザを照射して
あけることができる。
【００１３】化学エッチング液を用いるのは、可とう性
の絶縁基材が、ポリイミドの場合には、ヒドラジン・ア
ミンまたはアルカリ・アミン系エッチング液を用いるの
が好ましく、可とう性の絶縁基材が、エポキシの場合に
は、ＮＭＰ・アルカリ・アミン系エッチング液を用いるの
が好ましい。中でも、可とう性の絶縁基材にポリイミド
を用い、化学エッチング液にアルカリ・アミン系エッチ
ング液を用いるのが、安全性、取り扱い性、エッチング
性に優れており、好ましい。
の絶縁基材が、ポリイミドの場合には、ヒドラジン・ア
ミンまたはアルカリ・アミン系エッチング液を用いるの
が好ましく、可とう性の絶縁基材が、エポキシの場合に
は、ＮＭＰ・アルカリ・アミン系エッチング液を用いるの
が好ましい。中でも、可とう性の絶縁基材にポリイミド
を用い、化学エッチング液にアルカリ・アミン系エッチ
ング液を用いるのが、安全性、取り扱い性、エッチング
性に優れており、好ましい。
【００１４】レーザの種類については、炭酸ガスレー
ザ、ＵＶ−ＹＡＧレーザ等、特に制限されない。穴あけ
条件は、めっき銅の厚さと基材の種類及び基材の厚さに
より調整しなければならず、実験的に求めるのが好まし
く、エネルギー量としては、０．００１Ｗ〜１Ｗの範囲
内であって、レーザ発振用の電源をパルス状に印加し、
一度に大量のエネルギーが集中しないよう制御しなけれ
ばならない。この穴あけ条件の調整は、内層回路板の内
層回路に達する穴があけられることと、穴径をできるだ
け小さくするために、レーザ発振用の電源を駆動するパ
ルス波形デューティー比で１／１０００〜１／１０の範
囲で、１〜２０ショット（パルス）であることが好まし
い。波形デューティー比が１／１０００未満であると穴
をあけるのに時間がかかりすぎ効率的でなく、１／１０
を越えると照射エネルギーが大きすぎて穴径が１ｍｍ以
上に大きくなり実用的でない。ショット（パルス）数
は、穴内の基材が内層回路に達するところまで蒸発でき
るようにする数を実験的に求めればよく、１ショット未
満では穴があけられず、２０ショットを越えると、１シ
ョットのパルスの波形デューティー比が１／１０００近
くであっても穴径が大きくなり実用的でない。このよう
にして貫通穴を形成した後に、貫通穴内の基材のかすを
除去するためにデスミア処理を行う。このデスミア処理
は、一般的な酸性の酸化性粗化液やアルカリ性の酸化性
粗化液を用いることができる。例えば、酸性の酸化性粗
化液としては、クロム／硫酸粗化液があり、アルカリ性
の酸化粗化液は過マンガン酸カリウム粗化液等を用いる
ことができる。基材を酸化性の粗化液で粗化した後、絶
縁樹脂表面の酸化性粗化液を化学的に中和する必用があ
るが、これも一般的な手法を取り入れることができる。
例えば、クロム／硫酸粗化液を用いたときには、亜硫酸
水素ナトリウム１０ｇ／ｌを用いて室温で５分間処理
し、また、過マンガン酸カリウム粗化液を用いたときに
は、硫酸１５０ｍｌ／ｌと過酸化水素水１５ｍｌ／ｌの
水溶液に室温で５分間浸漬して中和を完了させるなどで
ある。
ザ、ＵＶ−ＹＡＧレーザ等、特に制限されない。穴あけ
条件は、めっき銅の厚さと基材の種類及び基材の厚さに
より調整しなければならず、実験的に求めるのが好まし
く、エネルギー量としては、０．００１Ｗ〜１Ｗの範囲
内であって、レーザ発振用の電源をパルス状に印加し、
一度に大量のエネルギーが集中しないよう制御しなけれ
ばならない。この穴あけ条件の調整は、内層回路板の内
層回路に達する穴があけられることと、穴径をできるだ
け小さくするために、レーザ発振用の電源を駆動するパ
ルス波形デューティー比で１／１０００〜１／１０の範
囲で、１〜２０ショット（パルス）であることが好まし
い。波形デューティー比が１／１０００未満であると穴
をあけるのに時間がかかりすぎ効率的でなく、１／１０
を越えると照射エネルギーが大きすぎて穴径が１ｍｍ以
上に大きくなり実用的でない。ショット（パルス）数
は、穴内の基材が内層回路に達するところまで蒸発でき
るようにする数を実験的に求めればよく、１ショット未
満では穴があけられず、２０ショットを越えると、１シ
ョットのパルスの波形デューティー比が１／１０００近
くであっても穴径が大きくなり実用的でない。このよう
にして貫通穴を形成した後に、貫通穴内の基材のかすを
除去するためにデスミア処理を行う。このデスミア処理
は、一般的な酸性の酸化性粗化液やアルカリ性の酸化性
粗化液を用いることができる。例えば、酸性の酸化性粗
化液としては、クロム／硫酸粗化液があり、アルカリ性
の酸化粗化液は過マンガン酸カリウム粗化液等を用いる
ことができる。基材を酸化性の粗化液で粗化した後、絶
縁樹脂表面の酸化性粗化液を化学的に中和する必用があ
るが、これも一般的な手法を取り入れることができる。
例えば、クロム／硫酸粗化液を用いたときには、亜硫酸
水素ナトリウム１０ｇ／ｌを用いて室温で５分間処理
し、また、過マンガン酸カリウム粗化液を用いたときに
は、硫酸１５０ｍｌ／ｌと過酸化水素水１５ｍｌ／ｌの
水溶液に室温で５分間浸漬して中和を完了させるなどで
ある。
【００１５】この銅箔の配線導体となる箇所にエッチン
グレジストを形成し、エッチングレジストから露出した
箇所に、化学エッチング液をスプレー噴霧して、不要な
銅箔をエッチング除去し、配線導体を形成することがで
きる。エッチングレジストは、通常のプリント配線板に
用いることのできるエッチングレジスト材料を用いるこ
とができ、レジストインクをシルクスクリーン印刷して
形成したり、エッチングレジスト用感光性ドライフィル
ムを銅箔の上にラミネートして、その上に配線導体の形
状に光を透過するフォトマスクを重ね、紫外線を露光
し、露光しなかった箇所を現像液で除去して形成する。
化学エッチング液には、塩化第二銅と塩酸の溶液、塩化
第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニ
ウム溶液など、通常のプリント配線板に用いる化学エッ
チング液を用いることができる。
グレジストを形成し、エッチングレジストから露出した
箇所に、化学エッチング液をスプレー噴霧して、不要な
銅箔をエッチング除去し、配線導体を形成することがで
きる。エッチングレジストは、通常のプリント配線板に
用いることのできるエッチングレジスト材料を用いるこ
とができ、レジストインクをシルクスクリーン印刷して
形成したり、エッチングレジスト用感光性ドライフィル
ムを銅箔の上にラミネートして、その上に配線導体の形
状に光を透過するフォトマスクを重ね、紫外線を露光
し、露光しなかった箇所を現像液で除去して形成する。
化学エッチング液には、塩化第二銅と塩酸の溶液、塩化
第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニ
ウム溶液など、通常のプリント配線板に用いる化学エッ
チング液を用いることができる。
【００１６】この配線導体の上に、半導体チップを搭載
することができ、この半導体チップと配線導体との接着
剤には、ダイボンド用接着剤を用いる。ダイボンド用接
着剤は、特にどんなものを用いてもよいが、絶縁性で接
着力の強いものであることが好ましく、例えば、ＤＦ−
１００（日立化成工業株式会社製）のような、ダイボン
ディングフィルムを用いるのがより好ましい。
することができ、この半導体チップと配線導体との接着
剤には、ダイボンド用接着剤を用いる。ダイボンド用接
着剤は、特にどんなものを用いてもよいが、絶縁性で接
着力の強いものであることが好ましく、例えば、ＤＦ−
１００（日立化成工業株式会社製）のような、ダイボン
ディングフィルムを用いるのがより好ましい。
【００１７】この半導体チップと配線導体との電気的な
接続は、ボンディングワイヤで行うことができ、その場
合に、半導体チップの固定には、前述のダイボンド用接
着剤を用いることができる。
接続は、ボンディングワイヤで行うことができ、その場
合に、半導体チップの固定には、前述のダイボンド用接
着剤を用いることができる。
【００１８】このようにして、可とう性の絶縁基材と配
線導体とからなる基板であって、絶縁基材が低透湿性で
ある半導体搭載用基板、その絶縁基材に、配線導体の裏
面に達する貫通穴を有する半導体搭載用基板、その貫通
穴内に導電性物質を充填した半導体搭載用基板、その貫
通穴内に充填した導電性物質が、貫通穴の外にまで延長
され接続用導体を形成している半導体搭載用基板、その
半導体搭載用基板に、半導体チップが搭載された半導体
搭載用基板、並びに、その半導体チップと配線導体とが
電気的に接続された半導体搭載用基板を作製することが
できる。
線導体とからなる基板であって、絶縁基材が低透湿性で
ある半導体搭載用基板、その絶縁基材に、配線導体の裏
面に達する貫通穴を有する半導体搭載用基板、その貫通
穴内に導電性物質を充填した半導体搭載用基板、その貫
通穴内に充填した導電性物質が、貫通穴の外にまで延長
され接続用導体を形成している半導体搭載用基板、その
半導体搭載用基板に、半導体チップが搭載された半導体
搭載用基板、並びに、その半導体チップと配線導体とが
電気的に接続された半導体搭載用基板を作製することが
できる。
【００１９】半導体チップは、封止樹脂によって封止さ
れていることが耐湿性の点で好ましく、このような封止
樹脂としては、フェノール樹脂、メラミン樹脂、エポキ
シ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂
を用いることができ、封止方法としては、半導体チップ
を包み込むように樹脂ワニスで固めるポッティングやコ
ンパウンドによるトランスファ成型などを用いることが
できる。
れていることが耐湿性の点で好ましく、このような封止
樹脂としては、フェノール樹脂、メラミン樹脂、エポキ
シ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂
を用いることができ、封止方法としては、半導体チップ
を包み込むように樹脂ワニスで固めるポッティングやコ
ンパウンドによるトランスファ成型などを用いることが
できる。
【００２０】
【実施例】実施例１ 可とう性の絶縁基材１として、液晶ポリマフィルムを用
い、図１（ａ）に示すような、その一方の面に、厚さ１
８μｍの銅箔を直接貼り合わせた基材の、接続端子３と
なる箇所に、炭酸ガスレーザを用いて、穴あけ条件を、
周波数２０００Ｈｚ、デューティー比を１／１００、シ
ョット数５ショット（パルス）で、図１（ｂ）に示すよ
うに、銅箔に達する穴をあけ、穴内の絶縁基材のかすを
除去するために６０ｇ／リットルの濃度の過マンガン酸
カリウム粗化液等を用いて、粗化した後、硫酸１５０ｍ
ｌ／ｌと過酸化水素水１５ｍｌ／ｌの水溶液に室温で５
分間浸漬して中和を完了させ、直径０．４ｍｍの貫通穴
４をあけ、図１（ｃ）に示すように、不要な銅箔の箇所
をエッチング除去して配線導体６を形成した。この絶縁
基材１の透湿率は、3.0×10-6(g・m/m2・24h)であった。
このようにして製造した半導体搭載用基板の、配線導体
６の上に、図１（ｄ）に示すように、半導体チップ７の
裏にダイボンドフィルム８であるＤＦ−１００（日立化
成工業株式会社製）を貼り合わせたものを、図１（ｅ）
に示すように、接着固定し、ワイヤボンダーＵＴＣ２３
０（株式会社新川製）で、半導体チップ７上の端子と半
導体搭載用基板の配線導体６とを、図１（ｆ）に示すよ
うに、直径２５μｍのワイヤ９でワイヤボンディングし
て接続し、さらに、図１（ｇ）に示すように、半導体チ
ップ７を封止用樹脂１０であるＣＥＬ９２００（日立化
成工業株式会社製）を用いて、圧力１０ＭＰａでトラン
スファモールディングして封止し、最後に、接続端子３
であるはんだボールを溶融して配線導体６に融着した。
このようにして作製した半導体搭載用基板を、吸湿処理
を行った後、到達温度２４０℃、長さ２ｍのリフロー炉
に０．５ｍ／分の条件で流し、サンプル数２２をリフロ
ーし、クラックの発生を調べた。結果を表１に示す。
い、図１（ａ）に示すような、その一方の面に、厚さ１
８μｍの銅箔を直接貼り合わせた基材の、接続端子３と
なる箇所に、炭酸ガスレーザを用いて、穴あけ条件を、
周波数２０００Ｈｚ、デューティー比を１／１００、シ
ョット数５ショット（パルス）で、図１（ｂ）に示すよ
うに、銅箔に達する穴をあけ、穴内の絶縁基材のかすを
除去するために６０ｇ／リットルの濃度の過マンガン酸
カリウム粗化液等を用いて、粗化した後、硫酸１５０ｍ
ｌ／ｌと過酸化水素水１５ｍｌ／ｌの水溶液に室温で５
分間浸漬して中和を完了させ、直径０．４ｍｍの貫通穴
４をあけ、図１（ｃ）に示すように、不要な銅箔の箇所
をエッチング除去して配線導体６を形成した。この絶縁
基材１の透湿率は、3.0×10-6(g・m/m2・24h)であった。
このようにして製造した半導体搭載用基板の、配線導体
６の上に、図１（ｄ）に示すように、半導体チップ７の
裏にダイボンドフィルム８であるＤＦ−１００（日立化
成工業株式会社製）を貼り合わせたものを、図１（ｅ）
に示すように、接着固定し、ワイヤボンダーＵＴＣ２３
０（株式会社新川製）で、半導体チップ７上の端子と半
導体搭載用基板の配線導体６とを、図１（ｆ）に示すよ
うに、直径２５μｍのワイヤ９でワイヤボンディングし
て接続し、さらに、図１（ｇ）に示すように、半導体チ
ップ７を封止用樹脂１０であるＣＥＬ９２００（日立化
成工業株式会社製）を用いて、圧力１０ＭＰａでトラン
スファモールディングして封止し、最後に、接続端子３
であるはんだボールを溶融して配線導体６に融着した。
このようにして作製した半導体搭載用基板を、吸湿処理
を行った後、到達温度２４０℃、長さ２ｍのリフロー炉
に０．５ｍ／分の条件で流し、サンプル数２２をリフロ
ーし、クラックの発生を調べた。結果を表１に示す。
【００２１】実施例２ 可とう性の基材にポリイミドフィルムを用いた以外は、
実施例１と同様にして、半導体搭載用基板を作製し、試
験を行った。結果を表１に示す。この可とう性の基材の
透湿率は、1.0×10-4(g・m/m2・24h)であった。
実施例１と同様にして、半導体搭載用基板を作製し、試
験を行った。結果を表１に示す。この可とう性の基材の
透湿率は、1.0×10-4(g・m/m2・24h)であった。
【００２２】実施例３ 可とう性の基材にガラスエポキシ基板を用いた以外は、
実施例１と同様にして、半導体搭載用基板を作製し、試
験を行った。結果を表１に示す。この可とう性の基材の
透湿率は、2.0×10-4(g・m/m2・24h)であった。
実施例１と同様にして、半導体搭載用基板を作製し、試
験を行った。結果を表１に示す。この可とう性の基材の
透湿率は、2.0×10-4(g・m/m2・24h)であった。
【００２３】比較として、図２に示すように、ベントホ
ール１１を形成した半導体搭載用基板で、実施例と同じ
試験を行った。このときの可とう性の絶縁基材１の透湿
率は、5.0×10-4(g・m/m2・24h)で、接着剤２の透湿率は
3.0×10-3(g・m/m2・24h)であった。
ール１１を形成した半導体搭載用基板で、実施例と同じ
試験を行った。このときの可とう性の絶縁基材１の透湿
率は、5.0×10-4(g・m/m2・24h)で、接着剤２の透湿率は
3.0×10-3(g・m/m2・24h)であった。
【表１】 ━━━━━━━━━━━━━━━━ リフロー後のクラック数 ━━━━━━━━━━━━━━━━ 実施例１ ０／２２ 実施例２ ０／２２ 実施例３ ０／２２ 比較例 ０／２２ ━━━━━━━━━━━━━━━━
【００２４】
【発明の効果】以上に説明したとおり、本発明によっ
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケ−ジに用
いることのできる半導体搭載用基板と、並びに効率に優
れたその半導体搭載用基板の製造方法を提供することが
できる。
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケ−ジに用
いることのできる半導体搭載用基板と、並びに効率に優
れたその半導体搭載用基板の製造方法を提供することが
できる。
【図１】本発明の一実施例を説明するための各工程にお
ける断面図である。
ける断面図である。
【図２】従来例を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坪松 良明 茨城つくば市和台48番 日立化成工業株式 会社総合研究所内 (72)発明者 大畑 洋人 茨城つくば市和台48番 日立化成工業株式 会社総合研究所内 (72)発明者 阿波野 康彦 茨城つくば市和台48番 日立化成工業株式 会社総合研究所内 (72)発明者 岩崎 順雄 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内 Ｆターム(参考） 5F044 AA02 KK19 MM03 MM11 MM48 5F047 AA17 BA21 BB05 BB13 BB16 CA01
Claims (18)
- 【請求項１】可とう性の絶縁基材と配線導体とからなる
基板であって、絶縁基材が低透湿性である半導体搭載用
基板。 - 【請求項２】可とう性の絶縁基材が、少なくともイミ
ド、アミド、アミドイミド、エポキシ、フェニレン、ア
ラミド、液晶ポリマ、フッ素のいずれかを含むポリマで
ある請求項１に記載の半導体搭載用基板。 - 【請求項３】配線導体の裏面に達する貫通穴を有する請
求項１または２に記載の半導体搭載用基板。 - 【請求項４】貫通穴内に導電性物質を充填した請求項３
に記載の半導体搭載用基板。 - 【請求項５】貫通穴内に充填した導電性物質が、貫通穴
の外にまで延長され接続用導体を形成している請求項４
に記載の半導体搭載用基板。 - 【請求項６】半導体チップが搭載された請求項１〜５の
うちいずれかに記載の半導体搭載用基板。 - 【請求項７】半導体チップと配線導体とが電気的に接続
された請求項６に記載の半導体搭載用基板。 - 【請求項８】半導体チップと配線導体との電気的な接続
が、ボンディングワイヤである請求項７に記載の半導体
搭載用基板。 - 【請求項９】半導体チップの搭載が、接着剤によるもの
である請求項６〜８のうちいずれかに記載の半導体搭載
用基板。 - 【請求項１０】半導体チップの搭載が、ダイボンディン
グフィルムによるものである請求項６〜９のうちいずれ
かに記載の配線板。 - 【請求項１１】半導体チップが、封止樹脂によって封止
された請求項６〜１０のうちいずれかに記載の半導体搭
載用基板。 - 【請求項１２】可とう性の絶縁基材に、銅箔に達する貫
通穴をあけ、不要な銅箔の箇所をエッチング除去する工
程を有する基板の製造方法であって、絶縁基材が低透湿
性である半導体搭載用基板の製造方法。 - 【請求項１３】配線導体の上に、半導体チップを搭載す
る請求項１２に記載の半導体搭載用基板の製造方法。 - 【請求項１４】配線導体の上に、接着剤を塗布し、半導
体チップを搭載する請求項１３に記載の半導体搭載用基
板の製造方法。 - 【請求項１５】配線導体の上に、裏面に接着剤を塗布し
た半導体チップを搭載する請求項１３に記載の半導体搭
載用基板の製造方法。 - 【請求項１６】接着剤が、ダイボンド材である請求項１
４または１５に記載の半導体搭載用基板の製造方法。 - 【請求項１７】半導体チップと配線導体とをワイヤボン
ディングで接続する工程を有する請求項１２〜１６のう
ちいずれかに記載の半導体搭載用基板の製造方法。 - 【請求項１８】半導体チップを樹脂で封止する工程を有
する請求項１２〜１７のうちいずれかに記載の半導体搭
載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054419A JP2001244304A (ja) | 2000-02-25 | 2000-02-25 | 半導体搭載用基板並びにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054419A JP2001244304A (ja) | 2000-02-25 | 2000-02-25 | 半導体搭載用基板並びにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244304A true JP2001244304A (ja) | 2001-09-07 |
Family
ID=18575674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000054419A Pending JP2001244304A (ja) | 2000-02-25 | 2000-02-25 | 半導体搭載用基板並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244304A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003064506A1 (en) * | 2002-01-29 | 2003-08-07 | Japan Gore-Tex Inc. | High adhesive liquid crystalline polymer film |
| JP2016072588A (ja) * | 2014-09-30 | 2016-05-09 | 菱生精密工業股▲分▼有限公司 | Ｑｆｎパッケージ構造体およびｑｆｎパッケージング方法 |
-
2000
- 2000-02-25 JP JP2000054419A patent/JP2001244304A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003064506A1 (en) * | 2002-01-29 | 2003-08-07 | Japan Gore-Tex Inc. | High adhesive liquid crystalline polymer film |
| JP2016072588A (ja) * | 2014-09-30 | 2016-05-09 | 菱生精密工業股▲分▼有限公司 | Ｑｆｎパッケージ構造体およびｑｆｎパッケージング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227250B2 (en) | Ball grid array substrate having window and method of fabricating same | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| US20110240357A1 (en) | Wiring board and method for manufacturing the same | |
| JPH11186294A (ja) | 半導体パッケージ及びその製造方法 | |
| WO2005107350A1 (ja) | 多層プリント配線板 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP2000133683A (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
| JPWO2005074340A1 (ja) | 多層プリント配線板及びその製造方法 | |
| JP2009295850A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
| JP2001217550A (ja) | 多層回路基板および半導体装置 | |
| KR100723489B1 (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
| US20120175754A1 (en) | Wiring board | |
| JP2003234432A (ja) | 半導体チップ実装回路基板および多層化回路基板 | |
| JP2001244304A (ja) | 半導体搭載用基板並びにその製造方法 | |
| JP2005159330A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
| JP2001244377A (ja) | 半導体搭載用基板並びにその製造方法 | |
| JP2001244371A (ja) | 半導体搭載用基板並びにその製造方法 | |
| JPH10173296A (ja) | プリント配線基板の製造方法 | |
| JP3852405B2 (ja) | 半導体パッケージの製造方法 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JPH08139225A (ja) | 半導体パッケージおよびその製造方法 |