DE3782071T2 - Verfahren zur herstellung von halbleiterbauelemente mit gehaeusestruktur. - Google Patents

Verfahren zur herstellung von halbleiterbauelemente mit gehaeusestruktur.

Info

Publication number
DE3782071T2
DE3782071T2 DE8787400612T DE3782071T DE3782071T2 DE 3782071 T2 DE3782071 T2 DE 3782071T2 DE 8787400612 T DE8787400612 T DE 8787400612T DE 3782071 T DE3782071 T DE 3782071T DE 3782071 T2 DE3782071 T2 DE 3782071T2
Authority
DE
Germany
Prior art keywords
pellet
semiconductor chip
cap
filling
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787400612T
Other languages
English (en)
Other versions
DE3782071D1 (de
Inventor
Toshio Hamano
Shigeo Natsume
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE3782071D1 publication Critical patent/DE3782071D1/de
Publication of DE3782071T2 publication Critical patent/DE3782071T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Erfindungsgebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiterbauelementepackung, die einen Zuleitungssockel und eine Kappe enthält. Das Verfahren gemäß der vorliegenden Erfindung ist auf die Herstellung von IC-Packungen, z. B. in Form einer Anschlußstiftrasteranordnung (PGA), einer zweireihigen Schaltkreispackung (DIP) und eines zuleitungsfreien Chipträgers (LCC), anwendbar.
    • 2. Beschreibung der verwandten Techniken
  • Im allgemeinen besteht ein Zuleitungssockel für eine Halbleiterbauelementepackung aus äußerst wärmebeständigen Duroplasten, wie wärmebeständiges Epoxyharz, Bismaleimid-Triazin-Harz (BT-Harz) oder Polyimidharz. Der Zuleitungssockel hat eine quadratische Form in der Draufsicht, und eine Nut zum Befestigen eines Halbleiterchips ist in der Mitte des Zuleitungssockels vorgesehen. Eine Barriere zum Verhindern, daß Versiegelungsplaste den Seitenteil des Zuleitungssockels erreichen, ist auf der oberen Oberfläche des Zuleitungssockels vorgesehen. Anschlußstifte sind am Boden des Zuleitungssockels vorgesehen, und diese Anschlußstifte sind mit dem Halbleiterchip durch Drähte verbunden.
  • Bei der Herstellung der Packungsstruktur wird ein Flüssigplast zum Füllen innerhalb einer Barriere auf der oberen Oberfläche des Zuleitungssockels, der die Nut enthält, aufgetragen, und der aufgetragene Füllplast wird durch Abbinden gehärtet. Eine Duroplastlösung, wie eine Epoxyharzlösung, wird als Füllplast verwendet, und das Abbinden erfolgt durch Erhöhen der Temperatur.
  • Dann wird eine dem Füllplast ähnliche Duroplastlösung zum Befestigen in der mit der Oberseite nach unten gedrehten Kappe aufgetragen. Die Tiefe der Plastlösung zur Befestigung wird nach einer Zeitspanne gleichmäßig, und die Anordnung wird mit der Oberseite nach unten gedreht und in die Kappe eingepaßt, die die Plastlösung zur Befestigung enthält.
  • Dann wird die Plastlösung zur Befestigung durch Abbinden bei erhöhter Temperatur gehärtet, um die Kappe auf der Anordnung zu befestigen, und somit ist eine Packung hergestellt.
  • Jedoch tritt bei der Herstellung der Packungsstruktur nach Stand der Technik das Problem auf, daß der Schritt, nach einer Zeitspanne eine gleichmäßige Tiefe der Plastlösung zur Befestigung zu erreichen, mühsam ist, eine perfekte Gleichmäßigkeit der Tiefe der Plastlösung zur Befestigung läßt sich schwer realisieren, und in Kantenbereichen entstehen leicht Hohlräume, die die effektive Länge des Wasserkriechweges reduzieren und somit die Eigenschaft der Wasserundurchlässigkeit mindern. Falls solch ein Wasserkriechen auftritt, kann ein Leiter in der elektrischen Schaltung der Anordnung durchbrennen, und falls Wasser in die Hohlräume in den Kantenbereichen kriecht, kann ein Kriechstrom oder ein Kurzschluß auftreten.
  • Es tritt auch ein Problem dahingehend auf, daß geschmolzenes Lötmittel in die Hohlräume kriechen kann, und ein weiteres Problem besteht darin, daß der gehärtete Plast zur Befestigung zwischen der Kappe und dem Zuleitungssockel herausgedrängt werden kann, was die Qualität der Packungsstruktur als Produkt mindert.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gegenstand der Erfindung ist das Realisieren eines verbesserten Verfahrens zum Herstellen einer Halbleiterbauelementepackung, die einen Zuleitungssockel und eine Kappe enthält, zum Produzieren einer qualitativ hohen Packung bei relativ niedrigen Kosten, unter Anwendung eines relativ einfachen Verfahrens.
  • Gemäß der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleiterbauelementepackung, die einen Zuleitungssockel und eine Kappe enthält, mit folgenden Schritten vorgesehen: Befestigen eines Halbleiterchips auf einem Zuleitungssockel; Anordnen eines Befestigungspellets in einer Kappe, wobei das Befestigungspellet aus einem duroplastischen Material besteht, das nach einem Temperaturanstieg gehärtet ist; und Anordnen des Zuleitungssockels, der den Halbleiterchip trägt, mit der Oberseite nach unten auf dem Befestigungspellet in der Kappe. Danach wird das Befestigungspellets zwischen der Kappe und dem Zuleitungssockel, der den Halbleiterchip trägt, erwärmt, um das Befestigungspellet zu schmelzen und anschließend das geschmolzene Befestigungspellet zu härten. Somit ist der Zuleitungssockel, der den Halbleiterchip trägt, an der Kappe befestigt, um eine Packung zu bilden.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen die Fig. 1A bis 1D ein Verfahren des Standes der Technik zum Herstellen einer Halbleiterbauelementepackung;
  • Fig. 2A bis 2D zeigen ein Verfahren zum Herstellen einer Halbleiterbauelementepackung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 3 zeigt eine Draufsicht auf einen Zuleitungssockel, der bei den in Fig. 2A bis 2D gezeigten Vorgängen verwendet wird;
  • Fig. 4A und 4B zeigen Draufsichten auf das Füllpellet und das Befestigungspellet, die bei den in Fig. 2A bis 2D gezeigten Vorgängen verwendet werden;
  • Fig. 5A bis 5D zeigen eine andere Ausführungsform der vorliegenden Erfindung;
  • Fig. 6A bis 6C zeigen Draufsichten auf die Pellets, die bei den in Fig. 5A bis 5D gezeigten Vorgängen verwendet werden;
  • Fig. 7A bis 7D zeigen eine andere Ausführungsform der vorliegenden Erfindung;
  • Fig. 8A bis 8C zeigen Draufsichten auf das Pellet, das bei den in Fig. 7A bis 7D gezeigten Vorgängen verwendet wird;
  • Fig. 9 zeigt eine andere Ausführungsform der vorliegenden Erfindung;
  • Fig. 10A bis 10D zeigen noch eine andere Ausführungsform der vorliegenden Erfindung;
  • Fig. 11A bis 11D zeigen eine weitere Ausführungsform der vorliegenden Erfindung; und
  • Fig. 12 zeigt eine Draufsicht auf das Pellet, das bei den in Fig. 11A bis 11D gezeigten Vorgängen verwendet wird.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN ((Beschreibung bezüglich Fig. 1A bis 1D))
  • Vor dem Beschreiben der bevorzugten Ausführungsformen der vorliegenden Erfindung wird ein Verfahren des Standes der Technik zum Herstellen einer Halbleiterbauelementepackung unter Bezugnahme auf Fig. 1A bis 1D beschrieben.
  • In Fig. 1A besteht der Zuleitungssockel 2 aus äußerst wärmebeständigem Plast, wie wärmebeständiges Epoxyharz, oder aus einem Duroplast, wie Bismaleimid-Triazin-Harz (BT-Harz) oder Polyimidharz. Der Zuleitungssockel 2 hat in der Draufsicht eine quadratische Form. Eine Nut 21 zum Befestigen des Halbleiterchips 1 ist in der Mitte des Zuleitungssockels 2 vorgesehen, und der Halbleiterchip 1 ist auf dem Boden der Nut 21 durch Silberpaste 11 befestigt. Eine Barriere 22 zum Verhindern, daß die Versiegelungsplaste 71 das Seitenteil des Zuleitungssockels 2 erreichen, ist auf der oberen Oberfläche des Zuleitungssockels 2 vorgesehen. Die Anschlußstifte 311, 312, 313; 321, 322 und 323 sind am Boden des Zuleitungssockels 2 vorgesehen, und diese Anschlußstifte sind mit dem Halbleiterchip 1 durch die Drähte 35 und 36 verbunden.
  • Bei der Produktion der Packungsstruktur wird der Flüssigplast 71 zum Füllen innerhalb der Barriere 22 auf der oberen Oberfläche des Zuleitungssockels 2, der die Nut 21 enthält, aufgetragen, wie in Fig. 1B gezeigt. Der aufgetragene Füllplast 71 wird durch Abbinden gehärtet. Eine Duroplastlösung, wie eine Epoxyharzlösung, wird als Füllplast 71 benutzt, und wird durch Erhöhen der Temperatur abgebunden.
  • Dann wird eine dem Füllplast 71 ähnliche Duroplastlösung 720 zum Befestigen in der mit der Oberseite nach unten zeigenden Kappe 6 aufgetragen, wie in dem unteren Teil von Fig. 1C gezeigt. Die Tiefe der plastischen Befestigungslösung 720 wird mit der Zeit gleichmäßig. Die in Fig. 1B gezeigte Anordnung wird mit der Oberseite nach unten gedreht, wie im oberen Teil von Fig. 1C gezeigt, und in die Kappe 6, die die plastische Befestigungslösung 720 enthält, eingepaßt.
  • Dann wird die plastische Befestigungslösung durch Abbinden bei erhöhter Temperatur gehärtet, um die Kappe 6 an der Anordnung zu befestigen, womit die in Fig. 1D gezeigte Packungsstruktur hergestellt ist. Zu diesem Zeitpunkt ist der gehärtete Befestigungsplast 72 zwischen der Kappe 6 und dem Zuleitungssockel 2 herausgedrängt, wie bei Teil 72a gezeigt.
    • ((Ausführungsform von Fig. 2A bis 2D))
  • Ein Verfahren zum Herstellen einer Halbleiterbauelementepackung gemäß einer Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 2A bis 2D beschrieben.
  • In Fig. 2A besteht der Zuleitungssockel 2 aus einem äußerst wärmebeständigen Duroplast, wie wärmebeständiges Epoxyharz, Bismaleimid-Triazin-Harz (BT-Harz) oder Polyimidharz, oder aus Keramik, wie Aluminiumoxid, Siliziumkarbid, Aluminiumnitrid oder Mullit. Der Zuleitungssockel 2 hat eine quadratische Form in der Draufsicht, wie in Fig. 3 dargestellt. Die Nut 21 oder Aussparung zum Befestigen des Halbleiterchips 1 ist in der Mitte des Zuleitungssockels 2 vorgesehen. Die Barriere 22 zum Verhindern, daß das Füllplastpellet 40 das Seitenteil des Zuleitungssockels 2 erreicht, wenn es geschmolzen ist, ist auf der oberen Oberfläche des Zuleitungssockels 2 vorgesehen. Die Anschlußstifte 311, 312, 313; 321, 322 und 323 sind am Boden des Zuleitungssockels 2 vorgesehen und sind mit dem Halbleiterchip 1 durch die Drähte 35 und 36 verbunden, die z. B. aus Gold oder Aluminium bestehen.
  • Das Füllpellet 40 wird innerhalb der Barriere 22 auf der oberen Oberfläche des Zuleitungssockels 2 angeordnet. Das Füllpellet 40 besteht aus einem Duroplast, wie Epoxyharz, zum Beispiel E-Pellet 6050, hergestellt von Nitto Denko K.K. Die Größe des Füllpellets 40 ist so, daß der geschmolzene Plast, wenn der Plast durch einen Temperaturanstieg geschmolzen ist, den gesamten Raum innerhalb der Barriere 22, der die Nut 21 enthält, einnimmt. Als Material des Füllpellets 40 wird vorzugsweise ein Plast mit einer niedrigen Viskosität, einer niedrigen Wärmespannung und einem Anti-thermik-Versatzvermögen beim Schmelzen gewählt, damit der geschmolzene Plast die Eckteile der Nut 21 ausfüllen kann, ohne übermäßige Kraft auf die Drähte 35 und 36 auszuüben. Eine Draufsicht auf das Füllpellet 40 ist in Fig. 4A gezeigt.
  • Das Füllpellet 40 wird auf der oberen Oberfläche des Zuleitungssockels 2 geschmolzen und durch Abbinden gehärtet, um die Plastversiegelung 4 zu bilden, wie in Fig. 2B gezeigt.
  • Dann wird das Duroplastbefestigungspellet 50 in der mit der Oberseite nach unten zeigenden Kappe 6 angeordnet, wie im unteren Teil von Fig. 2C gezeigt. Die in Fig. 2B gezeigte Anordnung wird mit der Oberseite nach unten gedreht, wie im oberen Teil von Fig. 2C gezeigt, und wird in die Kappe 6, die das Befestigungspellet 50 enthält, eingepaßt. Das Befestigungspellet 50 ist zum Beispiel ein F-Pellet 6050, hergestellt von Nitto Denko K.K., oder Ablefilm 564, hergestellt von Ablestik Co. Eine Draufsicht auf das Befestigungspellet 50 ist in Fig. 4B gezeigt. Die Dicke des Befestigungspellets 50 beträgt etwa 0,8 bis 1,2 mm.
  • Durch Erwärmen, zum Beispiel für 15 bis 20 Stunden, wird die Kappe 6 an der Anordnung durch den gehärteten Plast befestigt, um die in Fig. 2D gezeigte Packungsstruktur herzustellen.
    • ((Ausführungsform von Fig. 5A bis 5D))
  • Ein Verfahren zum Herstellen einer Halbleiterbauelementepackung gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 5A bis 5D beschrieben.
  • In Fig. 5A besteht der Zuleitungssockel 2 aus einem äußerst wärmebeständigen Plast, wie wärmebeständiges Epoxyharz, einem Duroplast, wie Bismaleimid-Triazin-Harz (BT-Harz) oder Polyimidharz, oder aus Keramik, wie Aluminiumoxid, Siliziumkarbid, Aluminiumnitrid oder Mullit. Der Zuleitungssockel 2 hat in der Draufsicht eine quadratische Form, ähnlich wie in Fig. 3 gezeigt. Die Nut 21 zum Befestigen des Halbleiterchips 1 ist in der Mitte des Zuleitungssockels 2 vorgesehen, und der Halbleiterchip 1 ist an der Nut 21 durch Silberpaste 11 befestigt.
  • Die Barriere 22 zum Verhindern, daß das geschmolzene Füllpellet 40 den Seitenteil des Zuleitungssockels 2 erreicht, wenn es geschmolzen ist, ist auf der oberen Oberfläche des Zuleitungssockels 2 vorgesehen. Die Anschlußstifte 311, 312, 313; 321, 322 und 323 sind am Boden des Zuleitungssockels 2 vorgesehen und sind mit dem Halbleiterchip 1 durch die Drähte 35 und 36, die zum Beispiel aus Gold oder Aluminium bestehen, verbunden.
  • Danach wird das Füllpellet 40 innerhalb der Barriere 22 auf der oberen Oberfläche des Zuleitungssockels 2 angeordnet. Das Füllpellet 40 besteht aus einem Duroplast, wie Epoxyharz, zum Beispiel E-Pellet 6050, hergestellt von Nitto Denko K.K. Die Größe des Füllpellets 40 ist so, daß der geschmolzene Plast, wenn der Plast durch einen Temperaturanstieg geschmolzen ist, den gesamten Raum innerhalb der Barriere 22, der die Nut 21 enthält, einnimmt. Als Material des Füllpellets 40 wird vorzugsweise ein Plast mit einer niedrigen Viskosität, einer niedrigen Wärmespannung und einem Anti-thermik-Versatzvermögen beim Schmelzen gewählt, damit der geschmolzene Plast die Eckteile der Nut 21 ausfüllen kann, ohne übermäßige Kraft auf die Drähte 35 und 36 auszuüben. Eine Draufsicht auf das Füllpellet 40 ist in Fig. 6A gezeigt.
  • Dann wird ein Rahmenpellet 80 für das vorläufige Versiegeln außerhalb der Barriere 22 auf der peripheren oberen Oberfläche des Zuleitungssockels 2 angeordnet. Das Rahmenpellet 80 ist zum Beispiel ein F-Pellet 6050, hergestellt von Nitto Denki Kogyo K.K., aufgetragen auf ein Glasvliesblatt mit einer Dicke von etwa 40 um bis 200 um. Eine Draufsicht auf das Rahmenpellet 80 ist in Fig. 6B gezeigt. Die Dicke des Rahmenpellets 80 beträgt etwa 0,2 mm bis 0,5 mm.
  • Das Füllpellet 40 und das Rahmenpellet 80 werden dann auf der oberen Oberfläche des Zuleitungssockels 2 geschmolzen und durch Abbinden gehärtet, um den Füllplast 4 und die vorläufige Versiegelungsschicht 8, wie in Fig. 5B gezeigt, zu bilden.
  • Dann wird das Duroplastbefestigungspellet 50 in der mit der Oberseite nach unten gedrehten Kappe 6 angeordnet, wie im unteren Teil von Fig. 5C gezeigt. Die in Fig. 5B gezeigte Anordnung wird mit der Oberseite nach unten gedreht, wie im oberen Teil von Fig. 5C gezeigt, und wird in die Kappe 6, die das Befestigungspellet 50 enthält, eingepaßt. Das Befestigungspellet 50 ist zum Beispiel ein F-Pellet 6050, hergestellt von Nitto Denki Kogyo K.K. und auf ein Glasvliesblatt aufgelegt. Eine Draufsicht auf das Befestigungspellet 50 ist in Fig. 6C gezeigt. Die Dicke des Befestigungspellets 50 beträgt etwa 0,5 mm bis 1,0 mm.
  • Somit wird die Kappe 6 durch Erhöhen der Temperatur an der Anordnung durch den gehärteten Plast befestigt, um die in Fig. 5D gezeigte Packungsstruktur zu erzeugen.
    • ((Ausführungsform von Fig. 7A bis 7D))
  • Ein Verfahren zum Herstellen einer Halbleiterbauelementepackung gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 7A bis 7D beschrieben.
  • In Fig. 7A werden das Füllpellet 40 und das Rahmenpellet 80 für die Barrierenbildung auf der oberen Oberfläche des Zuleitungssockels 2 angeordnet. Die Materialien des Füllpellets 40 und des Rahmenpellets 80 sind ähnlich jenen des Füllpellets 40 und des Rahmenpellets 80 im Fall von Fig. 5A. Draufsichten auf das Füllpellet 40 und das Rahmenpellet 80 von Fig. 7A sind in Fig. 8A und 8B gezeigt. Die Dicke des Rahmenpellets 80 beträgt etwa 0,3 mm bis 0,7 mm.
  • Somit wird das Rahmenpellet 80 durch einen Temperaturanstieg geschmolzen und gehärtet, um es an dem Zuleitungssockel 2 zu befestigen, um die direkte Barriere 8 für das Füllpellet 40 zu bilden, das innerhalb des von dem Rahmenpellet 80 umgebenen Bereichs zu schmelzen ist. Somit wird das Füllen durch den geschmolzenen und gehärteten Plast 4 ausgeführt, wie in Fig. 7B gezeigt.
  • Dann wird das Duroplastbefestigungspellet 50 in der mit der Oberseite nach unten gedrehten Kappe 6 angeordnet, wie im unteren Teil von Fig. 7C gezeigt. Die in Fig. 7B gezeigte Anordnung wird mit der Oberseite nach unten gedreht, wie im oberen Teil von Fig. 7C gezeigt, und in die Kappe 6 eingepaßt, die das Befestigungspellet 50 enthält. Das Material des Befestigungspellets 50 ist ähnlich jenem im Fall vom Fig. 2C. Eine Draufsicht auf das Befestigungspellet 50 ist in Fig. 8C gezeigt. Die Dicke des Befestigungspellets 50 beträgt etwa 0,2 mm bis 0,5 mm.
  • Somit wird die Kappe 6 durch einen Temperaturanstieg an der Anordnung durch den gehärteten Plast befestigt, um die in Fig. 7D gezeigte Packungsstruktur zu erzeugen.
  • Anstelle der in Fig. 7A gezeigten Anordnung ist es möglich, die in Fig. 9 gezeigte Anordnung zu wählen. Die Dicke des Rahmenpellets 80 ist ähnlich jener in Fig. 7A.
    • ((Ausführungsform von Fig. 10A bis 10D))
  • Ein Verfahren zum Herstellen einer Halbleiterbauelementepackung gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 10A bis 10D beschrieben.
  • In Fig. 10A wird das Füllpellet 40 auf der Mitte der oberen Oberfläche des Zuleitungssockels 2, der die Nut 21 enthält, angeordnet. Das Material des Füllpellets 40 ist ähnlich jenem in den Fällen von Fig. 2A, 5A, 7A und 9.
  • Somit wird durch einen Temperaturanstieg die Versiegelung des Zentralteils der Anordnung, der die Nut 21, den Halbleiterchip 1 und die Drähte 35 und 36 enthält, ausgeführt, um eine hügelförmige Plastfüllung 4 zu bilden, wie in Fig. 10B gezeigt.
  • Dann wird das Befestigungspellet 500 mit einem vorspringenden Teil 501 in der mit der Oberseite nach unten gedrehten Kappe 6 angeordnet, wie im unteren Teil von Fig. 10C gezeigt. Die in Fig. 10B gezeigte Anordnung wird mit der Oberseite nach unten gedreht, wie im oberen Teil von Fig. 10C gezeigt, und wird in die Kappe 6, die das Befestigungspellet 500 enthält, eingepaßt. Das Material des Befestigungspellets 500 ist ähnlich jenem in den Fällen von Fig. 2A, 5A, 7A und 9. Die Dicke des zentralen Teils des Befestigungspellets 500 beträgt etwa 0,3 mm bis 0,7 mm. Die Dicke des vorspringenden Teils 501 beträgt etwa 0,8 mm bis 1,2 mm.
  • Somit wird durch die Temperaturerhöhung die Kappe 6 an der Anordnung durch den gehärteten Plast befestigt, um die in Fig. 10D gezeigte Packungsstruktur zu erzeugen.
    • ((Ausführungsform von Fig. 11A bis 11D))
  • Ein Verfahren zum Herstellen einer Halbleiterbauelementepackung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 11A bis 11D beschrieben.
  • In Fig. 11A wird das Füllpellet 40 innerhalb der Barriere 22 auf der oberen Oberfläche des Zuleitungssockels 2 angeordnet. Das Material des Füllpellets 40 ist ähnlich jenem in den Fällen von Fig. 2A, 5A, 7A, 9 und 10A.
  • Dann wird das Füllpellet 40 auf der oberen Oberfläche des Zuleitungssockels 2 geschmolzen und durch Abbinden gehärtet, um die Plastfüllung 4 zu bilden, wie in Fig. 11B gezeigt.
  • Dann wird das Befestigungspellet 550 in der mit der Oberseite nach unten gedrehten Kappe 6 angeordnet, wie im unteren Teil von Fig. 11C gezeigt. Die in Fig. 11B gezeigte Anordnung wird mit der Oberseite nach unten gedreht, wie im oberen Teil von Fig. 11C gezeigt, und wird in die Kappe 6, die das Befestigungspellet 550 enthält, eingepaßt.
  • Das Befestigungspellet 550 besteht aus einem Harz- und Glasvliesblatteil 551, das zum Beispiel aus einem Epoxyharz, wie ein E-Pellet 6050, hergestellt von Nitto Denko K.K., und aus einem Glasvliesblatt 551 gebildet ist, und aus einem ausschließlichen Glasvliesblatteil 552 ohne den den Plast - und Glasvliesblatteil 551 umgebenden Plast. Eine Draufsicht auf das Befestigungspellet 550 ist in Fig. 12 gezeigt.
  • Somit wird durch Erhöhung der Temperatur die Kappe 6 an der Anordnung durch den gehärteten Plast befestigt, um die in Fig. 11D gezeigte Packungsstruktur zu erzeugen. Der ausschließliche Glasblatteil 552 dient dazu, um den geschmolzenen Plast zu absorbieren, wenn die Temperatur erhöht wird, so daß ein Extrudieren des geschmolzenen Plasts nach außerhalb der Konfiguration der Packungsstruktur von Fig. 11D verhindert wird.

Claims (10)

1. Ein Verfahren zum Herstellen einer Halbleiterbauelementepackung, die einen Zuleitungssockel (2) und eine Kappe (6) umfaßt, mit den Schritten:
Befestigen eines Halbleiterchips (1) auf einem Zuleitungssockel (2);
Anordnen eines Befestigungspellets (50, 500, 550) in einer Kappe (6), welches Befestigungspellet (50, 500, 550) aus einem duroplastischen Material besteht, das nach einem Temperaturanstieg gehärtet wird;
Anordnen des genannten Zuleitungssockels (2), der den genannten Halbleiterchip (1) trägt, mit der Oberseite nach unten auf dem genannten Befestigungspellet (50, 500, 550) in der genannten Kappe (6); und
Erwärmen des genannten Befestigungspellets (50, 500, 550) zwischen der genannten Kappe (6) und dem genannten Zuleitungssockel (2), der den genannten Halbleiterchip (1) trägt, um das genannte Befestigungspellet (50, 500, 550) zu schmelzen und anschließend das geschmolzene Befestigungspellet (50, 500, 550) zu härten;
wodurch der genannte Zuleitungssockel (2), der den genannten Halbleiterchip (1) trägt, an der genannten Kappe (6) befestigt wird, um eine Packung zu bilden.
2. Ein Verfahren nach Anspruch 1, das ferner einen Schritt zum vorläufigen Füllen eines Raumes um den genannten Halbleiterchip (1) in dem genannten Zuleitungssockel (2) mit Füllmaterial umfaßt, zwischen dem genannten Schritt des Befestigens des genannten Halbleiterchips (1) und dem genannten Schritt des Anordnens des genannten Zuleitungssockels (2), der den genannten Halbleiterchip (1) trägt, mit der Oberseite nach unten auf dem genannten Befestigungspellet (50, 500, 550).
3. Ein Verfahren nach Anspruch 2, bei dem das genannte vorläufige Füllen ausgeführt wird, indem ein Füllpellet (40) auf dem genannten Halbleiterchipteil (1) auf dem genannten Zuleitungssockel (2) angeordnet wird, das genannte Füllpellet (40) geschmolzen und das geschmolzene Füllpellet (40) gehärtet wird.
4. Ein Verfahren nach Anspruch 3, bei dem das genannte vorläufige Füllen innerhalb des Bereichs durchgeführt wird, der durch eine Barriere (22) definiert ist, die auf der Oberfläche des genannten Zuleitungssockels (2) gebildet ist.
5. Ein Verfahren nach Anspruch 4, bei dem die genannte Barriere (22) ein Teil des genannten Zuleitungssockels (2) ist.
6. Ein Verfahren nach Anspruch 2, ferner mit den folgenden Schritten:
Plazieren eines Rahmenpellets (80) auf die periphere obere Oberfläche der genannten Leiterbasis (2), und
Erhitzen des genannten Rahmenpellets (80) zum Schmelzen des Rahmenpellets (80) und anschließendes Härten des geschmolzenen Rahmenpellets (80), um das gehärtete Rahmenpellet (80) an der genannten Leiterbasis (2) zu fixieren.
7. Ein Verfahren nach Anspruch 2, bei dem eine vorläufige Dichtung des Raums um das genannte Halbleiterchip (1) durch Schmelzen eines Füllpellets (40) und eine Bildung einer Barriere durch Schmelzen eines Rahmenpellets (80) und Fixieren des geschmolzenen Rahmenpellets (80) an die genannte Leiterbasis (2) gleichzeitig durchgeführt werden.
8. Ein Verfahren nach Anspruch 6, bei dem die planare Größe der Rahmenpellets (80) zur Bildung der Barriere kleiner als die planare Größe der Leiterbasis (2) ist.
9. Ein Verfahren nach Anspruch 2, bei dem das vorläufige Füllen auf der freien oberen Oberfläche der genannten Leiterbasis (2) durch Schmelzen eines Füllpellets (40) durchgefürt wird, und anschließend das Fixieren des Halbleiterchips (1) an die Kappe durch Schmelzen eines Fixierungspellets (500), das einen vorstehenden Abschnitt (501) zwischen dem Halbleiterchip (1) und der Kappe (6) hat, durchgeführt wird.
10. Ein Verfahren nach Anspruch 4, bei dem das genannte Fixierungspellet (550), das in der Kappe (6) plaziert ist, durch einen plastischen und nicht-gewobenen Glasblattabschnitt (551) gebildet ist und ein ausschließlich gewobener Glasblattabschnitt (552) den plastischen und nicht-gewobenen Glasblattabschnitt (551) umgibt.
DE8787400612T 1986-03-19 1987-03-19 Verfahren zur herstellung von halbleiterbauelemente mit gehaeusestruktur. Expired - Fee Related DE3782071T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61059481A JPS62217645A (ja) 1986-03-19 1986-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3782071D1 DE3782071D1 (de) 1992-11-12
DE3782071T2 true DE3782071T2 (de) 1993-02-11

Family

ID=13114541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787400612T Expired - Fee Related DE3782071T2 (de) 1986-03-19 1987-03-19 Verfahren zur herstellung von halbleiterbauelemente mit gehaeusestruktur.

Country Status (5)

Country Link
US (1) US4999319A (de)
EP (1) EP0238418B1 (de)
JP (1) JPS62217645A (de)
KR (1) KR900003829B1 (de)
DE (1) DE3782071T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5273940A (en) * 1992-06-15 1993-12-28 Motorola, Inc. Multiple chip package with thinned semiconductor chips
JP2888040B2 (ja) * 1992-07-10 1999-05-10 日本電気株式会社 半導体装置およびその製造方法
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5723787A (en) * 1996-03-04 1998-03-03 Alliedsignal, Inc. Accelerometer mounting system
US6083768A (en) * 1996-09-06 2000-07-04 Micron Technology, Inc. Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
CN102779910A (zh) * 2011-05-10 2012-11-14 弘凯光电股份有限公司 发光二极管封装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706840A (en) * 1971-05-10 1972-12-19 Intersil Inc Semiconductor device packaging
JPS50144758A (de) * 1974-05-09 1975-11-20
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
JPS5632736A (en) * 1979-08-24 1981-04-02 Nec Corp Sealing method of hybrid integrated circuit device
DE3040867C2 (de) * 1980-10-30 1985-01-17 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zur Herstellung einer Halbleiteranordnung
JPS5814545A (ja) * 1981-07-17 1983-01-27 Citizen Watch Co Ltd Ｉｃの実装方法
JPS5880845A (ja) * 1981-11-09 1983-05-16 Hitachi Ltd 固体撮像装置の製造方法
US4477828A (en) * 1982-10-12 1984-10-16 Scherer Jeremy D Microcircuit package and sealing method
JPS59145534A (ja) * 1983-02-09 1984-08-21 Matsushita Electric Ind Co Ltd 半導体デバイスの封止方法
JPS59159547A (ja) * 1983-03-03 1984-09-10 Matsushita Electric Ind Co Ltd 半導体素子の保護方法
JPS6017936A (ja) * 1983-07-12 1985-01-29 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物
US4818812A (en) * 1983-08-22 1989-04-04 International Business Machines Corporation Sealant for integrated circuit modules, polyester suitable therefor and preparation of polyester
JPS6080258A (ja) * 1983-10-07 1985-05-08 Fuji Xerox Co Ltd 樹脂封止型半導体装置の製造方法
JPS60111431A (ja) * 1983-11-21 1985-06-17 Toshiba Corp 電子部品の製造方法
JPS60154543A (ja) * 1984-01-24 1985-08-14 Nec Corp 合成樹脂基板を用いた半導体装置
JPS60222450A (ja) * 1984-04-20 1985-11-07 Mitsui Toatsu Chem Inc リジンエステルトリイソシアナ−トの製造方法
JPS6153321A (ja) * 1984-08-23 1986-03-17 Toshiba Corp 半導体封止用エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置

Also Published As

Publication number Publication date
EP0238418A2 (de) 1987-09-23
US4999319A (en) 1991-03-12
KR870009466A (ko) 1987-10-26
KR900003829B1 (ko) 1990-06-02
EP0238418A3 (en) 1990-05-16
JPS62217645A (ja) 1987-09-25
JPH0528906B2 (de) 1993-04-27
EP0238418B1 (de) 1992-10-07
DE3782071D1 (de) 1992-11-12

Similar Documents

Publication Publication Date Title
DE3782071T2 (de) Verfahren zur herstellung von halbleiterbauelemente mit gehaeusestruktur.
DE69430511T2 (de) Halbleiteranordnung und Herstellungverfahren
DE69131784T2 (de) Halbleiteranordnung mit einer Packung
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69525280T2 (de) Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp
EP0513410B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
DE19708002B4 (de) Anschlußrahmen für Halbleiterbauelement
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE102008058835B4 (de) Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein
DE69526539T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69209772T2 (de) Gehäuseanordnung für ein funktionales bauelement und herstellungsverfahren
DE69023091T2 (de) Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.
DE10331335C5 (de) Leistungs-Halbleitervorrichtung
DE69518958T2 (de) Spritzgegossene BGA-Packung
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE112015000183B4 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102014119187A1 (de) Semiconductor Device Package with Warpage Control Structure
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE10003671A1 (de) Halbleiter-Bauelement
DE10297164T5 (de) Flächig befestigbare Optokoppler-Packung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69127910T2 (de) Halbleiteranordnung mit einem Träger, Verfahren zu seiner Herstellung, und Verfahren zum Herstellen des Trägers
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee