JPS60134447A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60134447A
JPS60134447A JP58242885A JP24288583A JPS60134447A JP S60134447 A JPS60134447 A JP S60134447A JP 58242885 A JP58242885 A JP 58242885A JP 24288583 A JP24288583 A JP 24288583A JP S60134447 A JPS60134447 A JP S60134447A
Authority
JP
Japan
Prior art keywords
resin
guide
terminals
semiconductor element
guides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58242885A
Other languages
English (en)
Inventor
Manabu Yokoyama
学 横山
Hoshun Akechi
明智　方俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58242885A priority Critical patent/JPS60134447A/ja
Publication of JPS60134447A publication Critical patent/JPS60134447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の製造方法に係り、特に、モール
ド方法の改善に関する。
（ロ）従来技術 例えば、サーマルプリントヘッドを製造する工程におい
て、発熱体が形成されている基板に、当該ヘッドを駆動
する駆動回路等を構成する半導体素子が直接組み込まれ
ることがあり、ヘッドへの湿気及び汚染物質等の侵入を
遮蔽する為に、前記半導体素子をシリコン樹脂等でモー
ルドしている。
第１図は従来の半導体装置の製造工程のうちで、前記樹
脂によるモールディングの工程を示す説明図である。
第１図（ａｌに示すように、セラミック等からなる基板
１０の上には厚膜導体よりなるリード２０が複数個形成
されている。このリード２０は、後述する半導体素子３
０と接続される内部端子２１及び外部に引き出される外
部端子２２とから構成される。尚、内部端子２工と前記
半導体素子３０は上述した湿気等の侵入防止のためモー
ルドされる部分であり、外部端子２２はモールドされな
い部分である。
ここで従来実施していたモールド方法について説明する
。
■内部端子２１が周設された基板１０の所定の箇所に半
導体素子３０を載置する。
■この半導体素子３０に形成されたポンディングパッド
（図示せず）と内部端子２１とを、例えば、極細の金線
よりなるワイヤ４０でワイヤボンディングする。
■しかして、第１図（ｂ）に示すように、滴下ノズルか
ら、基板１０上のモールドすべき箇所（内部端子２１、
半導体素子３０、ワイヤ４０）に、例えば、シリコン樹
脂よりなるモールド樹脂６０を滴下する。
しかしながら、第１図（Ｃ）に示すように、前記滴下し
た樹脂を放置及び硬化させる場合において、滴下当初は
モールド樹脂６０で覆われていた部分（内部端子２１、
半導体素子３０、ワイヤ４０）がたれ現象を起こす結果
、本来露出すべきでない部分、例えば、ワイヤ４Ｏのル
ープ部分Ａが露出したり、モールドしてはならない部分
である外部端子２２にモールド樹脂６０が流出して付着
することになる。かかる好ましくない現象は、ワイヤ４
０の断線及び接触不良等を引き起こす原因となる。
（ハ）目的 本発明は、モールド樹脂を注入した後、これを放置及び
硬化させる場合等に起こるモールート樹脂のたれをなく
して、外部端子へのモールド樹脂の付着及びワイヤの露
出を防止する半導体装置の製造方法を提供することを目
的としている。
に）構成 本発明に係る半導体装置の製造方法は、基板上のモール
ドすべき箇所の周囲にガイドを形成し、前記ガイドの内
側にモールド樹脂を注入して硬化させ、その後、前記ガ
イドを除去することを特徴としている。
（ホ）実施例 第２図は本発明による半導体装置の製造方法の一実施例
を示す説明図である。
同図において、第１図と同一部分は同一符号で示してい
る。
第２図（ａｌに示すように、基板ＩＯ上にはリード２０
が複数個形成されており、このリード２０はモールドさ
れる内部端子２１及びモールドされない外部端子２２か
ら構成される。
本発明に係る半導体装置の製造方法は以下の通りである
。
■内部端子２１が周設された基板１０の所定の箇所に、
導電性エポキシ樹脂よりなるプリフォーム材を介して半
導体素子３０をグイボンディングする。
■前記半導体素子３０に形成されたポンディングパッド
（図示せず）と内部端子２１とを、金線等からなるワイ
ヤ４０でワイヤーポンディングする。
■つぎに、第２図（ｂｌに示すように、モールドすべき
箇所（内部端子２１、半導体素子３０、ワイヤ４０）の
周囲に、シリコン樹脂よりなるモールド樹脂６０に対し
て離型性のある例えば、テフロン樹脂を塗布して、これ
を硬化することによりガイド７０を形成する。
■つぎに、第２図（Ｑ）に示すように、前記ガイド７Ｏ
の内側に滴下装置５０等でシリコン樹脂よりなるモール
ド樹脂６０を滴下する。
■この状態において、例えば、基板１０を１５０℃で一
時間程度加熱することにより、モールド樹脂６０を硬化
させる。
■モールド樹脂６０が硬化したら、ガイド７０を除去す
る。
尚、第２図（ｄ）は、ガイド７０を除去した後の半導体
装置のモールド状態を示している。
但し、実施例では、ガイド７０を形成する材料として疎
シリコン性のテフロン樹脂を採用したが、本発明はこれ
に限定されず、エポキシ樹脂でもってガイド７０を形成
してその内側にシリコン系離型剤を塗布することもでき
る。又、モールド樹脂６０としてシリコン樹脂を採用し
たが、エポキシ樹脂等を採用しても本発明と同様の効果
が得られる。
更に、モールド樹脂６０は液状に限られず、固形や粉末
状のものであってもよい。
尚、実施例では、基板１０上に半導体素子３０をグイボ
ンディングした後にガイド７０を形成したが、半導体素
子３０をグイボンディングする前に、ガイド７０を形成
してもよい。又、半導体素子３０をグイボンディングし
て、ワイヤボンディングする前にガイド７０を形成して
もよい。
尚、上述した実施例ではサーマルプリントヘッドでの場
合を説明したが、本発明はこれに限られないことは勿論
である。
（へ）効果 本発明は、ガイドの内側にモールド樹脂を注入するよう
に構成したので、モールド樹脂を硬化させる場合にモー
ルド樹脂のたれ現象が生ずることはない。これにより、
好ましくないワイヤの露出や外部端子へのモールド樹脂
の付着等をなくすることができるから、ワイヤの断線及
び接触不良を。
防止できる。
面、ガイード自身を取り外すことによりガイド自身のた
れによる弊害を防止し、且つガイドの占めるスペースロ
スを無くすことができる。
【図面の簡単な説明】
第１図は従来の半導体装置の製造方法を示す説明図、第
２図は本発明の半導体装置の製造方法の一実施例を示す
説明図である。 １０・・・基板、６０・・・モールド樹脂、７０・・・
ガイド。 特許出願人　ローム株式会社 代理人　弁理士　大西孝治 第１図 第２図 ｎ ５Ｕ　ＩＬＩ

Claims (1)

    【特許請求の範囲】
  1. （１）基板上のモールドすべき箇所の周囲にガイドを形
    成し、前記ガイドの内側にモールド樹脂を注入して硬化
    させ、その後、前記ガイドを除去することを特徴とする
    半導体装置の製造方法。
JP58242885A 1983-12-22 1983-12-22 半導体装置の製造方法 Pending JPS60134447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58242885A JPS60134447A (ja) 1983-12-22 1983-12-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242885A JPS60134447A (ja) 1983-12-22 1983-12-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60134447A true JPS60134447A (ja) 1985-07-17

Family

ID=17095677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242885A Pending JPS60134447A (ja) 1983-12-22 1983-12-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60134447A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450452A (en) * 1987-08-20 1989-02-27 Anritsu Corp Method of preventing flow of bare chip sealing material
FR2642899A1 (fr) * 1989-02-06 1990-08-10 Bull Cp8 Procede d'enrobage d'un circuit integre sur un support, dispositif pour la mise en oeuvre et ensemble electronique obtenu par la mise en oeuvre du procede
CN101908491A (zh) * 2009-06-02 2010-12-08 株式会社村田制作所 基板的制造方法
CN102157445A (zh) * 2011-03-31 2011-08-17 无锡中微高科电子有限公司 提高集成电路封装连接强度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214362A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Process for production of can-sealed power transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214362A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Process for production of can-sealed power transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450452A (en) * 1987-08-20 1989-02-27 Anritsu Corp Method of preventing flow of bare chip sealing material
FR2642899A1 (fr) * 1989-02-06 1990-08-10 Bull Cp8 Procede d'enrobage d'un circuit integre sur un support, dispositif pour la mise en oeuvre et ensemble electronique obtenu par la mise en oeuvre du procede
CN101908491A (zh) * 2009-06-02 2010-12-08 株式会社村田制作所 基板的制造方法
CN102157445A (zh) * 2011-03-31 2011-08-17 无锡中微高科电子有限公司 提高集成电路封装连接强度的方法

Similar Documents

Publication Publication Date Title
JPH02501692A (ja) 厚膜ハイブリッド回路用密閉バリア
JP3199963B2 (ja) 半導体装置の製造方法
KR19980068001A (ko) 반도체 패키지의 제조방법
JP3173586B2 (ja) 全モールド型固体撮像装置およびその製造方法
KR900002454A (ko) 반도체장치 및 그 제조방법
JPS60134447A (ja) 半導体装置の製造方法
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
US10867158B2 (en) Process for making a fingerprint sensor package module and the fingerprint sensor package module made thereby
JPS5848442A (ja) 電子部品の封止方法
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JP2555428B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPS6352459B2 (ja)
JP2873009B2 (ja) 半導体装置およびその製造方法
JPS6389313A (ja) 電子部品の金型樹脂成形法
JP2000306932A (ja) 半導体装置の製造方法
JP2000031195A (ja) 半導体装置およびその製造方法
JP2518575B2 (ja) 半導体チップ封止方法
JP3390507B2 (ja) 半導体素子の封止方法及び封止装置
KR200155178Y1 (ko) 고체촬상소자의 패키지
JP3233990B2 (ja) 半導体装置及びその製造方法
JPS61112358A (ja) 半導体装置
KR100214553B1 (ko) 버텀 리드 패키지의 제조 방법
JP3004085B2 (ja) 半導体装置
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法