CN115411002A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115411002A
CN115411002A CN202210555456.9A CN202210555456A CN115411002A CN 115411002 A CN115411002 A CN 115411002A CN 202210555456 A CN202210555456 A CN 202210555456A CN 115411002 A CN115411002 A CN 115411002A
Authority
CN
China
Prior art keywords
metal base
case
pair
semiconductor device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210555456.9A
Other languages
English (en)
Inventor
大仲崇之
矢野佑树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115411002A publication Critical patent/CN115411002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体装置及半导体装置的制造方法。目的在于提供能够抑制壳体与金属基座之间的粘接所用的粘接剂的润湿扩展，确保将在壳体与金属基座之间产生的间隙填埋所需的粘接剂的高度位置的技术。半导体装置具有：金属基座(1)；绝缘基板(2)，其配置于金属基座(1)之上；半导体元件(4)，其搭载于绝缘基板(2)之上；以及壳体(7a)，其以将绝缘基板(2)及半导体元件(4)的侧面包围的方式粘接于金属基座(1)之上，在金属基座(1)之上的周缘部设置有凸起状的成对的金属氧化膜(8)，壳体(7a)通过在成对的金属氧化膜(8)之间的区域配置的粘接剂(5)而粘接于金属基座(1)。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
当前，存在具有如下构造的半导体装置，即，为了实现高电流密度及高可靠性，在壳体设置的引线电极通过焊料等接合材料而与在金属基座之上的绝缘基板处搭载的半导体元件接合。就这样的半导体装置而言，为了通过保护内部免受湿度等外部环境的损害而确保高绝缘耐压、得到高可靠性，在壳体的内部填充封装树脂。
另外，在专利文献1中公开了如下技术，即，通过在散热板(相当于金属基座)形成成为粘接剂储存部的槽，在将封装壳体(相当于壳体)与散热板粘接时使粘接剂层局部地变厚，从而提高半导体装置的气密性。
专利文献1：日本特开2000-323593号公报
就以往的半导体装置而言，在壳体与金属基座之间的粘接工序中，如果在粘接剂的涂敷之后经由粘接剂而使壳体完成与金属基座密接的时间变长，则粘接剂润湿扩展。如果在粘接剂发生了润湿扩展的状态下，经由粘接剂而使壳体粘接于金属基座，则粘接剂漫延至金属基座的下表面，粘接剂的高度位置变低。其结果，无法确保将由于金属基座的弯曲或壳体与金属基座之间的形状差异而产生的壳体与金属基座之间的间隙填埋所需的粘接剂的高度位置。
在专利文献1所记载的技术中，通过在散热板设置有成为粘接剂储存部的槽而使粘接剂层局部地变厚，但也无法确保粘接剂的高度位置。
发明内容
因此，本发明的目的在于提供能够抑制壳体与金属基座之间的粘接所用的粘接剂的润湿扩展，确保将在壳体与金属基座之间产生的间隙填埋所需的粘接剂的高度位置的技术。
本发明涉及的半导体装置具有：金属基座；绝缘基板，其配置于所述金属基座之上；半导体元件，其搭载于所述绝缘基板之上；以及
壳体，其以将所述绝缘基板及所述半导体元件的侧面包围的方式粘接于所述金属基座之上，在所述金属基座之上的周缘部设置有凸起状的成对的第1金属氧化膜，所述壳体通过在成对的所述第1金属氧化膜之间的区域配置的粘接剂而粘接于所述金属基座。
发明的效果
根据本发明，壳体与金属基座之间的粘接所用的粘接剂被凸起状的成对的第1金属氧化膜拦截，因此抑制了粘接剂的润湿扩展。由此，能够确保将在壳体与金属基座之间产生的间隙填埋所需的粘接剂的高度位置。
附图说明
图1是实施方式1涉及的半导体装置的剖视图。
图2是表示实施方式1涉及的半导体装置的壳体粘接前的状态的俯视图。
图3是用于对实施方式1涉及的半导体装置的组装流程进行说明的剖视图。
图4是用于对实施方式1涉及的半导体装置的组装流程进行说明的剖视图。
图5是用于对实施方式1涉及的半导体装置的组装流程进行说明的剖视图。
图6是表示实施方式2涉及的半导体装置的壳体安装前的状态的俯视图。
图7是表示实施方式2涉及的半导体装置的壳体安装前的状态的剖视图。
图8是表示实施方式3涉及的半导体装置的壳体安装前的状态的俯视图。
具体实施方式
＜实施方式1＞
以下，使用附图对实施方式1进行说明。图1是实施方式1涉及的半导体装置的剖视图。图2是表示实施方式1涉及的半导体装置的壳体7a粘接前的状态的俯视图。
如图1所示，半导体装置具有金属基座1、绝缘基板2、多个半导体元件4、壳体7a、引线电极7b、成对的金属氧化膜8(相当于第1金属氧化膜)、粘接剂5和封装树脂6。
如图2所示，金属基座1在俯视观察时由铝等金属形成为矩形。如图1和图2所示，绝缘基板2在俯视观察时形成为矩形，配置于金属基座1之上。具体地说，绝缘基板2配置于金属基座1的上表面的除了周缘部以外的区域。
绝缘基板2具有绝缘层2a、在绝缘层2a的下表面设置的电路图案2b和在绝缘层2a的上表面设置的电路图案2c。绝缘层2a由氮化铝及氮化硅等陶瓷或树脂等构成。电路图案2b、2c由铜等金属构成。
半导体元件4搭载于绝缘基板2之上。具体地说，半导体元件4通过焊料等接合材料3b而与电路图案2c的上表面接合。作为半导体元件4，大多使用Si材料的IGBT(InsulatedGate Bipolar Transistor)、二极管或反向导通IGBT(RC-IGBT：Reverse-ConductingInsulated Gate Bipolar Transistor)。另外，作为半导体元件4，也可以使用SiC材料的MOSFET(Metal Oxide Semiconductor Field Effect Transistor)或肖特基势垒二极管。
此外，在图2中示出了6个半导体元件4，但不限定半导体元件4的个数，能够根据半导体装置的用途而搭载所需个数的半导体元件4。另外，能够搭载多种半导体元件4。
如图1所示，壳体7a由树脂构成，在俯视观察时形成为矩形框状。壳体7a通过粘接剂5而粘接于金属基座1的上表面的周缘部。引线电极7b通过嵌入成形而与壳体7a一体地形成。引线电极7b的一端侧设置于壳体7a的上表面，与未图示的外部设备连接。引线电极7b的另一端侧延伸至壳体7a的内部，通过焊料等接合材料3a而与多个半导体元件4接合。
封装树脂6为了保护绝缘基板2及多个半导体元件4免受湿度等外部环境的损害，将壳体7a的内部封装。此外，在图1中，半导体装置被简化地图示，与多个半导体元件4连接的金属导线及信号端子未进行图示。另外，也可以在金属基座1的下表面安装有散热鳍片等。
接下来，对实施方式1的特征即成对的金属氧化膜8进行说明。如图1和图2所示，成对的金属氧化膜8形成为向上方凸出的凸起状，设置于金属基座1的上表面的周缘部。具体地说，成对的金属氧化膜8沿金属基座1的上表面的周缘部而线状地连续形成。另外，成对的金属氧化膜8具有相同的宽度。
壳体7a与金属基座1之间的粘接所用的粘接剂5还沿金属基座1的上表面的周缘部而线状地连续涂敷，配置于成对的金属氧化膜8之间的区域。粘接剂5是硅类或环氧类的粘接剂。粘接剂5被成对的金属氧化膜8包围，因此，向成对的金属氧化膜8之间的区域的外侧润湿扩展受到抑制。
成对的金属氧化膜8是在粘接剂5的涂敷之前通过光纤激光器等激光加工装置而形成的。在这种情况下，激光加工装置的波长及频率等条件不是使金属基座1之上的金属熔化或蒸发的条件，而是在金属基座1之上生成金属氧化物的条件。通过在该条件下使用激光加工装置进行加工，从而形成凸起状的成对的金属氧化膜8。此外，成对的金属氧化膜8也能够通过激光加工以外的方法形成。
通过由发明人进行的实验证明了以下情况，即，在粘接剂5例如是粘度150Pa·s左右的硅类粘接剂，并且欲将粘接剂5的宽度控制在1mm、将高度位置控制在1mm左右的情况下，只要成对的金属氧化膜8的高度位置大于或等于0.02mm，就能够在粘接剂5的涂敷之后抑制随着时间的经过而产生的粘接剂5的润湿扩展。此外，如上所述，对成对的金属氧化膜8沿金属基座1的上表面的周缘部而线状地连续形成进行了说明，但不限定于此，也可以沿金属基座1的上表面的周缘部而间断地形成。
接下来，使用图3至图5对实施方式1涉及的半导体装置的组装流程进行说明。图3至图5是用于对实施方式1涉及的半导体装置的组装流程进行说明的剖视图。
如图3所示，绝缘基板2与金属基座1的上表面接合，多个半导体元件4通过接合材料3b与绝缘基板2的上表面接合。使用焊料作为接合材料3b。焊接是在超过焊料的熔点的温度下对焊料进行加热而进行的。
此外，在使用膏焊料作为接合材料3b的情况下，膏焊料被印刷于绝缘基板2的上表面。另外，在使用板焊料作为接合材料3b的情况下，在绝缘基板2的上表面配置板焊料。
接下来，在金属基座1的上表面的周缘部通过激光加工装置而形成成对的金属氧化膜8。此外，也可以与成对的金属氧化膜8的形成同时地，将用于对产品进行个体识别管理的管理编号激光印刷于金属基座1的上表面。
接下来，为了将一体地设置有引线电极7b的壳体7a粘接于金属基座1，粘接剂5被涂敷于成对的金属氧化膜8之间的区域。如果在粘接剂5的涂敷之后，经由粘接剂5而使壳体7a完成与金属基座1密接的时间变长，则粘接剂5趋于润湿扩展，但粘接剂5被成对的金属氧化膜8拦截，因此，向该区域的外侧润湿扩展受到抑制。
如图4和图5所示，壳体7a在与涂敷于金属基座1的上表面的粘接剂5密接的状态下被粘接于金属基座1的上表面。如图4所示，在粘接剂5的高度位置比成对的金属氧化膜8的高度位置高的情况下，在壳体7a经由粘接剂5而与金属基座1密接时，粘接剂5被压溃而扩展，但粘接剂5被滞留在成对的金属氧化膜8的周围，能够抑制粘接剂漫延至金属基座1的下表面这一情况。
此外，针对壳体7a，也可以通过夹具等适当地施加压力而使其与金属基座1的上表面密接。另外，在使壳体7a与金属基座1密接之后，为了使粘接剂5硬化，也可以根据需要实施固化加热。
如图5所示，引线电极7b的另一端侧通过接合材料3a而与多个半导体元件4的上表面接合。接合材料3a是考虑了半导体装置的工作温度而决定的，但通常，使用焊料作为接合材料3a。此外，也可以在对焊料即接合材料3a进行加热时实施用于使上述粘接剂5硬化的固化加热。
接下来，在壳体7a的内部填充封装树脂6(参照图1)，通过封装树脂6将绝缘基板2、引线电极7b的另一端侧及多个半导体元件4封装。使用硅凝胶或环氧树脂作为封装树脂6，但不限定于此，只要是具有所期望的弹性模量、耐热性、粘接性及线膨胀系数等物理性质的树脂即可。所期望的弹性模量例如在硅凝胶的情况下为大于或等于0.1MPa而小于或等于10MPa左右，在环氧树脂的情况下为大于或等于9GPa而小于或等于13GPa左右，所期望的耐热性最大为200℃左右。
在封装树脂6的填充之后，为了使封装树脂6硬化而将半导体装置的组装体投入至固化炉等，进行所需的硬化，由此完成半导体装置。然后，对半导体装置进行所需的电气特性等的检查。
如上所述，实施方式1涉及的半导体装置具有：金属基座1；绝缘基板2，其配置于金属基座1之上；半导体元件4，其搭载于绝缘基板2之上；以及壳体7a，其以将绝缘基板2及半导体元件4的侧面包围的方式粘接于金属基座1之上，在金属基座1之上的周缘部设置有凸起状的成对的金属氧化膜8，壳体7a通过在成对的金属氧化膜8之间的区域配置的粘接剂5而粘接于金属基座1。
另外，实施方式1涉及的半导体装置的制造方法具有：工序(a)，将绝缘基板2接合于金属基座1之上，在绝缘基板2之上搭载半导体元件4；工序(b)，在金属基座1之上的周缘部形成凸起状的成对的金属氧化膜8；工序(c)，在成对的金属氧化膜8之间的区域涂敷粘接剂5；工序(d)，通过粘接剂5将壳体7a粘接于金属基座1之上；工序(e)，将在壳体7a设置的引线电极7b与半导体元件4接合；以及工序(f)，向壳体7a的内部填充封装树脂6。
因此，如果在粘接剂5的涂敷之后，经由粘接剂5使壳体7a完成与金属基座1密接的时间变长，则粘接剂5趋于润湿扩展，但粘接剂5被成对的金属氧化膜8拦截，因此抑制了粘接剂5的润湿扩展。由此，能够确保将由于金属基座1的弯曲或壳体7a与金属基座1之间的形状差异产生的壳体7a与金属基座1之间的间隙填埋所需的粘接剂5的高度位置。
其结果，即使在壳体7a与金属基座1之间的间隙大的情况下，也能够通过将壳体7a与金属基座1无间隙地粘接而抑制封装树脂6的泄漏，因此，能够抑制泄漏的封装树脂6附着于金属基座1而导致半导体装置的散热性下降这一情况。并且，能够通过抑制封装树脂6的泄漏而向壳体7a的内部填充所需的封装树脂6的量，因此，还能够确保必不可少的绝缘性。由此，能够实现可靠性高的半导体装置的制造。
另外，通过设置有成对的金属氧化膜8，从而即使是少量的粘接剂5，也能确保某种程度的粘接剂5的高度位置，因此，能够实现半导体装置的生产率提高。
另外，成对的金属氧化膜8沿金属基座1之上的周缘部而线状地形成。因此，在将壳体7a与金属基座1进行粘接时，能够抑制粘接剂5被压溃而过度扩展。由此，能够确保降低应力所需的粘接剂5的厚度，因此，能够降低施加于粘接剂5的应力。
另外，在工序(b)中，成对的金属氧化膜8是通过对金属基座1之上的周缘部施加激光能量而形成的，因此，能够容易地在短时间内局部地形成成对的金属氧化膜8。另外，即使是如金属基座1这样热容量大的部件，只要是能量密度高的激光，就能够容易地形成成对的金属氧化膜8。
＜实施方式2＞
接下来，对实施方式2涉及的半导体装置进行说明。图6是表示实施方式2涉及的半导体装置的壳体7a安装前的状态的俯视图。图7是表示实施方式2涉及的半导体装置的壳体7a安装前的状态的剖视图。此外，在实施方式2中，对与在实施方式1中说明过的结构要素相同的结构要素标注相同的标号而省略说明。
如图6和图7所示，在实施方式2中，进一步以将成对的金属氧化膜8的侧面包围的方式设置有凸起状的成对的金属氧化膜9(相当于第2金属氧化膜)。即，从靠近粘接剂5的位置起依次配置有成对的金属氧化膜8、成对的金属氧化膜9。
成对的金属氧化膜9是沿金属基座1的上表面的周缘部而线状地连续形成的。另外，成对的金属氧化膜9具有相同的宽度。为了在将壳体7a与金属基座1进行粘接时，在粘接剂5被压溃而发生了润湿扩展的情况下，对从成对的金属氧化膜8溢出的粘接剂5进行拦截，成对的金属氧化膜9的上端的高度位置形成得比成对的金属氧化膜8的上端的高度位置高。
关于成对的金属氧化膜9的形成方法，由于与成对的金属氧化膜8的形成方法相同，因此省略其说明。
此外，成对的金属氧化膜9并非必须遍布整周地包围成对的金属氧化膜8的侧面，也可以沿金属基座1的上表面的周缘部而间断地设置，也可以在所需的部位处局部地设置。
如上所述，就实施方式2涉及的半导体装置而言，在金属基座1之上的周缘部以将成对的金属氧化膜8的侧面包围的方式设置有凸起状的成对的金属氧化膜9。因此，在粘接剂5润湿扩展而漫过了成对的金属氧化膜8的情况下，成对的金属氧化膜9能够对粘接剂5进行拦截。由此，相对于实施方式1，与所需的粘接剂5的高度位置的确保相关的可靠性提高。
另外，成对的金属氧化膜9的上端的高度位置比成对的金属氧化膜8的上端的高度位置高，因此，在将壳体7a与金属基座1进行粘接时，能够进一步抑制粘接剂5被压溃而过度扩展的情况。由此，能够确保降低应力所需的粘接剂5的厚度，因此，能够降低施加于粘接剂5的应力。
＜实施方式3＞
接下来，对实施方式3涉及的半导体装置进行说明。图8是表示实施方式3涉及的半导体装置的壳体7a安装前的状态的俯视图。此外，在实施方式3中，对与在实施方式1、2中说明过的结构要素相同的结构要素标注相同的标号而省略说明。
如图8所示，在实施方式3中，在将壳体7a与金属基座1进行粘接时同时使用螺纹紧固。
在金属基座1的4个角部设置有螺纹紧固用的贯通孔1a。在壳体7a的与金属基座1的贯通孔1a相对的位置设置有螺纹紧固用的孔部(省略图示)。壳体7a与金属基座1经由孔部和贯通孔1a而从金属基座1的下表面被螺纹紧固。
此外，作为用于螺纹紧固的螺钉，除了通常的外螺纹之外，还可以使用自攻螺钉。另外，在螺纹紧固中，也可以使用经由夹具等而间接地对螺钉的紧固量进行调整的方法。
在同时使用螺纹紧固而将壳体7a与金属基座1进行粘接的情况下，关于金属基座1的4个角部，能够通过螺纹紧固而确保与壳体7a之间的密接性，因此不涂覆粘接剂5。即，粘接剂5在金属基座1的上表面的周缘部处，在除4个角部以外的区域线状地连续配置。成对的金属氧化膜8以将粘接剂5包围的方式在金属基座1的上表面的周缘部处，在除4个角部以外的区域线状地连续设置。
除此以外的基本的结构与实施方式1的情况相同，但与实施方式2的情况同样地，也可以还设置成对的金属氧化膜9。
如上所述，就实施方式3涉及的半导体装置而言，在金属基座1的角部设置有螺纹紧固用的贯通孔1a，在壳体7a的与金属基座1的贯通孔1a相对的位置设置有螺纹紧固用的孔部，壳体7a与金属基座1经由孔部和贯通孔1a而被螺纹紧固。
因此，能够在将壳体7a与金属基座1螺纹紧固后的状态下通过粘接剂5而进行粘接，因此，相对于实施方式1、2，能够高精度且牢固地将壳体7a与金属基座1进行粘接。另外，能够通过同时使用螺纹紧固而抑制粘接剂5的涂敷量。
此外，能够对各实施方式自由地进行组合，或对各实施方式适当地进行变形、省略。
标号的说明
1金属基座，1a贯通孔，2绝缘基板，4半导体元件，5粘接剂，6封装树脂，7a壳体，7b引线电极，8、9金属氧化膜。

Claims (7)

1.一种半导体装置，其具有：
金属基座；
绝缘基板，其配置于所述金属基座之上；
半导体元件，其搭载于所述绝缘基板之上；以及
壳体，其以将所述绝缘基板及所述半导体元件的侧面包围的方式粘接于所述金属基座之上，
在所述金属基座之上的周缘部设置有凸起状的成对的第1金属氧化膜，
所述壳体通过在成对的所述第1金属氧化膜之间的区域配置的粘接剂而粘接于所述金属基座。
2.根据权利要求1所述的半导体装置，其中，
成对的所述第1金属氧化膜沿所述金属基座之上的周缘部而线状地形成。
3.根据权利要求1或2所述的半导体装置，其中，
在所述金属基座之上的周缘部以将成对的所述第1金属氧化膜的侧面包围的方式设置有凸起状的成对的第2金属氧化膜。
4.根据权利要求3所述的半导体装置，其中，
成对的所述第2金属氧化膜的上端的高度位置比成对的所述第1金属氧化膜的上端的高度位置高。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
在所述金属基座的角部设置有螺纹紧固用的贯通孔，
在所述壳体的与所述金属基座的所述贯通孔相对的位置设置有螺纹紧固用的孔部，
所述壳体与所述金属基座经由所述孔部和所述贯通孔而被螺纹紧固。
6.一种半导体装置的制造方法，其具有：
工序(a)，将绝缘基板接合于金属基座之上，在所述绝缘基板之上搭载半导体元件；
工序(b)，在所述金属基座之上的周缘部形成凸起状的成对的第1金属氧化膜；
工序(c)，在成对的所述第1金属氧化膜之间的区域涂敷粘接剂；
工序(d)，通过所述粘接剂而将壳体粘接于所述金属基座之上；
工序(e)，将在所述壳体设置的引线电极与所述半导体元件接合；以及
工序(f)，向所述壳体的内部填充封装树脂。
7.根据权利要求6所述的半导体装置的制造方法，其中，
在所述工序(b)中，成对的所述第1金属氧化膜是通过对所述金属基座之上的周缘部施加激光能量而形成的。
CN202210555456.9A 2021-05-27 2022-05-20 半导体装置及半导体装置的制造方法 Pending CN115411002A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021088937A JP7482833B2 (ja) 2021-05-27 2021-05-27 半導体装置および半導体装置の製造方法
JP2021-088937 2021-05-27

Publications (1)

Publication Number Publication Date
CN115411002A true CN115411002A (zh) 2022-11-29

Family

ID=83997589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210555456.9A Pending CN115411002A (zh) 2021-05-27 2022-05-20 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US12107024B2 (zh)
JP (1) JP7482833B2 (zh)
CN (1) CN115411002A (zh)
DE (1) DE102022109028A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP3922882B2 (ja) * 2000-12-28 2007-05-30 東レエンジニアリング株式会社 チップの実装方法
JP2004103846A (ja) 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP4137840B2 (ja) 2004-05-10 2008-08-20 三菱電機株式会社 電力用半導体装置
JP5310660B2 (ja) 2010-07-01 2013-10-09 富士電機株式会社 半導体装置
CN103650335B (zh) 2011-08-31 2016-08-17 京瓷晶体元件有限公司 压电装置
JP5767061B2 (ja) 2011-08-31 2015-08-19 京セラクリスタルデバイス株式会社 圧電装置
JP2016213412A (ja) * 2015-05-13 2016-12-15 株式会社リコー 光学装置及び光照射装置

Also Published As

Publication number Publication date
JP7482833B2 (ja) 2024-05-14
DE102022109028A1 (de) 2022-12-01
US12107024B2 (en) 2024-10-01
JP2022181779A (ja) 2022-12-08
US20220384283A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US10104775B2 (en) Semiconductor device and method for manufacturing the same
JP3168901B2 (ja) パワー半導体モジュール
US11251112B2 (en) Dual side cooling power module and manufacturing method of the same
US10854524B2 (en) Power semiconductor module
JP2016018866A (ja) パワーモジュール
CN107210233B (zh) 半导体器件及其制造方法
KR20210022271A (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
US11244922B2 (en) Semiconductor device
US11037845B2 (en) Semiconductor device and manufacturing method thereof
JP7152502B2 (ja) 半導体装置及びその製造方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US12107024B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7258806B2 (ja) 半導体装置
US12087651B2 (en) Semiconductor device and method of manufacturing the same
US20230282541A1 (en) Semiconductor device
US20240088064A1 (en) Semiconductor device
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP6906654B2 (ja) 半導体装置およびその製造方法
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
US20240266265A1 (en) Semiconductor device
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法
US20240304567A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20210305107A1 (en) Power semiconductor module
JP2024130031A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination