JP2007134356A - 半導体実装装置 - Google Patents

半導体実装装置 Download PDF

Info

Publication number
JP2007134356A
JP2007134356A JP2005322965A JP2005322965A JP2007134356A JP 2007134356 A JP2007134356 A JP 2007134356A JP 2005322965 A JP2005322965 A JP 2005322965A JP 2005322965 A JP2005322965 A JP 2005322965A JP 2007134356 A JP2007134356 A JP 2007134356A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
printed wiring
central portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005322965A
Other languages
English (en)
Other versions
JP4878813B2 (ja
Inventor
Tomoaki Kuroishi
友明 黒石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005322965A priority Critical patent/JP4878813B2/ja
Publication of JP2007134356A publication Critical patent/JP2007134356A/ja
Application granted granted Critical
Publication of JP4878813B2 publication Critical patent/JP4878813B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】半導体チップの基板に反りが発生した場合であっても、信頼性の向上を期待できる半導体実装装置を提供することを目的とする。
【解決手段】半導体チップ1のプリント配線基板3との対向面の中央部5に形成されたバンプ2aだけで半導体チップ1とプリント配線基板3とを電気接続している。
【選択図】図1

Description

本発明はプリント配線基板の上に半導体チップをフリップチップにて実装した半導体実装装置に関するものである。
プリント配線基板と半導体チップとを電気接続する実装工法として、ワイヤーボンディング実装、フリップチップ実装などがある。フリップチップ実装では、図6(b)に示すように、半導体チップ1の片面に形成されたパッドにバンプ2を形成し、このパンプ2が設けられた側を、図6(a)に示すように、プリント配線基板3の側に向けてバンプ2をプリント配線基板3のパッドに当接させた状態で、加熱すると共に超音波振動を加えて半導体チップ1とプリント配線基板3とをパンプ2を介して連結して電気接続し、さらに、半導体チップ1とプリント配線基板3との間に封止樹脂4を充填して、この封止樹脂4を硬化させてバンプ2による電気接続部分に水分などが侵入しないように処理されている。
なお、バンプ2は、図6(b)に示すように半導体チップ1の片面の中央部5を除いてほぼ全面に形成されたものの他に、図7に示すように中央部5とこの中央部5を取り囲むように外周部6にもバンプ2を形成したものがある。何れの場合にも、半導体チップ1とプリント配線基板3との対向面の全体に封止樹脂4が充填されている。
特開平9−289221号公報 松下電工技報(2004年2月号)第9頁〜第16頁「半導体封止材料の技術動向」
しかし、従来の半導体実装装置では、半導体チップ1の基板1aに図6(a)に仮想線で示した方向に反りが発生した場合には、半導体チップ1の特に最外周のバンプ2に大きな応力が作用し、半導体チップ1とプリント配線基板3との電気接続を維持できなくなる問題がある。特に、半導体チップ1が薄い場合に反りによる応力の発生が著しい。
本発明は半導体チップ1の基板1aに反りが発生した場合であっても、従来に比べて、長期の電気接続の信頼性の向上を期待できる半導体実装装置を提供することを目的とする。
本発明の請求項1記載の半導体実装装置は、半導体チップをプリント配線基板に実装した半導体実装装置であって、前記半導体チップの前記プリント配線基板との対向面の中央部に形成されたバンプだけで前記半導体チップと前記基板とを電気接続したことを特徴とする。
本発明の請求項2記載の半導体実装装置は、請求項1において、前記半導体チップの前記プリント配線基板との対向面の中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記基板との間を封止樹脂で封止していないことを特徴とする。
本発明の請求項3記載の半導体実装装置は、請求項1において、前記半導体チップの前記プリント配線基板との対向面の中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記基板との間を前記封止樹脂よりも低いヤング率の封止樹脂で封止したことを特徴とする。
本発明の請求項4記載の半導体実装装置は、半導体チップを基板に実装した半導体実装装置であって、前記半導体チップの前記基板との対向面に形成されたバンプで前記半導体チップと前記基板とを電気接続するとともに、前記半導体チップの前記基板との対向面の中央部に形成されたバンプよりも、半導体チップの前記中央部を取り巻く外周部に形成されたバンプが低いヤング率に形成したことを特徴とする。
本発明の請求項5記載の半導体実装装置は、請求項4において、前記半導体チップの前記プリント配線基板との対向面の中央部に形成されたバンプと、半導体チップの前記中央部を取り巻く外周部に形成されたバンプとが同一材料で形成され、半導体チップの前記中央部に形成されたバンプの径に比べて半導体チップの前記外周部に形成されたバンプの径を小さくしたことを特徴とする。
本発明の請求項6記載の半導体実装装置は、請求項4において、半導体チップの前記中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記プリント配線基板との間を封止樹脂で封止していないことを特徴とする。
本発明の請求項7記載の半導体実装装置は、請求項4において、半導体チップの前記中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記プリント配線基板との間を前記封止樹脂よりも低いヤング率の封止樹脂で封止したことを特徴とする。
半導体チップのプリント配線基板との対向面の中央部に形成されたバンプだけでプリント配線基板と電気接続したことによって、半導体チップの外周部にはプリント配線基板との電気接続のためのバンプが設けられていないので、半導体チップの基板が反っても半導体チップとプリント配線基板との電気接続が損なわれない。
また、半導体チップのプリント配線基板との対向面に形成されたバンプで半導体チップとプリント配線基板とを電気接続するとともに、半導体チップのプリント配線基板との対向面の中央部に形成されたバンプよりも、半導体チップの前記中央部を取り巻く外周部に形成されたバンプを低いヤング率に形成したことによって、半導体チップの基板が反っても半導体チップの前記中央部を取り巻く外周部に形成されたバンプが、前記反りの応力で伸びることによって電気接続の破損に至る事態の発生を食い止めることができ、半導体チップとプリント配線基板との電気接続が損なわれない。
以下、本発明の各実施の形態を図1〜図5に基づいて説明する。
(実施の形態1)
図1(a)(b)は本発明の(実施の形態1)を示す。
半導体実装装置は、半導体チップ1とプリント配線基板3とを電気接続して構成されている。
半導体チップ1は、裏面の中央部5に限定してバンプ2aが形成されており、この中央部5の周りの外周部6にはバンプ2aが形成されていない。この半導体チップ1をプリント配線基板3の面上の配線パターンのパッドに当接させた状態で、加熱すると共に超音波振動を加えてパンプ2aを介して半導体チップ1とプリント配線基板3とを連結して電気接続し、さらに、半導体チップ1の中央部5においてプリント配線基板3との間に封止樹脂4aを充填して、この封止樹脂4aを硬化させてバンプ2aによる電気接続部分に水分などが侵入しないように処理されている。
封止樹脂4aとしては、プリント配線基板3と半導体チップ1のゆがみ、反りを吸収できるように、半導体チップ1とプリント配線基板3よりヤング率の高い柔軟な樹脂である必要がある。
好適な封止樹脂としては、例えば、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、フタル酸ジアリル樹脂、ポリイミド樹脂、シリコン樹脂、ポリウレタン樹脂等を挙げることが出来る。これらの内でも、ビスフェノール系エポキシ樹脂、フェノールノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ブロム化エポキシ樹脂、脂環式エポキシ樹脂等のエポキシ樹脂が特に好ましい。
本発明において、特に好ましい硬化性樹脂の具体例として、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂を挙げることができる。
半導体チップ1の基板1aは、図6(a)に仮想線で示したように半導体チップ1の基板1aに反りが発生するが、中央部を樹脂で封止し、無理に反りを防止しておらず、応力が残らないので、長期間安定な接続が確保できる。また、半導体チップ1の中央部5の基板1aの反り量は、この外周部6の反り量に比べて小さいため、半導体チップ1の中央部5にだけパンプ2aを設けたこの半導体実装装置では、基板1aの反りに伴ってバンプ2aに作用する応力は小さく、電気接続の信頼性が従来例に比べて高い。
なお、図1の説明図ではパンプ2aの数が、図6の場合のバンプ2の総数に比べて少ないが、バンプ2aの形成位置を基板1aの中央部5に限定した場合であっても、バンプ2aのピッチを小さくすることで必要数を中央部5に形成できる。
また、半導体チップ1の中央部5とは、全体の1/2から1/4の範囲をいう。この領域が小さい方が、接続部分が小さくなり、ひずみによる応力を緩和しやすいが、接続領域が小さくなると、端子間の導通や、端子自身の接続強度が落ち、接続安定性に欠ける。半導体チップの製造プロセスにおいて、内部配線形成することにより、電極部であり、接合部であるバンプ形成部分を中央に集めた。
半導体チップは、薄型のもの、縦横2cm角で、厚みが0.5mmのものを用いたが、さらに、薄くなると反りが大きくなり、従来のように全体を樹脂モールドすると、応力が残り、安定しない。薄型チップになればなるほど、本発明の効果が顕著である。特に、半導体メモリを用いた薄型のメモリ商品に用いることができる。
また、本発明では、中央部のみを封止するので、封止領域が狭く、封止領域で発生する不良が低減できる。
別の変形例として、ヤング率の高いシリコン系樹脂で、半導体チップの下面全体を覆ってもよい。このことにより、半導体チップの反りを無理に抑えないので、応力ひずみが発生せず、長期の安定性が得られる。ヤング率としては、500kgf/mm以上程度である。従来のようにヤング率の低い樹脂で全体を封止する場合、半導体チップが変形できず応力が残留した状態で固定されるので、長期の安定な接続性に欠如していたが、本発明では、中央部以外を反らせて、応力を残さないか、または、全体を反らせるので応力を緩和でき、長期の接続安定性が確保できる。
プリント基板と半導体チップとの接続の例を示したが、各種メモリカードなどの半導体装置一般に用いることができる。基板と半導体チップとの接合に用いることができる。以下の実施形態でも同様に応用できる。
(実施の形態2)
図2(a)(b)は本発明の(実施の形態2)を示す。
図1の半導体実装装置では、封止樹脂4aが半導体チップ1の中央部5だけに充填されて硬化していたが、この(実施の形態2)では半導体チップ1の中央部5に封止樹脂4aを充填し、中央部5を取り巻く外周部6と前記プリント配線基板3との間には封止樹脂4bが充填されている。ここで封止樹脂4bの硬化した状態でのヤング率は、封止樹脂4aの硬化した状態でのヤング率よりも低いものを使用した。
このように半導体チップ1とプリント配線基板3の間にヤング率の異なる封止樹脂4a,4bを充填したため、(実施の形態1)の図1の場合と同様に基板1aの反りを抑制でき、応力を緩和する。また、半導体チップ1とプリント配線基板3の間の全部に封止樹脂4aを充填した場合に比べて、反りを緩やかにすることができる。つまり、実施形態1では、樹脂で覆われた部分とそうでない部分で、半導体チップの局所的な反りが発生するが、この実施形態では、その界面が緩やかになるので、応力の変化が少なくなり、より長期安定化される。
ヤング率の異なる樹脂として、同じ種類の樹脂を用いる場合と、異なる樹脂を用いることがでできる。同じ樹脂のヤング率を制御するためには、樹脂に、石英ガラス、アルミナ、マイカ、ジルコニウムシリケート、リチウムシリケートなどの無機物を前記樹脂100重量部に対して、50〜300重量部を配合して調整される。たくさん混入させると、ヤング率が高くなって柔軟になる。一方、樹脂の種類をかえる場合は、ヤング率の低いエポキシ系樹脂と、高いシリコン系樹脂など組み合わせることができる。
(実施の形態3)
図3(a)(b)は本発明の(実施の形態3)を示す。
半導体実装装置は、半導体チップ1と前記プリント配線基板とを電気接続して構成されている。
半導体チップ1は、基板1aの裏面の中央部5にバンプ2aが形成されており、この中央部5の周りの外周部6にはバンプ2bが形成されている。ここでバンプ2bのヤング率は、バンプ2aのヤング率よりも低いものを使用した。さらに具体的には、例えばバンプ2a,2bの材質は同じ場合には、バンプ2bの径をバンプ2aの径よりも小さくしている。1割から数割だけ径を小さくできる。
この半導体チップ1をプリント配線基板3の面上の配線パターンのパッドに当接させた状態で、加熱すると共に超音波振動を加えてパンプ2a,2bを介して半導体チップ1とプリント配線基板3とを連結して電気接続し、さらに、半導体チップ1の中央部5においてプリント配線基板3との間に封止樹脂4aを充填して、この封止樹脂4aを硬化させてバンプ2aによる電気接続部分に水分などが侵入しないように処理されている。
バンプのヤング率を変えるには、(1)金バンプとインジウム系の合金バンプの組み合わせや、(2)金、白金、銀、銅、ニッケル、または、これらの合金のバンプとインジウム、鉛、スズ、ビスマス、または、これらの合金のバンプの組み合わせ、(3)半田材料の組成を変化させたものの組み合わせ、つまり、Sn−(2〜5wt%)Ag−(0〜1wt%)Cu−(0〜1wt%)Biのバンプと、Sn−(50〜90wt%)Biのバンプの組み合わせを用いることができる。なお、これらに限られるわけではない。
(実施の形態4)
図4(a)(b)は本発明の(実施の形態4)を示す。
図3の半導体実装装置では、封止樹脂4aが半導体チップ1の中央部5だけに充填されて硬化していたが、この(実施の形態4)では半導体チップ1の中央部5に封止樹脂4aを充填し、中央部5を取り巻く外周部6と前記プリント配線基板3との間には封止樹脂4bが充填されている。ここで封止樹脂4bの硬化した状態でのヤング率は、封止樹脂4aの硬化した状態でのヤング率よりも低いものを使用した。
このように半導体チップ1とプリント配線基板3の間にヤング率の異なる封止樹脂4a,4bを充填したため、(実施の形態3)と比べて、封止により接合安定性がある。つまり、外部からの物理的破壊、水分などの環境的影響を受けず、かつ、半導体チップの応力を緩和した状態での接続ができ、長期安定な接続ができる。
(実施の形態5)
図5(a)(b)は本発明の(実施の形態5)を示す。
(実施の形態1)を示す図1(b)では、バンプ2aは千鳥足配置されていたが、図5ではバンプ2aが、半導体チップ1の真ん中を中心とした同心円状に配置されている点だけが異なっており、(実施の形態1)と比べて、バンプ部分とそれ以外のチップ部分の反りによる応力分布が均質になっている。つまり、四角形の場合、コーナー部分と辺の部分で応力に差があり、応力分布がひずんでいるため、長期の安定した接続ができない。本発明の同心円状の場合、円なので、円周辺の応力分布は均質である。
なお、(実施の形態2)〜(実施の形態4)においても、バンプ2a,2bを同心円状に配置することによって同様の効果を期待できる。
なお、同心円状に限定されず、対称性があり、応力分布が不均質にならなければよい。楕円であってもよい。同心円状の場合がもっともよい。
半導体チップの反りに伴うプリント配線基板との電気接続の信頼性を高めることができ、この半導体実装装置を搭載した各種電子機器の信頼性の向上を期待できる。
本発明の(実施の形態1)の半導体実装装置の側面図とA−A断面図 本発明の(実施の形態2)の半導体実装装置の中央断面図とB−B断面図 本発明の(実施の形態3)の半導体実装装置の中央断面図とC−C断面図 本発明の(実施の形態4)の半導体実装装置の中央断面図とD−D断面図 本発明の(実施の形態5)の半導体実装装置の側面図とE−E断面図 従来例の半導体実装装置の側面図とF−F断面図 別の従来例の半導体実装装置の半導体チップの底面図
符号の説明
1 半導体チップ
1a 半導体チップ1の基板
2a,2b バンプ
3 プリント配線基板
4a,4b 封止樹脂
5 半導体チップ1の中央部
6 半導体チップ1の外周部

Claims (7)

  1. 半導体チップをプリント配線基板に実装した半導体実装装置であって、
    前記半導体チップの前記プリント配線基板との対向面の中央部に形成されたバンプだけで前記半導体チップと前記基板とを電気接続した
    半導体実装装置。
  2. 前記半導体チップの前記プリント配線基板との対向面の中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記基板との間を封止樹脂で封止していない
    請求項1記載の半導体実装装置。
  3. 前記半導体チップの前記プリント配線基板との対向面の中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記基板との間を前記封止樹脂よりも低いヤング率の封止樹脂で封止した
    請求項1記載の半導体実装装置。
  4. 半導体チップを基板に実装した半導体実装装置であって、
    前記半導体チップの前記基板との対向面に形成されたバンプで前記半導体チップと前記基板とを電気接続するとともに、
    前記半導体チップの前記基板との対向面の中央部に形成されたバンプよりも、半導体チップの前記中央部を取り巻く外周部に形成されたバンプが低いヤング率に形成した
    半導体実装装置。
  5. 前記半導体チップの前記プリント配線基板との対向面の中央部に形成されたバンプと、半導体チップの前記中央部を取り巻く外周部に形成されたバンプとが同一材料で形成され、半導体チップの前記中央部に形成されたバンプの径に比べて半導体チップの前記外周部に形成されたバンプの径を小さくした
    請求項4記載の半導体実装装置。
  6. 半導体チップの前記中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記プリント配線基板との間を封止樹脂で封止していない
    請求項4記載の半導体実装装置。
  7. 半導体チップの前記中央部と前記プリント配線基板との間を封止樹脂で封止し、半導体チップの前記中央部を取り巻く外周部と前記プリント配線基板との間を前記封止樹脂よりも低いヤング率の封止樹脂で封止した
    請求項4記載の半導体実装装置。
JP2005322965A 2005-11-08 2005-11-08 半導体実装装置 Expired - Fee Related JP4878813B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005322965A JP4878813B2 (ja) 2005-11-08 2005-11-08 半導体実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005322965A JP4878813B2 (ja) 2005-11-08 2005-11-08 半導体実装装置

Publications (2)

Publication Number Publication Date
JP2007134356A true JP2007134356A (ja) 2007-05-31
JP4878813B2 JP4878813B2 (ja) 2012-02-15

Family

ID=38155800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005322965A Expired - Fee Related JP4878813B2 (ja) 2005-11-08 2005-11-08 半導体実装装置

Country Status (1)

Country Link
JP (1) JP4878813B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094353A (ja) * 2007-10-10 2009-04-30 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP2009260247A (ja) * 2008-03-19 2009-11-05 Fujitsu Ltd 電子部品及び電子部品の製造方法
JP2012114345A (ja) * 2010-11-26 2012-06-14 Murata Mfg Co Ltd セラミック多層基板
JP2013105951A (ja) * 2011-11-15 2013-05-30 Internatl Business Mach Corp <Ibm> 複数のはんだバンプから成るアレイにおいて、部分的に異なるはんだバンプを用いるアレイ配置上の工夫
WO2022044180A1 (ja) * 2020-08-27 2022-03-03 三菱電機株式会社 光モジュールのための支持構造、及び光モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122128A (ja) * 1987-11-05 1989-05-15 Fuji Electric Co Ltd 半導体装置
JP2001291805A (ja) * 2000-04-07 2001-10-19 Toshiba Chem Corp 半導体装置
JP2002121358A (ja) * 2000-10-12 2002-04-23 Sumitomo Bakelite Co Ltd 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2003224163A (ja) * 2002-01-28 2003-08-08 Mitsubishi Electric Corp フリップチップの実装構造
JP2005167074A (ja) * 2003-12-04 2005-06-23 Canon Inc 半導体装置
JP2005303176A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122128A (ja) * 1987-11-05 1989-05-15 Fuji Electric Co Ltd 半導体装置
JP2001291805A (ja) * 2000-04-07 2001-10-19 Toshiba Chem Corp 半導体装置
JP2002121358A (ja) * 2000-10-12 2002-04-23 Sumitomo Bakelite Co Ltd 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2003224163A (ja) * 2002-01-28 2003-08-08 Mitsubishi Electric Corp フリップチップの実装構造
JP2005167074A (ja) * 2003-12-04 2005-06-23 Canon Inc 半導体装置
JP2005303176A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094353A (ja) * 2007-10-10 2009-04-30 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP2009260247A (ja) * 2008-03-19 2009-11-05 Fujitsu Ltd 電子部品及び電子部品の製造方法
JP2012114345A (ja) * 2010-11-26 2012-06-14 Murata Mfg Co Ltd セラミック多層基板
JP2013105951A (ja) * 2011-11-15 2013-05-30 Internatl Business Mach Corp <Ibm> 複数のはんだバンプから成るアレイにおいて、部分的に異なるはんだバンプを用いるアレイ配置上の工夫
WO2022044180A1 (ja) * 2020-08-27 2022-03-03 三菱電機株式会社 光モジュールのための支持構造、及び光モジュール

Also Published As

Publication number Publication date
JP4878813B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
JP3578770B2 (ja) 半導体装置
KR101640625B1 (ko) 반도체 소자 기판, 그 제조 방법 및 반도체 장치
KR101563911B1 (ko) 반도체 패키지
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2002353369A (ja) 半導体パッケージおよびその製造方法
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP4878813B2 (ja) 半導体実装装置
JP2007281129A (ja) 積層型半導体装置
JP2002270717A (ja) 半導体装置
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP2009105209A (ja) 電子装置及びその製造方法
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
WO2017043480A1 (ja) 半導体パッケージ
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2004128356A (ja) 半導体装置
JP5078631B2 (ja) 半導体装置
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP5000621B2 (ja) 半導体装置
JP2009016738A (ja) 半導体装置
JP4699089B2 (ja) チップオンフィルム半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111129

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees