JP2002083897A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2002083897A
JP2002083897A JP2000269102A JP2000269102A JP2002083897A JP 2002083897 A JP2002083897 A JP 2002083897A JP 2000269102 A JP2000269102 A JP 2000269102A JP 2000269102 A JP2000269102 A JP 2000269102A JP 2002083897 A JP2002083897 A JP 2002083897A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
substrate
semiconductor chip
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000269102A
Other languages
English (en)
Other versions
JP3874062B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000269102A priority Critical patent/JP3874062B2/ja
Priority to US09/938,515 priority patent/US6545228B2/en
Publication of JP2002083897A publication Critical patent/JP2002083897A/ja
Priority to US10/361,566 priority patent/US7067741B2/en
Priority to US11/295,630 priority patent/US7129420B2/en
Application granted granted Critical
Publication of JP3874062B2 publication Critical patent/JP3874062B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 スタック構造の半導体装置において、容易に
電気特性を検査できる半導体装置及びその製造方法、回
路基板並びに電子機器に関する。 【解決手段】 半導体装置は、半導体チップ１０と、配
線パターン３０が形成されるとともに半導体チップ１０
が一方の面に搭載され、半導体チップ１０よりも大きい
外形をなす基板２０と、基板２０における半導体チップ
１０が搭載された領域よりも外側の領域に形成された第
１の端子４０と、配線パターン３０の一部を含み、基板
２０における第１の端子４０よりも内側の領域で、半導
体チップ１０と対向する面とは反対側の面を露出してな
る第２の端子５０と、を含み、半導体チップ１０は、第
１及び第２の端子４０、５０と電気的に接続されてな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】電子機器の小型化に伴い、半導体チップ
が搭載された複数の基板（インターポーザ）を積層させ
て、高密度に組み込んだスタック構造の半導体装置が知
られている。これによれば、半導体装置が実装される回
路基板（マザーボード）の面積を有効利用し、小型化か
つ高密度の電子機器を製造することができる。
【０００３】例えば、特開平８−２３６６９４号公報で
は、スタック構造の半導体装置において、上下の半導体
チップを接続するための接続端子は、中央部に配置され
る半導体チップを避けて基板の端部に配置されている。
すなわち、接続端子は、基板における半導体チップの外
側の領域に配置される。したがって、半導体装置の平面
面積を抑えるには、接続端子は、小さくかつ狭いピッチ
で形成することが好ましい。
【０００４】しかしながら、これによれば、接続端子が
小さくかつ狭いピッチであるために、積層される前のそ
れぞれの半導体装置の電気特性の検査において、特殊な
製造装置を使用する必要があった。また、製造装置に半
導体装置の接続端子を位置合わせすることが煩雑であっ
た。
【０００５】本発明はこの問題点を解決するためのもの
であり、その目的は、スタック構造の半導体装置におい
て、容易に電気特性を検査できる半導体装置及びその製
造方法、回路基板並びに電子機器に関する。
【０００６】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、半導体チップと、配線パターンが形成される
とともに前記半導体チップが一方の面に搭載され、前記
半導体チップよりも大きい外形をなす基板と、前記基板
における前記半導体チップが搭載された領域よりも外側
の領域に形成された第１の端子と、前記配線パターンの
一部を含み、前記基板における前記第１の端子よりも内
側の領域で、前記半導体チップと対向する面とは反対側
の面を露出してなる第２の端子と、を含み、前記半導体
チップは、前記第１及び第２の端子と電気的に接続され
てなる。
【０００７】本発明によれば、半導体チップに電気的に
接続された第１及び第２の端子が形成されている。これ
によって、例えば、第１の端子を他の部材との電気的接
続に使用し、第２の端子を電気特性の検査に使用して、
それぞれの用途に応じた好適な半導体装置を提供でき
る。
【０００８】（２）この半導体装置において、前記第２
の端子は、その平面形状において前記第１の端子よりも
大きく形成されてもよい。
【０００９】これによれば、基板には、第１の端子と、
それよりも平面形状において大きい第２の端子が形成さ
れている。第１の端子は半導体チップよりも外側の領域
に形成される。それぞれの第１の端子は、平面形状が小
さいので、半導体チップよりも外側にある複数の第１の
端子の形成領域を小さくできる。これによって、半導体
チップとほぼ同じ大きさの半導体装置を提供できる。
【００１０】一方、第２の端子は、第１の端子よりも平
面形状において大きい。これによって、例えば、第２の
端子を介して、容易に半導体装置の電気特性を検査でき
る。すなわち、第１の端子は、電気特性を検査すること
を考慮することなく、小型かつ高密度の半導体装置を提
供するために、可能な限り小さくすることができる。ま
た、第２の端子は、基板の第１の端子よりも内側の領域
に形成されるので、その平面形状が大きくても基板の平
面面積を無駄に大きくすることがない。
【００１１】したがって、小型かつ高密度であって、容
易に電気特性を検査できる半導体装置を提供できる。
【００１２】（３）この半導体装置において、隣同士の
前記第２の端子のピッチは、隣同士の前記第１の端子の
ピッチよりも広くてもよい。
【００１３】これによれば、第２の端子のピッチは第１
の端子よりも広いので、例えば、特殊な製造装置を使用
することなく容易に電気特性を検査できる。
【００１４】（４）この半導体装置において、前記第１
の端子は、前記基板の端部で前記半導体チップの辺に沿
って並んで形成され、前記第２の端子は、前記半導体チ
ップが搭載された領域を含む領域に形成されてもよい。
【００１５】これによれば、第１の端子は半導体チップ
の辺に沿って並んで形成されるので、基板の外形の大き
さを半導体チップとほぼ同じにすることができる。一
方、第２の端子は基板の半導体チップの内側を含む領域
に形成されるので、２次元的に広がる領域に大きな形状
で形成できる。
【００１６】（５）この半導体装置において、前記基板
の両面に前記配線パターンが形成されてもよい。
【００１７】（６）この半導体装置において、前記基板
には、前記半導体チップが搭載される面に前記配線パタ
ーンが形成されるとともに、前記配線パターンと重なる
部分に複数の第１及び第２の貫通穴が形成され、前記第
１の端子は、前記第１の貫通穴上に位置し、前記第２の
端子は、前記第２の貫通穴を介して露出して設けられて
もよい。
【００１８】これによれば、例えば、第２の貫通穴は第
１の貫通穴よりも大きい場合には、第２の貫通穴から露
出する第２の端子によって容易に電気特性を検査でき
る。
【００１９】（７）この半導体装置において、前記第１
の端子は、前記基板の面から突出して形成されてなる突
起部を含んでもよい。
【００２０】これによって、例えば、各基板を積層して
配置して、第１の端子によって上下の半導体チップを電
気的に接続することができる。また、第２の端子が平面
形状において第１の端子の突起部よりも大きい場合に
は、第２の端子によって容易に電気特性を検査できる。
【００２１】（８）この半導体装置において、前記第１
の端子の前記突起部は、前記基板上の前記半導体チップ
の厚みを超える高さで、前記基板のいずれかの面から突
出して形成されてもよい。
【００２２】これによって、例えば、各基板を積層して
配置して、第１の端子によって上下の半導体チップを容
易に電気的に接続することができる。
【００２３】（９）この半導体装置において、前記第１
の端子の前記突起部は、前記第１の貫通穴を介して、前
記基板の前記半導体チップが搭載された側の面とは反対
の面から突出して形成されてもよい。
【００２４】これによって、配線パターンが基板の一方
の面に形成された場合でも、他方の面に向けて第１の端
子の突起部を突出させることができる。
【００２５】（１０）この半導体装置において、前記第
１の端子の前記突起部は、前記配線パターンに電気的に
接続するように設けられたバンプであってもよい。
【００２６】（１１）この半導体装置において、前記第
１の端子は、前記配線パターンの一部であってもよい。
【００２７】これによれば、第１の端子は配線パターン
の一部であるので、半導体装置の部品点数を少なくして
低コストの半導体装置を提供できる。
【００２８】（１２）この半導体装置において、前記第
１の端子の前記突起部は、前記基板の面から離れる方向
に前記配線パターンの一部が屈曲することによって形成
されてもよい。
【００２９】これによれば、第１の端子は配線パターン
の一部であり、第１の端子の突起部は配線パターンの屈
曲部によって形成される。したがって、半導体装置の部
品点数を少なくして低コストの半導体装置を提供でき
る。
【００３０】（１３）本発明に係る半導体装置は、複数
の上記半導体装置を含み、複数の前記基板は、それぞれ
の前記基板が積層して配置され、前記第１の端子によっ
て、上下の半導体チップが電気的に接続されてもよい。
【００３１】本発明によれば、高密度かつ小型であるス
タック構造の半導体装置を提供できる。
【００３２】（１４）この半導体装置において、最下層
の前記基板に形成され、他の前記基板を向く面とは反対
の面から突出してなる外部端子を含んでもよい。
【００３３】（１５）この半導体装置において、前記外
部端子は、前記基板の面から離れる方向に、前記第２の
端子を含む前記配線パターンの一部が屈曲することによ
って形成されてもよい。
【００３４】これによれば、例えば第２の端子が第１の
端子よりも平面形状において大きい場合には、半導体装
置を容易に回路基板に位置合わせすることができる。し
たがって、半導体装置の実装時の歩留りを高めることが
できる。
【００３５】（１６）この半導体装置において、前記外
部端子は、前記第２の端子に電気的に接続するように設
けられてもよい。
【００３６】（１７）本発明に係る回路基板は、上記半
導体装置が搭載され、最下層の前記基板に形成された前
記第２の端子によって電気的に接続される。
【００３７】（１８）本発明に係る電子機器は、上記半
導体装置を有する。
【００３８】（１９）本発明に係る半導体装置の製造方
法は、上記半導体装置に対して、前記基板に形成された
前記第２の端子を介して、前記半導体装置の電気特性を
検査する工程を含む。
【００３９】本発明によれば、第２の端子を介して、電
気特性を検査する。例えば、第２の端子が第１の端子よ
りも平面形状が大きい場合、さらには第２の端子のピッ
チが第１の端子のピッチよりも広い場合には、第２の端
子によって、特殊な製造装置を使用することなく容易に
半導体装置の電気特性を検査することができる。
【００４０】（２０）本発明に係る半導体装置は、上記
半導体装置に対して、最下層の前記基板に形成された前
記第２の端子を介して、前記半導体装置の電気特性を検
査する工程を含む。
【００４１】本発明によれば、第２の端子を介して、電
気特性を検査する。これによって、例えば、積層前後に
おいて、半導体装置に対する電気特性の検査を共通化す
ることができる。また、電気特性の検査時に使用する製
造装置を汎用化することができる。
【００４２】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
【００４３】（第１の実施の形態）図１〜図４は、本実
施の形態に係る半導体装置を示す図である。図１は半導
体装置の断面図であり、図２及び図３は半導体装置の平
面図である。図４は、図１に示す半導体装置が複数段に
積層された、いわゆるスタック構造の半導体装置を示す
図である。
【００４４】図１に示す半導体装置１は、半導体チップ
１０と、基板２０と、を含む。半導体装置１は、半導体
チップ１０が基板２０に搭載されてなる。
【００４５】半導体チップ１０の外形は、矩形をなすこ
とが多い。半導体チップ１０は、複数の電極１２を有す
る。電極１２は、半導体チップ１０に形成された集積回
路の電極となる。電極１２は、半導体チップ１０におけ
る集積回路が形成された領域を有する面に形成されても
よい。電極１２は、集積回路の配線パターンに用いられ
る金属で形成されることが多く、一般的に、アルミニウ
ム、アルミニウム系合金又は銅などで形成される。電極
１２は、図１に示すように半導体チップ１０の端部に形
成されてもよく、あるいは中央部に形成されてもよい。
電極１２が半導体チップ１０の端部に並ぶ場合は、対向
する２辺又は４辺に並んでいてもよい。なお、半導体チ
ップ１０には、電極１２を有する面に、図示しない絶縁
膜（パッシベーション膜）が形成されてもよい。
【００４６】図１に示すように電極１２には、バンプ１
４が形成されてもよい。図示するように、半導体チップ
１０が基板２０にフェースダウンボンディングされる場
合には、バンプ１４が形成されることが好ましい。バン
プ１４は、ニッケルもしくは金メッキされたニッケル、
ハンダ又は金などで突起状に形成されてもよい。電極１
２と、バンプ１４との間にバンプ金属の拡散防止層とし
て、ニッケル、クロム、チタン等を付加してもよい。
【００４７】基板２０は、有機系又は無機系のいずれの
材料から形成されてもよく、それらの複合構造からなる
ものであってもよい。有機系の基板として、ポリイミド
樹脂からなるフレキシブル基板が挙げられる。無機系の
基板としては、セラミック基板やガラス基板が挙げられ
る。また、それらの複合構造からなる基板として、ガラ
スエポキシ基板が挙げられる。基板２０の厚みは、これ
らの材質によって決められることが多い。なお、基板２
０として、多層基板やビルドアップ型基板を用いてもよ
い。
【００４８】図１に示すように、基板２０は、半導体チ
ップ１０よりも大きい外形をなす。詳しくは、基板２０
は、搭載された半導体チップ１０の外形から少なくとも
一部においてはみ出している。半導体チップ１０が矩形
をなす場合には、基板２０は半導体チップ１０の外形よ
りも大きな矩形をなしてもよい。
【００４９】図１に示すように、半導体チップ１０は、
基板２０の一方の面に搭載されている。図示する例で
は、基板２０に１つの半導体チップ１０が搭載されてい
る。あるいは、基板２０に２つ以上の半導体チップ１０
が搭載されてもよい。この場合に、複数の半導体チップ
１０は、平面的に並んで配置されてもよく、あるいはそ
れぞれが積層されて配置されてもよい。複数の半導体チ
ップ１０が平面的に並ぶ場合は、基板２０は、複数の半
導体チップ１０が搭載された領域からはみ出す外形をな
す。
【００５０】基板２０には配線パターン３０が形成され
ている。本実施の形態では、配線パターン３０は基板２
０の一方の面に形成されている。図１に示すように、配
線パターン３０は、基板２０の半導体チップ１０が搭載
された側の面に形成されてもよい。
【００５１】図２は、基板２０における配線パターン３
０が形成された面の平面図である。配線パターン３０
は、所定の形状に引き回された複数の配線を含む。言い
換えると、基板２０に複数の配線が所定の形状で形成さ
れることで、基板２０の面に配線パターン３０が形成さ
れる。配線パターン３０は、例えば、銅などの導電材料
で形成される。配線パターン３０は、フォトリソグラフ
ィ、スパッタ又はメッキ処理などによって形成されても
よい。なお、配線パターン３０は、第３の実施の形態で
示すように、基板２０の両面に形成されてもよい。
【００５２】配線パターン３０は、電気的接続部３２を
さらに含む。図２に示すように、電気的接続部３２は、
電気的接続部３２に接続される配線の部分よりも面積が
広く形成されてもよい。すなわち、電気的接続部３２
は、ランド部であってもよい。
【００５３】電気的接続部３２は、半導体チップ１０の
電極１２と電気的に接続される。図１に示すように、半
導体チップ１０は、電極１２を有する面を対向させて基
板２０に搭載されてもよい。すなわち、半導体チップ１
０はフェースダウンボンディングされてもよい。この場
合には、電気的接続部３２は、基板２０の半導体チップ
１０の内側の領域に形成される。また、この場合に、電
極１２と電気的接続部３２とはバンプ１４を介して接続
されてもよい。電極１２（バンプ１４）と電気的接続部
３２との接合形態は、異方性導電材料による接合、金属
接合、導電ペースト又は絶縁樹脂の収縮力による接合な
どがあり、いずれの形態を用いてもよい。
【００５４】なお、図１に示すように、半導体チップ１
０と基板２０との間には、何らかの樹脂７０が存在する
ことが好ましい。これによって、半導体チップ１０と基
板２０との実装信頼性を向上させることができる。
【００５５】あるいは、半導体チップ１０は、電極１２
とは反対の面が対向して基板２０に搭載されてもよい。
この場合に、電極１２と電気的接続部３２とはワイヤに
よって電気的に接続されてもよい。この場合には、電気
的接続部３２は、基板２０の半導体チップ１０よりも外
側の領域に形成される。
【００５６】あるいは、ＴＡＢ（Tape Automated Bondi
ng）方式として知られるように、半導体チップ１０より
も大きなデバイスホールを有する基板２０からデバイス
ホール内部へ突出するフィンガーリードと、半導体チッ
プ１０の電極１２もしくはバンプ１４と、が接合される
形態を適用してもよい。
【００５７】これらの半導体チップの接合構造は、後述
する全ての実施の形態に適用可能である。
【００５８】図１及び図２に示すように、複数の第１の
端子４０は、基板２０における半導体チップ１０が搭載
された領域よりも外側の領域に形成される。第１の端子
４０は、半導体チップ１０と電気的に接続されている。
詳しくは、第１の端子４０は、配線パターン３０の電気
的接続部３２と電気的に接続されている。言い換える
と、１つの電気的接続部３２は、そこから配線が延びて
形成されて、いずれかの第１の端子４０と電気的に接続
される。
【００５９】本実施の形態では、図１に示すように第１
の端子４０は、配線パターン３０の一部である。第１の
端子４０は、配線パターン３０のランド部であってもよ
い。
【００６０】第１の端子４０は、他の半導体装置と電気
的に接続するための端子であってもよい。例えば、複数
の半導体装置を複数段に積層させて、それぞれの基板２
０の上下の半導体チップ１０を第１の端子４０によって
電気的に接続してもよい（図４参照）。この場合には、
第１の端子４０は、それぞれの基板２０の半導体チップ
１０を避けて設ける必要があるので、基板２０の半導体
チップ１０が搭載された領域よりも外側の領域に設けら
れる。ここで、複数の第１の端子４０は、基板２０の外
形を無駄に広げないために、その形成領域を小さく抑え
ることが好ましい。すなわち、複数の第１の端子４０
は、それぞれの平面形状を比較的小さくし、かつ、隣同
士の第１の端子４０のピッチを狭くして形成されること
が好ましい。本実施の形態は、後述するように、この点
において特に効果的である。
【００６１】図２に示すように、第１の端子４０は、基
板２０の端部に形成されてもよい。第１の端子４０は、
基板２０の端部で、半導体チップ１０の辺に沿って並ん
で形成されてもよい。これによって、複数の第１の端子
４０の形成領域を小さくして、基板２０の外形を半導体
チップ１０とほぼ同じ大きさにできる。第１の端子４０
は、１列、２列又はそれ以上に並んで形成されてもよ
く、あるいは千鳥状に並んで形成されてもよい。なお、
第１の端子４０は、図２に示すように、電気的接続部３
２よりも基板２０の外側に形成されてもよい。あるい
は、電気的接続部３２が半導体チップ１０が搭載された
領域の外側の領域に形成される場合は、第１の端子４０
は、電気的接続部３２よりも基板２０の内側に形成され
てもよい。
【００６２】図１及び図２に示すように、第２の端子５
０は、基板２０における第１の端子よりも内側の領域に
形成される。第２の端子５０は、半導体チップ１０と電
気的に接続されている。詳しくは、第２の端子５０は、
配線パターン３０の電気的接続部３２と電気的に接続さ
れている。要するに、１つの電気的接続部３２は、そこ
から配線が延びて形成されて、いずれかの第１及び第２
の端子４０、５０と電気的に接続される。
【００６３】第２の端子５０は、配線パターン３０の一
部を含む。第２の端子５０は、配線パターン３０のラン
ド部であってもよい。
【００６４】図２に示すように、第２の端子５０は、そ
の平面形状において第１の端子４０よりも大きく形成さ
れてもよい。例えば、図示するように、第１及び第２の
端子４０、５０が配線パターン３０のランド部である場
合には、第２の端子５０のランド部の径は、第１の端子
４０のランド部の径よりも大きく形成されてもよい。
【００６５】複数の第２の端子５０は、隣同士のピッチ
において、複数の第１の端子のピッチよりも広くなるよ
うに配置されてもよい。すなわち、複数の第２の端子５
０は、複数の第１の端子４０に対してピッチ変換されて
もよい。例えば、図２の例に示すように、半導体チップ
１０の辺に沿って１列に並んでいる複数の第１の端子４
０に対して、複数の第２の端子５０は、第１の端子４０
の内側で２次元的に広がる領域において、広いピッチで
形成されてもよい。この場合に、第２の端子５０は、基
板２０の半導体チップ１０の内側（基板２０の半導体チ
ップ１０が搭載された領域）を含む領域に形成されても
よい。また、複数の第２の端子５０は、図２に示すよう
にマトリクス状に複数行複数列で並んで配置されてもよ
く、あるいは千鳥状に配置されてもよい。
【００６６】上述のように第１の端子４０は、半導体チ
ップ１０の外側の領域に形成されるので、小さい平面形
状で、かつ、狭いピッチで形成されることが好ましい。
こうすることで、半導体装置の平面面積を半導体チップ
１０とほぼ同じ大きさにすることができる。一方、第２
の端子５０は、第１の端子４０とは異なり、例えば、半
導体チップ１０の内側を含む領域に形成されるので、第
１の端子４０よりも広い領域に配置することができる。
すなわち、第２の端子５０は、半導体装置の平面面積に
制限されることなく、大きい平面形状で、かつ、広いピ
ッチで形成することができる。
【００６７】図１に示すように、第２の端子５０は、基
板２０の一方の面に搭載された半導体チップ１０とは反
対側から露出する。これによって、第２の端子５０を使
用して、基板２０の半導体チップ１０とは反対側から、
例えば、半導体装置の電気特性を検査できる。
【００６８】図３は、基板２０の配線パターン３０とは
反対側の平面図である。図１及び図３に示すように、基
板２０には、複数の第１及び第２の貫通穴２２、２４が
形成されてもよい。第１及び第２の貫通穴２２、２４
は、配線パターン３０と重なる部分に形成されてもよ
い。
【００６９】本実施の形態では、第１の端子４０である
ランド部は、第１の貫通穴２２から露出し、第２の端子
５０であるランド部は、第２の貫通穴２４から露出す
る。言い換えると、配線パターン３０が基板２０の半導
体チップ１０側の面に形成され、配線パターン３０にお
ける基板２０を向く側の面が、第１及び第２の貫通穴２
２、２４を介して露出してもよい。第１及び第２の貫通
穴２２、２４の平面形状は、図３に示すように、円形で
あってもよく、あるいは角形であってもよい。
【００７０】図３に示すように、第２の貫通穴２４の並
ぶピッチは、基板２０の平面視において第１の貫通穴２
２の並ぶピッチよりも大きく形成される。同時に、第２
の貫通穴２４の平面形状（貫通穴の径）を、第１の貫通
穴２２の平面形状よりも大きくしてもよい。第２の貫通
穴２４の並ぶピッチは第１の貫通穴２２の並ぶピッチよ
りも大きいので、基板２０における半導体チップ１０と
は反対側に、粗いピッチ並びの平面形状の第２の端子５
０を露出させることができる。このような第２の端子５
０によって、容易に半導体装置の電気特性を検査でき
る。
【００７１】本実施の形態によれば、基板２０には、第
１の端子４０と、それよりも粗いピッチ並びの第２の端
子５０が形成されている。第１の端子４０は半導体チッ
プ１０の外側の領域に形成される。それぞれの第１の端
子４０は、細かいピッチで並んでいるので、半導体チッ
プ１０の外側にある複数の第１の端子４０の形成領域を
小さくできる。これによって、半導体チップ１０とほぼ
同じ大きさの半導体装置を提供できる。
【００７２】一方、第２の端子５０の並ぶピッチは、第
１の端子４０の並ぶピッチよりも大きい。また、第２の
端子５０を、平面形状において第１の端子４０よりも大
きくてもよい。これによって、例えば、第２の端子５０
を介して、容易に半導体装置の電気特性を検査できる。
すなわち、第１の端子４０は、電気特性を検査すること
を考慮することなく、小型かつ高密度の半導体装置を提
供するために、可能な限り小さく（狭ピッチかつ小さな
平面形状に）することができる。また、第２の端子５０
は、基板２０の第１の端子４０よりも内側の領域に形成
されるので、その平面形状が大きくても基板２０の平面
面積を無駄に大きくすることがない。
【００７３】したがって、単体の半導体装置の段階で、
小型かつ高密度であって、容易に電気特性を検査できる
半導体装置を提供できる。
【００７４】図４に示す半導体装置２は、複数の半導体
装置が積層されてなる、いわゆるスタック構造をなす。
スタック構造に積層される前の複数の半導体装置は、上
述の半導体装置１であってもよい。それぞれの基板２０
の半導体チップ１０は、第１の端子４０によって、上下
方向に電気的に接続される。この場合に、図示するよう
に、いずれかの基板２０に形成されたそれぞれの第１の
端子４０が、他の基板２０のいずれかの第１の端子４０
と平面的に重なるように、複数の半導体装置１が積層さ
れて配置される。
【００７５】図４に示すように、複数の半導体チップ１
０を１つの半導体装置にすることで、特に、複数の半導
体チップ１０が同一の回路構造を有するときに、それぞ
れの半導体チップに対して、同一の第２の端子５０と電
気的な接続を図ることができる。例えば、複数の半導体
チップ１０がメモリである場合に、同一の第２の端子５
０で、アドレス端子やデータ端子を共有化することが容
易になる。詳しくは、同一の第２の端子５０から、それ
ぞれの半導体チップ１０の同じアドレスのメモリセル
に、情報の読み出し又は書き込みを行うことができる。
【００７６】上下の半導体チップ１０は、第１の端子４
０同士が導電材料６０を介して接続されることで互いに
電気的に接続されてもよい。導電材料６０は、バンプと
して形成されてもよい。バンプは、ハンダなどの導電ペ
ーストによって形成されてもよい。導電材料６０は、基
板２０上の半導体チップ１０の厚みを超える高さで形成
されることで、上下の第１の端子４０同士を接続するこ
とができる。
【００７７】スタック構造をなす半導体装置において、
最下層の基板２０に形成された第２の端子５０は、平面
形状が大きく、かつ、広いピッチで形成されている。そ
して、最下層の基板２０の第２の端子５０を介して、ス
タック構造の半導体装置の電気特性を検査することがで
きる。これによって、特殊な製造装置を使用することが
なく、容易に検査を行うことができる。
【００７８】さらに、積層前後において、半導体装置に
対する電気特性の検査を共通化することができる。ま
た、電気特性の検査時に使用する製造装置を汎用化する
ことができる。すなわち、同一の検査端子を有する汎用
のソケットを使用して電気特性を検査できる。
【００７９】図４に示すように、最下層の基板２０に
は、外部端子として突起部５１が形成されている。突起
部５１は、最下層の基板２０において、他の基板２０を
向く面とは反対の面から突出している。突起部５１は、
ハンダなどの導電材料から形成されてもよい。詳しく
は、ハンダなどを第２の端子５０に設けて突起部を形成
してもよい。例えば突起部５１は、ハンダクリームやハ
ンダボールを実装してリフローして形成してもよく、あ
るいは金属メッキ（電解メッキ又は無電解メッキ）で形
成してもよい。
【００８０】あるいは、突起部５１の代わりに外部端子
として、配線パターン３０の局部的な曲げ構造による凸
形状などを利用してもよい。この場合に、配線パターン
３０の一部である第２の端子５０を屈曲させて外部端子
を形成する。
【００８１】また、最下層の基板２０に形成された第２
の端子５０は、他の部材との電気的な接続部として形成
されてもよい。すなわち、第２の端子５０は、外部接続
用の端子であってもよい。例えば、第２の端子５０は、
半導体装置を実装するための回路基板（マザーボード）
との電気的な接続部として形成されてもよい。
【００８２】この場合に、第２の端子５０は、外部端子
を設けるためのランド部となる。すなわち、積極的に外
部端子を形成せず、例えば回路基板への実装時に回路基
板側に塗布されるハンダクリームを利用し、その溶融時
の表面張力で結果的に外部端子を形成し、両者を電気的
に接続してもよい。その半導体装置は、いわゆるランド
グリッドアレイ型の半導体装置である。これらの形態
は、後述するように、基板２０の両面に配線パターン３
０が形成された場合に適用してもよい。
【００８３】第２の端子５０は、それぞれの平面形状が
大きく、かつ、広いピッチを有して形成されているの
で、半導体装置を回路基板に容易に実装できる。言い換
えると、第２の端子５０を外部接続用として用いること
で、半導体装置を回路基板に容易に位置合わせできる。
これによって、半導体装置の実装時の歩留りを高めて生
産性を向上させることができる。
【００８４】本実施の形態に係る半導体装置の製造方法
については上述に説明したと通りである。なお、上述の
電気特性の検査は、電気テスト及びバーンイン等を含
む。
【００８５】（第２の実施の形態）図５及び図６は、本
実施の形態に係る半導体装置を示す図である。図５に示
す半導体装置３は、第１の端子１４０の形態において上
述と異なる。なお、以下に示す全ての実施の形態では、
他の実施の形態で説明する内容を可能な限り適用するこ
とができる。
【００８６】第１の端子１４０は、基板２０の面から突
出して形成された突起部を含む。第１の端子１４０の突
起部によって、複数の基板２０を積層させて配置したと
きに、上下の半導体チップ１０を電気的に接続すること
ができる。
【００８７】第２の端子５０は、その平面形状におい
て、第１の端子１４０の突起部よりも大きくなるように
形成されてもよい。これによって、第２の端子５０を介
して、容易に、半導体装置の電気特性を検査できる。第
１の端子４０の突起部は、第２の端子５０の形成によっ
て、基板２０の平面視において小さく形成できるので、
例えば、狭ピッチ、かつ、多ピンに対応することができ
る。すなわち、容易に電気特性を検査できて、かつ、高
密度で小型の半導体装置を提供できる。
【００８８】第１の端子１４０の突起部は、基板２０上
の半導体チップ１０の厚みを超える高さで、基板２０の
いずれかの面から突出してもよい。図５に示す例では、
第１の端子１４０の突起部は、基板２０における半導体
チップ１０とは反対の面から突出して形成されている。
これによって、第１の端子１４０の突起部は、直接的に
他の基板２０の第１の端子１４０と接合することができ
る。
【００８９】図５に示すように、第１の端子１４０の突
起部は、第１の貫通穴２２を介して、基板２０の半導体
チップ１０とは反対の面から突出していてもよい。言い
換えると、第１の端子１４０の突起部は、第１の貫通穴
２２の内側に基端部が位置し、第１の貫通穴２２を通っ
て基板２０の半導体チップ１０とは反対の面から、先端
部が突出してもよい。これによって、配線パターン３０
が基板２０の一方の面に形成された場合であっても、基
板２０の両側から電気的接続を図ることができる。
【００９０】図５に示す例では、第１の端子１４０の突
起部は、配線パターン３０の一部が基板２０の面から離
れる方向に屈曲することによって形成されている。すな
わち、第１の端子１４０の突起部は、配線パターン３０
の屈曲部１４２であってもよい。例えば、図示するよう
に屈曲部１４２は、基板２０の一方の面に形成された配
線パターン３０の一部において、第１の貫通穴２２の内
側に曲がって入り込んで、基板２０の他方の面から離れ
る方向に突出して形成されてもよい。このような形態
は、図示しない凸型を、基板２０の一方の面から第１の
貫通穴２２の内側に押し出すことで形成してもよい。こ
れによれば、半導体装置の部品点数を少なくして低コス
トの半導体装置を提供できる。
【００９１】屈曲部１４２の内部に導電材料１４４が充
填して設けられてもよい。導電材料１４４は、導電性ペ
ースト、ソルダペースト又はメッキなどであってもよ
い。
【００９２】上述とは別に、第１の端子１４０の突起部
は、配線パターン３０上に設けられたバンプ（図示しな
い）であってもよい。バンプは、配線パターン３０のラ
ンド部に設けられてもよい。バンプは、第１の貫通穴２
２を介して、基板２０の半導体チップ１０とは反対側に
突出してもよい。言い換えると、バンプの基端部は第１
の貫通穴２２の内側に配置され、バンプの先端部は基板
２０の半導体チップ１０とは反対の面から突出してもよ
い。バンプは、金、ハンダその他の導電材料から形成さ
れる。
【００９３】図６に示す半導体装置４は、スタック構造
の半導体装置である。積層されるそれぞれの半導体装置
は、上述の半導体装置３であってもよい。本実施の形態
における半導体装置４は、第１及び第２の端子１４０、
１５０の形態が上述の実施の形態と異なる。
【００９４】半導体装置４において、それぞれの基板２
０の半導体チップ１０は、第１の端子１４０によって上
下方向に電気的に接続される。第１の端子１４０の突起
部は、基板２０上の半導体チップ１０の厚みを超える高
さで形成される。これによって、第１の端子１４０の突
起部の先端部は、他の第１の端子１４０と接合すること
ができる。第１の端子１４０の突起部と、他の第１の端
子１４０と、の接合形態は、上述の電極１２（バンプ１
４）と配線パターン３０との接合形態を適用してもよ
い。
【００９５】第１の端子１４０の突起部として、配線パ
ターン３０の屈曲部１４２を適用する場合には、屈曲部
１４２の凸部１４６側が他の基板２０における屈曲部１
４２の凹部１４８側に接続されてもよい。屈曲部１４２
の凸部１４６は、他の基板２０における屈曲部１４２の
凹部１４８に入り込んでもよい。この場合には、両者の
屈曲部１４２は、第１の貫通穴２２の内側で接合され
る。あるいは、図６に示すように、屈曲部１４２の凹部
１４８に導電材料１４４が充填されていれば、屈曲部１
４２の凸部１４６が導電材料１４４によって、他の屈曲
部１４２の凹部１４８に入り込まずに接合されてもよ
い。この場合には、両者の屈曲部１４２は、第１の貫通
穴２２の外側で接合されてもよい。後者の場合には、屈
曲部１４２の高さを無駄にせずに、上下の半導体チップ
１０を接続できる。
【００９６】第１の端子１４０の突起部としてバンプを
適用した場合は、上述の実施の形態で説明した形態を適
用することができる（図４参照）。
【００９７】図６の例に示すように、最下層の基板２０
における第１の端子１４１は、配線パターン３０の一部
（ランド部）であってもよい。すなわち、いずれかの基
板２０に設けられた第１の端子１４０の突起部によっ
て、上下の半導体チップ１０が電気的に接続されれば、
そのうちの１つ又は複数の基板２０（例えば最下層の基
板２０）の第１の端子１４１は、突起形状に形成されて
なくてもよい。なお、第１の端子１４１のその他の構成
は、第１の端子１４０と同様であってもよい。
【００９８】図６に示すように、最下層の基板２０に
は、外部端子が形成されてもよい。例えば、外部端子
は、配線パターン３０の一部である第２の端子１５０を
屈曲することで形成された配線パターン３０の屈曲部１
５２であってもよい。屈曲部１５２は、第１の端子１４
０における屈曲部１４２と同一形態であってもよく、導
電材料１５４が内部に充填されていてもよい。ただし、
第２の端子１５０の屈曲部１５２は、第１の端子１４０
よりも、それぞれの平面形状が大きく形成されている。
これによって、半導体装置４を例えば回路基板に容易に
位置合わせできる。
【００９９】また、最下層の基板２０には、配線パター
ン３０の屈曲部１５２の代わりに外部端子として、第１
の実施の形態で説明した突起（例えばハンダボール等）
が配線パターン３０に設けられてもよい。
【０１００】本実施の形態における半導体装置の製造方
法は、既に説明した通りである。なお、本実施の形態に
よれば、上述の実施の形態と同様の効果を得ることがで
きる。
【０１０１】（変形例）図７及び図８は、本実施の形態
の変形例に係る半導体装置を示す図である。図７に示す
半導体装置５は、第１の端子２４０の突起部の形態にお
いて上述と異なる。
【０１０２】図７に示す例では、第１の端子２４０は第
１の貫通穴２２上に形成され、突起部は第１の貫通穴２
２とは反対方向に突出して形成されている。第１の端子
２４０の突起部は、基板２０における半導体チップ１０
側の面から突出して形成されてもよい。第１の端子２４
０の突起部は、基板２０上の半導体チップ１０の厚みを
超える高さで形成されてもよい。第１の端子２４０の突
起部は、第１の貫通穴２２の径よりも小さい径で形成さ
れてもよい。これによって、例えば、図８のスタック構
造の半導体装置６に示すように、第１の端子２４０の突
起部を、他の基板２０の第１の貫通穴２２に挿通させ
て、第１の端子２４０同士を接続することができる。
【０１０３】図７に示す例では、第１の端子２４０の突
起部は、配線パターン３０の屈曲部２４２である。図示
するように、屈曲部２４２は、基板２０の一方の面に形
成された配線パターン３０の一部において、第１の貫通
穴２２とは反対方向に曲がることで、基板２０の一方の
面から離れる方向に突出して形成されてもよい。このよ
うな形態は、例えば図示しない凸型を、基板２０の第１
の貫通穴２２の内側から、配線パターン３０の形成され
た側に押し出すことで形成してもよい。
【０１０４】屈曲部２４２の内部には、導電材料２４４
が充填されてもよい。また、導電材料２４４は、屈曲部
２４２の凹部２４８からはみ出して、例えば第１の貫通
穴２２の内側に及ぶまで設けられてもよい。
【０１０５】あるいは、第１の端子２４０の突起部は、
配線パターン３０上に設けられたバンプ（図示しない）
であってもよい。例えば、バンプは、配線パターン３０
における第１の貫通穴２２上に、配線パターン３０にお
ける基板２０を向く側とは反対の面に形成されてもよ
い。
【０１０６】図８に示すように、半導体装置６は、複数
の半導体装置５を含む。それぞれの基板２０の半導体チ
ップ１０は、第１の端子２４０によって上下方向に電気
的に接続される。本変形例においては、第１及び第２の
端子２４０、２５０の形態が上述と異なる。
【０１０７】図８に示す例では、第１の端子２４０の突
起部は、配線パターン３０の屈曲部２４２である。屈曲
部２４２の凸部２４６は、他の配線パターン３０におけ
る基板２０を向く側の面に接続される。この場合に、屈
曲部２４２は、第１の貫通穴２２を介して他の屈曲部２
４２と接合される。屈曲部２４２の凸部２４６は、他の
基板２０における屈曲部２４２の凹部２４８に入り込ん
でもよい。この場合には、両者の屈曲部２４２は、第１
の貫通穴２２の外側で接合される。あるいは、導電材料
２４４が凹部２４８に充填されることによって、他の屈
曲部２４２の凹部２４８に入り込まずに接合されてもよ
い。後者の場合には、屈曲部の高さを無駄にせずに、上
下の半導体チップ１０を接続できる。
【０１０８】図８の例に示すように、最上層の基板２０
における第１の端子２４１は、配線パターン３０の一部
（ランド部）であってもよい。なお、第１の端子２４１
のその他の構成は、第１の端子２４０と同様であっても
よい。
【０１０９】図８に示すように、最下層の基板２０に
は、外部端子として突起部２５１が形成されてもよい。
突起部２５１は、第２の端子２５０上に設けられる。突
起部２５１は、上述の突起部５１と同様の形態であって
もよい。突起部２５１は、その平面形状において第１の
端子２４０よりも大きく形成されてもよい。これによっ
て、半導体装置６を例えば回路基板に容易に位置合わせ
できる。また、外部端子として、上述した第２の端子２
５０を屈曲させた形態を適用してもよい。なお、本変形
例においても、上述と同様の効果を得ることができる。
【０１１０】（第３の実施の形態）図９及び図１０は、
本実施の形態に係る半導体装置を示す図である。図９に
示す半導体装置は、基板２０に形成された配線パターン
３３０の形態が上述の例と異なる。
【０１１１】本実施の形態では、配線パターン３３０
は、基板２０の両面に形成されている。図９に示すよう
に、基板２０の複数のスルーホールによって、両面が電
気的に接続された配線パターン３３０を形成してもよ
い。スルーホールは、図示するように、配線パターン３
３０の材料によって埋められてもよい。あるいは、スル
ーホールは、中央部に貫通穴が形成されるとともに、周
辺部である内壁面において上下が電気的に導通されても
よい。なお、配線パターン３３０は、スルーホールに、
基板２０上の配線とは異なる導電材料が設けられること
によって形成されてもよい。
【０１１２】図９に示すように、配線パターン３３０
は、半導体チップ１０とは反対の面において、第１及び
第２の端子３４０、３５０が設けられる位置のみに形成
されてもよい。あるいは、他の位置でスルーホールが設
けられ、基板２０の半導体チップ１０とは反対の面で、
第１及び第２の端子３４０、３５０に接続する配線が形
成されてもよい。
【０１１３】図９に示す例では、第１の端子３４０は突
起部を含む。第１の端子３４０の突起部は、例えばバン
プであってもよい。バンプは、基板２０の半導体チップ
１０を超える高さで形成されてもよい。
【０１１４】一方、第２の端子３５０は、配線パターン
３３０の一部であってもよい。第２の端子３５０は、配
線パターン３３０のランド部であってもよい。
【０１１５】図９に示すように、第１の端子３４０の突
起部は、基板２０における半導体チップ１０側とは反対
の面に形成されてもよい。あるいは、基板２０における
半導体チップ１０側の面に形成されてもよい。
【０１１６】なお、本実施の形態における半導体装置７
の形態は、上述の実施の形態を可能な限り適用すること
ができる。
【０１１７】図１０に示す半導体装置８は、スタック構
造の半導体装置である。積層されるそれぞれの半導体装
置は、上述の半導体装置７であってもよい。本実施の形
態においても、第２の端子３５０は、その平面形状にお
いて、第１の端子３４０よりも大きく形成される。本実
施の形態における半導体装置は、上述と同様の効果を得
ることができる。もちろん、第１及び第２の実施の形態
で説明したように、第２の端子３５０上に突起部（例え
ばハンダボール等）を形成してもよい。
【０１１８】図１１は、上述の実施の形態における半導
体装置８を実装した回路基板１０００が示されている。
回路基板１０００には例えばガラスエポキシ基板等の有
機系基板を用いることが一般的である。回路基板１００
０には例えば銅などからなる配線パターン１１００が所
望の回路となるように形成されていて、それらの配線パ
ターン１１００と半導体装置８の第２の端子３４０とが
電気的に接続される。両者の接合は、ハンダなどの導電
材料３６０を介して図ってもよい。
【０１１９】そして、本発明を適用した半導体装置を有
する電子機器として、図１２にはノート型パーソナルコ
ンピュータ１２００、図１３には携帯電話１３００が示
されている。
【０１２０】上述の全ての実施の形態では、半導体チッ
プが基板の片面に実装されている例について説明した
が、本発明はこれに限定されず、基板の両面に半導体チ
ップを実装し、それを積層するようにしてもよい。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図４】図４は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図５】図５は、本発明を適用した第２の実施の形態に
係る半導体装置を示す図である。
【図６】図６は、本発明を適用した第２の実施の形態に
係る半導体装置を示す図である。
【図７】図７は、本発明を適用した第２の実施の形態の
変形例に係る半導体装置を示す図である。
【図８】図８は、本発明を適用した第２の実施の形態の
変形例に係る半導体装置を示す図である。
【図９】図９は、本発明を適用した第３の実施の形態に
係る半導体装置を示す図である。
【図１０】図１０は、本発明を適用した第３の実施の形
態に係る半導体装置を示す図である。
【図１１】図１１は、本発明を適用した実施の形態に係
る半導体装置が実装された回路基板を示す図である。
【図１２】図１２は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【図１３】図１３は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ １２ 電極 ２０ 基板 ２２ 第１の貫通穴 ２４ 第２の貫通穴 ３０ 配線パターン ３２ 電気的接続部 ４０ 第１の端子 ５０ 第２の端子 １４０ 第１の端子 １４２ 屈曲部 １５０ 第２の端子 １５２ 屈曲部 ２４０ 第１の端子 ２４２ 屈曲部 ２５０ 第２の端子 ３４０ 第１の端子 ３５０ 第２の端子

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 配線パターンが形成されるとともに前記半導体チップが
    一方の面に搭載され、前記半導体チップよりも大きい外
    形をなす基板と、 前記基板における前記半導体チップが搭載された領域よ
    りも外側の領域に形成された第１の端子と、 前記配線パターンの一部を含み、前記基板における前記
    第１の端子よりも内側の領域で、前記半導体チップと対
    向する面とは反対側の面を露出してなる第２の端子と、 を含み、 前記半導体チップは、前記第１及び第２の端子と電気的
    に接続されてなる半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記第２の端子は、その平面形状において前記第１の端
    子よりも大きく形成されてなる半導体装置。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置において、 隣同士の前記第２の端子のピッチは、隣同士の前記第１
    の端子のピッチよりも広い半導体装置。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    の半導体装置において、 前記第１の端子は、前記基板の端部で前記半導体チップ
    の辺に沿って並んで形成され、 前記第２の端子は、前記半導体チップが搭載された領域
    を含む領域に形成されてなる半導体装置。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    の半導体装置において、 前記基板の両面に前記配線パターンが形成されてなる半
    導体装置。
  6. 【請求項６】 請求項１から請求項４のいずれかに記載
    の半導体装置において、 前記基板には、前記半導体チップが搭載される面に前記
    配線パターンが形成されるとともに、前記配線パターン
    と重なる部分に複数の第１及び第２の貫通穴が形成さ
    れ、 前記第１の端子は、前記第１の貫通穴上に位置し、 前記第２の端子は、前記第２の貫通穴を介して露出して
    設けられてなる半導体装置。
  7. 【請求項７】 請求項５又は請求項６に記載の半導体装
    置において、 前記第１の端子は、前記基板の面から突出して形成され
    てなる突起部を含む半導体装置。
  8. 【請求項８】 請求項７記載の半導体装置において、 前記第１の端子の前記突起部は、前記基板上の前記半導
    体チップの厚みを超える高さで、前記基板のいずれかの
    面から突出して形成されてなる半導体装置。
  9. 【請求項９】 請求項６を引用する請求項７又は請求項
    ８に記載の半導体装置において、 前記第１の端子の前記突起部は、前記第１の貫通穴を介
    して、前記基板の前記半導体チップが搭載された側の面
    とは反対の面から突出して形成されてなる半導体装置。
  10. 【請求項１０】 請求項７から請求項９のいずれかに記
    載の半導体装置において、 前記第１の端子の前記突起部は、前記配線パターンに電
    気的に接続するように設けられたバンプである半導体装
    置。
  11. 【請求項１１】 請求項１から請求項９のいずれかに記
    載の半導体装置において、 前記第１の端子は、前記配線パターンの一部である半導
    体装置。
  12. 【請求項１２】 請求項７から請求項９のいずれかを引
    用する請求項１１記載の半導体装置において、 前記第１の端子の前記突起部は、前記基板の面から離れ
    る方向に前記配線パターンの一部が屈曲することによっ
    て形成されてなる半導体装置。
  13. 【請求項１３】 請求項１から請求項１２のいずれかに
    記載の複数の半導体装置を含み、 複数の前記基板は、それぞれの前記基板が積層して配置
    され、 前記第１の端子によって、上下の半導体チップが電気的
    に接続されてなる半導体装置。
  14. 【請求項１４】 請求項１３記載の半導体装置におい
    て、 最下層の前記基板に形成され、他の前記基板を向く面と
    は反対の面から突出してなる外部端子を含む半導体装
    置。
  15. 【請求項１５】 請求項１４記載の半導体装置におい
    て、 前記外部端子は、前記基板の面から離れる方向に、前記
    第２の端子を含む前記配線パターンの一部が屈曲するこ
    とによって形成されてなる半導体装置。
  16. 【請求項１６】 請求項１５記載の半導体装置におい
    て、 前記外部端子は、前記第２の端子に電気的に接続するよ
    うに設けられてなる半導体装置。
  17. 【請求項１７】 請求項１３から請求項１６のいずれか
    に記載の半導体装置が搭載され、最下層の前記基板に形
    成された前記第２の端子よって電気的に接続されてなる
    回路基板。
  18. 【請求項１８】 請求項１３から請求項１６のいずれか
    に記載の半導体装置を有する電子機器。
  19. 【請求項１９】 請求項１から請求項１２のいずれかに
    記載の半導体装置に対して、前記基板に形成された前記
    第２の端子を介して、前記半導体装置の電気特性を検査
    する工程を含む半導体装置の製造方法。
  20. 【請求項２０】 請求項１３から請求項１６のいずれか
    に記載の半導体装置に対して、最下層の前記基板に形成
    された前記第２の端子を介して、前記半導体装置の電気
    特性を検査する工程を含む半導体装置の製造方法。
JP2000269102A 2000-09-05 2000-09-05 半導体装置 Expired - Lifetime JP3874062B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000269102A JP3874062B2 (ja) 2000-09-05 2000-09-05 半導体装置
US09/938,515 US6545228B2 (en) 2000-09-05 2001-08-27 Semiconductor device with a plurality of stacked boards and method of making
US10/361,566 US7067741B2 (en) 2000-09-05 2003-02-11 Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US11/295,630 US7129420B2 (en) 2000-09-05 2005-12-07 Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000269102A JP3874062B2 (ja) 2000-09-05 2000-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2002083897A true JP2002083897A (ja) 2002-03-22
JP3874062B2 JP3874062B2 (ja) 2007-01-31

Family

ID=18755772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000269102A Expired - Lifetime JP3874062B2 (ja) 2000-09-05 2000-09-05 半導体装置

Country Status (2)

Country Link
US (3) US6545228B2 (ja)
JP (1) JP3874062B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005435A (ja) * 2003-06-11 2005-01-06 Sony Corp 実装基板及びその製造方法
JP2006245119A (ja) * 2005-03-01 2006-09-14 Oki Electric Ind Co Ltd 電子部品のリード構造及び接合方法
WO2008023510A1 (fr) * 2006-08-21 2008-02-28 Murata Manufacturing Co., Ltd. Module à haute fréquence
US7498668B2 (en) 2005-10-27 2009-03-03 Panasonic Corporation Stacked semiconductor device and lower module of stacked semiconductor device
US7723835B2 (en) 2003-10-20 2010-05-25 Genusion, Inc. Semiconductor device package structure
JP2010192774A (ja) * 2009-02-19 2010-09-02 Murata Mfg Co Ltd 電子部品モジュール
JP2011009514A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法
US8044498B2 (en) 2006-07-12 2011-10-25 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
US8148810B2 (en) 2005-12-15 2012-04-03 Panasonic Corporation Semiconductor device, and inspection method thereof
JP2014528648A (ja) * 2011-10-03 2014-10-27 インヴェンサス・コーポレイション ウインドウを用いないワイヤボンドアセンブリに対して端子の２重の組を使用するスタブ最小化
JP2014529201A (ja) * 2011-10-03 2014-10-30 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
JP2014530507A (ja) * 2011-10-03 2014-11-17 インヴェンサス・コーポレイション パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の２重の組を使用するスタブ最小化
US9423824B2 (en) 2011-10-03 2016-08-23 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9496243B2 (en) 2011-10-03 2016-11-15 Invensas Corporation Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis
US9508629B2 (en) 2011-07-12 2016-11-29 Invensas Corporation Memory module in a package
US9515053B2 (en) 2011-10-03 2016-12-06 Invensas Corporation Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US9679838B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR101840240B1 (ko) 2011-10-03 2018-05-04 인벤사스 코포레이션 마이크로 전자 패키지
US10090280B2 (en) 2011-10-03 2018-10-02 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6979892B2 (en) * 2001-04-25 2005-12-27 Delphi Technologies, Inc. Laminated co-fired sandwiched element for non-thermal plasma reactor
US6901646B2 (en) * 2002-01-16 2005-06-07 Avaya Technology Corp. Universal snap-fit spacer
CN1639853A (zh) * 2002-03-11 2005-07-13 东洋钢板株式会社 电子电路设备和其生产方法
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
DE10345391B3 (de) * 2003-09-30 2005-02-17 Infineon Technologies Ag Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7180171B1 (en) 2004-01-08 2007-02-20 Smart Modular Technologies, Inc. Single IC packaging solution for multi chip modules
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7728871B2 (en) 2004-09-30 2010-06-01 Smartvue Corporation Wireless video surveillance system & method with input capture and data transmission prioritization and adjustment
US8750509B2 (en) * 2004-09-23 2014-06-10 Smartvue Corporation Wireless surveillance system releasably mountable to track lighting
US7508418B2 (en) * 2004-09-24 2009-03-24 Smartvue Corporation Wireless video surveillance system and method with DVR-based querying
US8752106B2 (en) * 2004-09-23 2014-06-10 Smartvue Corporation Mesh networked video and sensor surveillance system and method for wireless mesh networked sensors
US8457314B2 (en) 2004-09-23 2013-06-04 Smartvue Corporation Wireless video surveillance system and method for self-configuring network
US20060095539A1 (en) 2004-10-29 2006-05-04 Martin Renkis Wireless video surveillance system and method for mesh networking
US8842179B2 (en) 2004-09-24 2014-09-23 Smartvue Corporation Video surveillance sharing system and method
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7603087B1 (en) * 2005-08-12 2009-10-13 Smartvue Corporation Wireless video surveillance jamming and interface prevention
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
KR100697553B1 (ko) * 2005-12-19 2007-03-21 삼성전자주식회사 멀티 스택 패키지 및 이의 제조 방법
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
US7538413B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
FR2917236B1 (fr) * 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP4581011B2 (ja) 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
JP2009295958A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
JP5104687B2 (ja) * 2008-09-19 2012-12-19 日本電気株式会社 接合シート及び電子回路装置並びに製造方法
US9070662B2 (en) 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
KR101710681B1 (ko) 2009-12-11 2017-02-28 삼성전자주식회사 패키지 기판 및 이를 구비한 반도체 패키지
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
JP2014528652A (ja) 2011-10-03 2014-10-27 インヴェンサス・コーポレイション パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化
KR101945334B1 (ko) * 2011-10-03 2019-02-07 인벤사스 코포레이션 창이 없는 와이어 본드 어셈블리를 위한 스터브 최소화
CN103975427B (zh) * 2011-10-07 2017-03-01 沃尔泰拉半导体公司 互连衬底的功率管理应用
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
WO2014171403A1 (ja) * 2013-04-17 2014-10-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
US9613857B2 (en) * 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11452199B2 (en) * 2019-09-12 2022-09-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic module with single or multiple components partially surrounded by a thermal decoupling gap
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4149764A (en) * 1977-10-20 1979-04-17 International Telephone And Telegraph Corporation Stacked printed circuit board assembly and contacts therefor
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
JPS6284973U (ja) * 1985-11-19 1987-05-30
JPH0513666A (ja) * 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
JPH05129366A (ja) 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH05259306A (ja) 1992-03-12 1993-10-08 Fujitsu Ltd 半導体装置
MY109101A (en) * 1992-05-25 1996-12-31 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
JPH0685161A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH07106509A (ja) 1993-09-29 1995-04-21 Nitto Denko Corp 多層構造半導体装置
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JPH0922929A (ja) 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
JP3527015B2 (ja) 1996-06-10 2004-05-17 株式会社ルネサステクノロジ 半導体装置及びその製造方法
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
JPH10135267A (ja) 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
US6237218B1 (en) * 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10270592A (ja) * 1997-03-24 1998-10-09 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6049467A (en) * 1998-08-31 2000-04-11 Unisys Corporation Stackable high density RAM modules
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
JP2000243867A (ja) 1999-02-24 2000-09-08 Hitachi Ltd 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
US6707152B1 (en) * 1999-04-16 2004-03-16 Micron Technology, Inc. Semiconductor device, electrical conductor system, and method of making
JP3776637B2 (ja) 1999-09-13 2006-05-17 株式会社東芝 半導体装置
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005435A (ja) * 2003-06-11 2005-01-06 Sony Corp 実装基板及びその製造方法
US7723835B2 (en) 2003-10-20 2010-05-25 Genusion, Inc. Semiconductor device package structure
JP2006245119A (ja) * 2005-03-01 2006-09-14 Oki Electric Ind Co Ltd 電子部品のリード構造及び接合方法
US7498668B2 (en) 2005-10-27 2009-03-03 Panasonic Corporation Stacked semiconductor device and lower module of stacked semiconductor device
US8552549B2 (en) 2005-12-15 2013-10-08 Panasonic Corporation Semiconductor device, and inspection method thereof
US8148810B2 (en) 2005-12-15 2012-04-03 Panasonic Corporation Semiconductor device, and inspection method thereof
US8044498B2 (en) 2006-07-12 2011-10-25 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP4655093B2 (ja) * 2006-08-21 2011-03-23 株式会社村田製作所 高周波モジュール
JPWO2008023510A1 (ja) * 2006-08-21 2010-01-07 株式会社村田製作所 高周波モジュール
WO2008023510A1 (fr) * 2006-08-21 2008-02-28 Murata Manufacturing Co., Ltd. Module à haute fréquence
JP2010192774A (ja) * 2009-02-19 2010-09-02 Murata Mfg Co Ltd 電子部品モジュール
JP2011009514A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法
US9508629B2 (en) 2011-07-12 2016-11-29 Invensas Corporation Memory module in a package
JP2015503214A (ja) * 2011-10-03 2015-01-29 インヴェンサス・コーポレイション パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の２重の組を使用するスタブ最小化
JP2014528648A (ja) * 2011-10-03 2014-10-27 インヴェンサス・コーポレイション ウインドウを用いないワイヤボンドアセンブリに対して端子の２重の組を使用するスタブ最小化
JP2014530507A (ja) * 2011-10-03 2014-11-17 インヴェンサス・コーポレイション パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の２重の組を使用するスタブ最小化
JP2014529201A (ja) * 2011-10-03 2014-10-30 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
US9423824B2 (en) 2011-10-03 2016-08-23 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP2014529202A (ja) * 2011-10-03 2014-10-30 インヴェンサス・コーポレイション ウインドウを用いないワイヤボンドアセンブリに対して端子の２重の組を使用するスタブ最小化
US9496243B2 (en) 2011-10-03 2016-11-15 Invensas Corporation Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis
US10032752B2 (en) 2011-10-03 2018-07-24 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US9515053B2 (en) 2011-10-03 2016-12-06 Invensas Corporation Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US9530458B2 (en) 2011-10-03 2016-12-27 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US9679838B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US10692842B2 (en) 2011-10-03 2020-06-23 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US10090280B2 (en) 2011-10-03 2018-10-02 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US10643977B2 (en) 2011-10-03 2020-05-05 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
KR101840240B1 (ko) 2011-10-03 2018-05-04 인벤사스 코포레이션 마이크로 전자 패키지
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US10026467B2 (en) 2015-11-09 2018-07-17 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9928883B2 (en) 2016-05-06 2018-03-27 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Also Published As

Publication number Publication date
US20060090931A1 (en) 2006-05-04
US20020027019A1 (en) 2002-03-07
JP3874062B2 (ja) 2007-01-31
US7129420B2 (en) 2006-10-31
US7067741B2 (en) 2006-06-27
US6545228B2 (en) 2003-04-08
US20030116349A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
JP3874062B2 (ja) 半導体装置
JP3722209B2 (ja) 半導体装置
US7009293B2 (en) Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US8124456B2 (en) Methods for securing semiconductor devices using elongated fasteners
US7545029B2 (en) Stack microelectronic assemblies
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2002231885A (ja) 半導体装置
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2002076057A5 (ja)
US9324681B2 (en) Pin attachment
US20080150101A1 (en) Microelectronic packages having improved input/output connections and methods therefor
JP2002033442A (ja) 半導体装置、回路基板及び電子機器
EP1041618A1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP2001250907A (ja) 半導体装置及びその製造方法
JP4704404B2 (ja) 半導体装置とその製造方法
US11830803B2 (en) Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal
US20040201109A1 (en) Semiconductor devices, manufacturing methods therefore, circuit substrates and electronic devices
US20020003296A1 (en) Assembly of plurality of semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050822

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3874062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term