JP2007149919A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007149919A5 JP2007149919A5 JP2005341558A JP2005341558A JP2007149919A5 JP 2007149919 A5 JP2007149919 A5 JP 2007149919A5 JP 2005341558 A JP2005341558 A JP 2005341558A JP 2005341558 A JP2005341558 A JP 2005341558A JP 2007149919 A5 JP2007149919 A5 JP 2007149919A5
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- wire
- main surface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 23
- 239000000853 adhesive Substances 0.000 claims 10
- 230000001070 adhesive Effects 0.000 claims 10
- 239000000758 substrate Substances 0.000 claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 230000000630 rising Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 claims 1
- 229920001187 thermosetting polymer Polymers 0.000 claims 1
Claims (7)
- ボンディングワイヤを接続するための複数の電極が設けられた主面と、複数の外部端子が設けられた裏面と、を有する基板と、
４辺を有し、その４辺に沿って主面に複数の第１ボンディングパッドが設けられ、その第１ボンディングパッドと前記電極のうちの第１電極とは、第１ボンディングワイヤにより電気的に接続されたディジタル信号の信号処理を行う第１半導体チップと、
４辺を有し、その４辺のうちの１辺に沿って主面に複数の第２ボンディングパッドが設けられ、その第２ボンディングパッドと前記電極のうちの第２電極とは、第２ボンディングワイヤにより電気的に接続されたダイナミックランダムアクセスメモリである第２半導体チップと、
４辺を有し、その４辺のうちの対向する２辺に沿って主面に複数の第３ボンディングパッドが設けられ、その第３ボンディングパッドと前記電極のうちの第３電極とは、第３ボンディングワイヤにより電気的に接続された不揮発性メモリである第３半導体チップと、 前記第１半導体チップの裏面に絶縁性接着剤を介して接着され、シリコン基板から形成されたスペーサと、を有し、
前記第１半導体チップは最上層に積層され、
前記第２半導体チップは前記基板の主面上に絶縁性接着剤を介して搭載され、
前記第２ボンディングワイヤの前記第２ボンディングパッドから前記第２電極までのワイヤ長さは、前記第１ボンディングワイヤの前記第１ボンディングパッドから前記第１電極までのワイヤ長さ、および前記第３ボンディングワイヤの前記第３ボンディングパッドから前記第３電極までのワイヤ長さよりも短いことを特徴とするマルチチップモジュール。 - 前記第３半導体チップは、ＮＯＲ型フラッシュメモリチップの主面上に絶縁性接着剤を介してＮＡＮＤ型フラッシュメモリチップが積層された２つの半導体チップであって、
前記第３半導体チップは、前記第２半導体チップの主面上に前記第２ボンディングパッドが露出するように絶縁性接着剤を介して積層され、
前記スペーサは、前記第３半導体チップの主面上に前記第３ボンディングパッドが露出するように絶縁性接着剤を介して積層されていることを特徴とする請求項１に記載のマルチチップモジュール。 - ボンディングワイヤを接続するための複数の電極が設けられた主面と、複数の外部端子が設けられた裏面と、を有する基板と、
４辺を有し、その４辺に沿って主面に複数の第１ボンディングパッドが設けられ、その第１ボンディングパッドと前記電極のうちの第１電極とは、第１ボンディングワイヤにより電気的に接続され、ＣＰＵを含んだディジタル信号で動作するマイクロコンピュータである第１半導体チップと、
４辺を有し、その４辺のうちの１辺に沿って主面に複数の第２ボンディングパッドが設けられ、その第２ボンディングパッドと前記電極のうちの第２電極とは、第２ボンディングワイヤにより電気的に接続され、クロック信号の立ち上がりと立ち下がりのそれぞれでデータをやり取りするＤＤＲ−ＳＤＲＡＭである第２半導体チップと、
４辺を有し、その４辺のうちの対向する２辺に沿って主面に複数の第３ボンディングパッドが設けられ、その第３ボンディングパッドと前記電極のうちの第３電極とは、第３ボンディングワイヤにより電気的に接続され、電気的に書き換えが可能な不揮発性メモリのＮＡＮＤ型フラッシュメモリである第３半導体チップと、
前記第１半導体チップの裏面に絶縁性接着剤を介して接着され、シリコン基板から形成されたスペーサと、を有し、
前記第１半導体チップは最上層に積層され、
前記第２半導体チップは前記基板の主面上に絶縁性接着剤を介して搭載され、
前記第２ボンディングワイヤの前記第２ボンディングパッドから前記第２電極までのワイヤ長さは、前記第１ボンディングワイヤの前記第１ボンディングパッドから前記第１電極までのワイヤ長さ、および前記第３ボンディングワイヤの前記第３ボンディングパッドから前記第３電極までのワイヤ長さよりも短いことを特徴とするマルチチップモジュール。 - 前記第１ボンディングパッドの数は、前記第２ボンディングパッドの数および前記第３ボンディングパッドの数よりも多いことを特徴とする請求項２もしくは３に記載のマルチチップモジュール。
- 前記スペーサの外形は、前記第１半導体チップの外形および前記第３半導体チップの外形よりも小さく、
前記絶縁性接着剤は、ダイボンドフィルムもしくは熱硬化性接着剤であり、
前記第１半導体チップの裏面全面は、前記絶縁性接着剤により覆われていることを特徴とする請求項４に記載のマルチチップモジュール。 - 前記第１半導体チップ、前記第２半導体チップ、前記第３半導体チップ、前記スペーサ、前記第１ボンディングワイヤ、前記第２ボンディングワイヤ、および前記第３ボンディングワイヤは、モールドレジンにより封止され、
前記外部端子には、半田ボールが設けられていることを特徴とする請求項５に記載のマルチチップモジュール。 - 前記ＮＯＲ型フラッシュメモリチップは、アプリケーションソフトウエアやプログラム等のコードデータを格納するためのメモリであり、
前記ＮＡＮＤ型フラッシュメモリチップは、ハードディスク等の代わりのデータストレージ用メモリであることを特徴とする請求項２に記載のマルチチップモジュール。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005341558A JP4930970B2 (ja) | 2005-11-28 | 2005-11-28 | マルチチップモジュール |
| US11/563,416 US7656039B2 (en) | 2005-11-28 | 2006-11-27 | Multi chip module |
| KR1020060118299A KR101252305B1 (ko) | 2005-11-28 | 2006-11-28 | 멀티칩 모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005341558A JP4930970B2 (ja) | 2005-11-28 | 2005-11-28 | マルチチップモジュール |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007149919A JP2007149919A (ja) | 2007-06-14 |
| JP2007149919A5 true JP2007149919A5 (ja) | 2008-12-18 |
| JP4930970B2 JP4930970B2 (ja) | 2012-05-16 |
Family
ID=38086655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005341558A Active JP4930970B2 (ja) | 2005-11-28 | 2005-11-28 | マルチチップモジュール |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7656039B2 (ja) |
| JP (1) | JP4930970B2 (ja) |
| KR (1) | KR101252305B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8124461B2 (en) * | 2006-12-27 | 2012-02-28 | Mediatek Inc. | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product |
| US7834435B2 (en) * | 2006-12-27 | 2010-11-16 | Mediatek Inc. | Leadframe with extended pad segments between leads and die pad, and leadframe package using the same |
| KR100844406B1 (ko) * | 2007-03-12 | 2008-07-08 | 한국과학기술원 | Ｎｏｒ 플래시 메모리와 ｎａｎｄ 플래시 메모리를 이용한하이브리드 파일 시스템 및 데이터 연산 방법 |
| JP6135533B2 (ja) * | 2014-02-06 | 2017-05-31 | 日立金属株式会社 | マルチモジュール |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5323060A (en) * | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
| US6392304B1 (en) * | 1998-11-12 | 2002-05-21 | United Memories, Inc. | Multi-chip memory apparatus and associated method |
| US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| JP3871853B2 (ja) * | 2000-05-26 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置及びその動作方法 |
| JP2002076251A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置 |
| WO2002082540A1 (fr) * | 2001-03-30 | 2002-10-17 | Fujitsu Limited | Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe |
| JP2003007963A (ja) * | 2001-06-20 | 2003-01-10 | Hitachi Ltd | 半導体記憶装置および製造方法 |
| US6900528B2 (en) * | 2001-06-21 | 2005-05-31 | Micron Technology, Inc. | Stacked mass storage flash memory package |
| DE10142120A1 (de) * | 2001-08-30 | 2003-03-27 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung |
| JP2004071947A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
| JP4068974B2 (ja) * | 2003-01-22 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4615189B2 (ja) * | 2003-01-29 | 2011-01-19 | シャープ株式会社 | 半導体装置およびインターポーザチップ |
| JP4412947B2 (ja) * | 2003-09-08 | 2010-02-10 | 株式会社ルネサステクノロジ | メモリカード |
| JP4580730B2 (ja) * | 2003-11-28 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | オフセット接合型マルチチップ半導体装置 |
| US8970049B2 (en) * | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
| US6943294B2 (en) * | 2003-12-22 | 2005-09-13 | Intel Corporation | Integrating passive components on spacer in stacked dies |
| JP3950868B2 (ja) * | 2004-04-28 | 2007-08-01 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| JP2005317830A (ja) * | 2004-04-30 | 2005-11-10 | Elpida Memory Inc | 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法 |
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
-
2005
- 2005-11-28 JP JP2005341558A patent/JP4930970B2/ja active Active
-
2006
- 2006-11-27 US US11/563,416 patent/US7656039B2/en active Active
- 2006-11-28 KR KR1020060118299A patent/KR101252305B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138610B2 (en) | Multi-chip package with interconnected stacked chips | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| US8575738B2 (en) | Semiconductor memory card | |
| KR102178826B1 (ko) | 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법 | |
| US8426951B2 (en) | Multi-chip package having frame interposer | |
| JP2008543059A (ja) | 積層化集積回路を備えた集積回路パッケージとそのための方法 | |
| US20130168871A1 (en) | Semiconductor package with package on package structure | |
| US8338962B2 (en) | Semiconductor package substrate and semiconductor package having the same | |
| US8729689B2 (en) | Stacked semiconductor package | |
| US6483181B2 (en) | Multi-chip package | |
| US20070052079A1 (en) | Multi-chip stacking package structure | |
| US11069655B2 (en) | Semiconductor device including two or more chips mounted over wiring substrate | |
| US20060284298A1 (en) | Chip stack package having same length bonding leads | |
| KR20140109134A (ko) | 멀티-채널을 갖는 반도체 패키지 및 관련된 전자 장치 | |
| JP2006156909A (ja) | マルチチップモジュール | |
| JP2007149919A5 (ja) | ||
| US7235870B2 (en) | Microelectronic multi-chip module | |
| JP5735339B2 (ja) | 半導体装置 | |
| US20080023816A1 (en) | Semiconductor package | |
| US20230343752A1 (en) | Semiconductor package | |
| JP4930970B2 (ja) | マルチチップモジュール | |
| KR20160047841A (ko) | 반도체 패키지 | |
| US20080054431A1 (en) | Embedded package in package | |
| US8519522B2 (en) | Semiconductor package | |
| JPH03194954A (ja) | 半導体装置及びそれを実装した電子装置 |