JP2009158856A5 - - Google Patents

Claims (9)

1. 少なくとも一辺の端部に電極を有する複数の半導体チップと、
   前記複数の半導体チップをその一辺の端部のみにて保持する保持部材とを備え、
   前記複数の半導体チップの少なくとも２枚が少なくとも一部が重った状態で積層するように、前記保持部材は折り重ねられ、前記半導体チップが、前記保持部からはみ出している積層実装構造体。
2. 前記保持部材は、テープ状のシートからなることを特徴とする請求項１に記載の積層実装構造体。
3. 前記複数の半導体チップは、鉛直方向に重なって積層されていることを特徴とする請求項１または２に記載の積層実装構造体。
4. 前記複数の半導体チップは、階段状にずらして積層されていることを特徴とする請求項１および２のいずれかに記載の積層実装構造体。
5. 前記保持部材には、電子部品が実装されていることを特徴とする請求項１〜４のいずれかに記載の積層実装構造体。
6. 前記保持部材と前記複数の半導体チップはバンプを介して実装されていることを特徴とする請求項１〜５のいずれかに記載の積層実装構造体。
7. 前記複数の半導体チップの間に配置される絶縁シートをさらに備える請求項１〜６のいずれかに記載の積層実装構造体。
8. 請求項１〜７のいずれかに記載の積層実装構造体からなる第１のユニットと第２のユニットとを備え、
   当該第１のユニットと第２のユニットはそれぞれの半導体チップが互いに重なるように組み合わせた積層実装構造体。
9. 請求項１〜８のいずれかに記載の積層実装構造体が配置されたマザー基板と、
   前記積層実装構造体の半導体チップの制御を行うＩＣチップとを備えるメモリーカード。