JP2006295136A5 - - Google Patents

Download PDF

Info

Publication number
JP2006295136A5
JP2006295136A5 JP2006050593A JP2006050593A JP2006295136A5 JP 2006295136 A5 JP2006295136 A5 JP 2006295136A5 JP 2006050593 A JP2006050593 A JP 2006050593A JP 2006050593 A JP2006050593 A JP 2006050593A JP 2006295136 A5 JP2006295136 A5 JP 2006295136A5
Authority
JP
Japan
Prior art keywords
package
layer
solder ball
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006050593A
Other languages
English (en)
Other versions
JP4827556B2 (ja
JP2006295136A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006050593A priority Critical patent/JP4827556B2/ja
Priority claimed from JP2006050593A external-priority patent/JP4827556B2/ja
Priority to US11/378,685 priority patent/US7851900B2/en
Publication of JP2006295136A publication Critical patent/JP2006295136A/ja
Publication of JP2006295136A5 publication Critical patent/JP2006295136A5/ja
Application granted granted Critical
Publication of JP4827556B2 publication Critical patent/JP4827556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. プリント配線板に実装される、複数個の半導体パッケージを積層してなる積層型半導体パッケージにおいて、少なくとも１つのＬＳＩを搭載した第１層目パッケージ基板と、前記第１層目パッケージ基板と前記プリント配線板と接合する第１のはんだボール群とを有する第１層半導体パッケージと、少なくとも１つのＬＳＩを搭載した第２層目パッケージ基板と、前記第２層目パッケージ基板と前記第１層目の半導体パッケージと接合する第２のはんだボール群と、前記プリント配線板と接合する第３のはんだボール群とを有している前記第２層目の半導体パッケージとを有していることを特徴とする積層型半導体パッケージ。
  2. 前記はんだ群ははんだボール群であり、前記第３のはんだボール群の直径は前記第１、第２のはんだボール群の直径よりも大きいことを特徴とする請求項１に記載の積層型半導体パッケージ。
  3. 前記第３のはんだボール群は、前記第２層目の半導体パッケージに搭載されたＬＳＩに電源を供給する、電源用はんだ群であることを特徴とする請求項１または２に記載の積層型半導体パッケージ。
  4. 前記第３のはんだボール群は、前記第２層目の半導体パッケージに搭載されたＬＳＩのグラウンドと接続する、グラウンド用はんだ群であることを特徴とする請求項１または２に記載の積層型半導体パッケージ。
  5. 前記第１のはんだボール群および前記第３のはんだ群それぞれの前記プリント配線板と接触する先端位置は、同一平面上に位置することを特徴とする請求項１乃至４のいずれか１つに記載の積層型半導体パッケージ。
  6. 前記第１層目パッケージ基板および第２層目パッケージ基板はともに４角形であり、第１層目パッケージ基板は、第２層目パッケージ基板に対して基板面において所定の角度回転した位置に配置されており、前記第３のはんだボール群は、前記第２層目の半導体パッケージのコーナー部のみに配置されていることを特徴とする請求項１乃至５のいずれか１つに記載の積層型半導体パッケージ。
  7. プリント配線板に実装される、複数個の半導体パッケージを積層してなる積層型半導体パッケージにおいて、少なくとも１つのＬＳＩを搭載した第１層目パッケージ基板と、前記第１層目パッケージ基板と前記プリント配線板と接合する第１のグリッドアレイとを有する第１層半導体パッケージと、少なくとも１つのＬＳＩを搭載した第２層目パッケージ基板と、前記第２層目パッケージ基板と前記第１層目の半導体パッケージと接合する第２のグリッドアレイと、前記プリント配線板と接合する第３のグリッドアレイとを有している前記第２層目の半導体パッケージとを有していることを特徴とする積層型半導体パッケージ。
  8. 前記エリアグリッドアレイはバンプグリッドアレイであることを特徴とする請求項７に記載の積層型半導体パッケージ。
  9. 少なくとも１つのＬＳＩを搭載した半導体パッケージを、複数個積層して形成した積層型半導体パッケージにおいて、前記複数の半導体パッケージのうち隣接しない半導体パッケージを、電源用はんだボール群により接合していることを特徴とする積層型半導体パッケージ。
  10. 少なくとも１つのＬＳＩを搭載した半導体パッケージを、複数個積層して形成した積層型半導体パッケージにおいて、前記複数の半導体パッケージのうち隣接しない半導体パッケージを、グラウンド用はんだボール群により接合していることを特徴とする積層型半導体パッケージ。
JP2006050593A 2005-03-18 2006-02-27 積層型半導体パッケージ Active JP4827556B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006050593A JP4827556B2 (ja) 2005-03-18 2006-02-27 積層型半導体パッケージ
US11/378,685 US7851900B2 (en) 2005-03-18 2006-03-17 Stacked semiconductor package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005079878 2005-03-18
JP2005079878 2005-03-18
JP2006050593A JP4827556B2 (ja) 2005-03-18 2006-02-27 積層型半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2006295136A JP2006295136A (ja) 2006-10-26
JP2006295136A5 true JP2006295136A5 (ja) 2009-04-16
JP4827556B2 JP4827556B2 (ja) 2011-11-30

Family

ID=37009436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050593A Active JP4827556B2 (ja) 2005-03-18 2006-02-27 積層型半導体パッケージ

Country Status (2)

Country Link
US (1) US7851900B2 (ja)
JP (1) JP4827556B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659623B2 (en) * 2005-04-11 2010-02-09 Elpida Memory, Inc. Semiconductor device having improved wiring
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7772708B2 (en) * 2006-08-31 2010-08-10 Intel Corporation Stacking integrated circuit dies
JP2008141059A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 半導体装置
US8110929B2 (en) * 2007-05-31 2012-02-07 Sanyo Electric Co., Ltd. Semiconductor module
US7692946B2 (en) * 2007-06-29 2010-04-06 Intel Corporation Memory array on more than one die
JP2009206230A (ja) * 2008-02-27 2009-09-10 Kyocera Corp 積層型半導体パッケージ
US20090289101A1 (en) * 2008-05-23 2009-11-26 Yong Du Method for ball grid array (bga) solder attach for surface mount
US10251273B2 (en) 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US8531043B2 (en) * 2008-09-23 2013-09-10 Stats Chippac Ltd. Planar encapsulation and mold cavity package in package system
JP5543094B2 (ja) * 2008-10-10 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 低ノイズ半導体パッケージ
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
KR20110088234A (ko) * 2010-01-28 2011-08-03 삼성전자주식회사 적층 반도체 패키지의 제조 방법
KR101685501B1 (ko) * 2010-03-31 2016-12-12 삼성전자 주식회사 패키지 온 패키지
KR101683825B1 (ko) * 2010-04-20 2016-12-07 해성디에스 주식회사 반도체 패키지용 회로 기판의 제조 방법
KR101652831B1 (ko) 2010-06-11 2016-08-31 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
DE102010055627A1 (de) * 2010-12-22 2012-06-28 Epcos Ag Elektrisches Modul zur Aufnahme durch Bestückungsautomaten mittels Erzeugung eines Vakuums
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
US8422171B1 (en) 2012-02-24 2013-04-16 Western Digital Technologies, Inc. Disk drive head stack assembly having a laminar flexible printed circuit with a conductive bump extending to a second conductive layer
US9331054B2 (en) * 2013-03-14 2016-05-03 Mediatek Inc. Semiconductor package assembly with decoupling capacitor
CN104051450B (zh) * 2013-03-14 2017-08-01 联发科技股份有限公司 半导体封装
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US9515060B2 (en) * 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device
JP6325920B2 (ja) * 2014-07-02 2018-05-16 日本放送協会 高精細撮像素子用パッケージ
KR102287396B1 (ko) 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US10340199B2 (en) * 2014-11-20 2019-07-02 Mediatek Inc. Packaging substrate with block-type via and semiconductor packages having the same
KR102324628B1 (ko) 2015-07-24 2021-11-10 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 이를 포함하는 데이터 저장 시스템
CN108353505B (zh) * 2015-11-13 2021-11-30 英特尔公司 包括衬底桥的电子组件
DE102016211652A1 (de) * 2016-06-28 2017-12-28 Zf Friedrichshafen Ag Leiterplattenanordnung, Wechselrichter und Kraftfahrzeugantriebsystem mit einer solchen Leiterplattenanordnung
CN107340573B (zh) * 2017-08-25 2019-06-21 西安电子科技大学 叠层光电互联印制板及其实现方法
WO2019123995A1 (ja) * 2017-12-20 2019-06-27 株式会社村田製作所 電子部品
US10971450B2 (en) * 2019-01-17 2021-04-06 Avago Technologies International Sales Pte. Limited Hexagonally arranged connection patterns for high-density device packaging
KR102392784B1 (ko) * 2019-12-03 2022-05-09 (주)에이티세미콘 멀티칩 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100443A (ja) * 1984-10-15 1985-06-04 Hitachi Ltd 半導体装置の実装構造
JP3316409B2 (ja) * 1997-03-13 2002-08-19 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
JPH11214576A (ja) * 1998-01-29 1999-08-06 Nhk Spring Co Ltd 半導体チップ搭載用パッケージ
JP3645136B2 (ja) * 1999-06-22 2005-05-11 三菱電機株式会社 電子回路パッケージ及び実装ボード
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3917344B2 (ja) * 2000-03-27 2007-05-23 株式会社東芝 半導体装置及び半導体装置の実装方法
JP3434775B2 (ja) * 2000-04-12 2003-08-11 埼玉日本電気株式会社 裏面電極型電気部品の実装方法および統合ランド
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP3670625B2 (ja) * 2001-06-13 2005-07-13 松下電器産業株式会社 半導体装置およびその製造方法
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP4168331B2 (ja) 2003-02-21 2008-10-22 ソニー株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2006295136A5 (ja)
JP2009070965A5 (ja)
US8253231B2 (en) Stacked integrated circuit package using a window substrate
TW200737492A (en) Semiconductor package stack with through-via connection
JP2010272681A5 (ja)
JP2008520111A5 (ja)
JP2008226863A5 (ja)
JP2009289849A5 (ja)
JP2012069984A5 (ja)
JP2010093109A5 (ja)
EP1916713A3 (en) Semiconductor package and stacked layer type semiconductor package formed with it
EP2388820A3 (en) Integration of memory cells comprising capacitors with logic circuits comprising interconnects
JP2008078367A5 (ja)
JP2009239318A5 (ja)
EP2254167A3 (en) Light emitting device and light emitting device package having the same
JP2010062530A5 (ja)
JP2014022618A5 (ja)
JP2012028429A5 (ja) 半導体装置
JP2007184544A5 (ja)
JP2010103195A5 (ja)
JP2009110983A5 (ja)
JP2008153542A5 (ja)
JP2009158856A5 (ja)
US9397052B2 (en) Semiconductor package
JP2017135290A5 (ja)