WO2019123995A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2019123995A1
WO2019123995A1 PCT/JP2018/043576 JP2018043576W WO2019123995A1 WO 2019123995 A1 WO2019123995 A1 WO 2019123995A1 JP 2018043576 W JP2018043576 W JP 2018043576W WO 2019123995 A1 WO2019123995 A1 WO 2019123995A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
land
signal
filter element
electronic component
Prior art date
Application number
PCT/JP2018/043576
Other languages
English (en)
French (fr)
Inventor
秀一 鍋倉
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2019123995A1 publication Critical patent/WO2019123995A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits

Definitions

  • the present invention relates to an electronic component provided with a filter element.
  • a semiconductor device including a first substrate, a second substrate, and a die mounted on the first substrate is disclosed in Non-Patent Document 1 below.
  • the first substrate and the second substrate are connected by a plurality of solder balls.
  • a decoupling capacitor is disposed between the first substrate and the second substrate. The decoupling capacitor provides a current path between the die and the second substrate that bypasses the plurality of solder balls.
  • An object of the present invention is to provide a semiconductor device capable of reducing noise superimposed on an electrical signal.
  • the electronic component according to the first aspect of the present invention is A first substrate provided with a first ground side land, a first power supply side land, and a first signal land on one side; A second ground side land, a second power supply side land, and a second signal land are disposed on a surface of the first substrate facing the surface provided with the first ground side land and facing the first substrate.
  • a second substrate provided with A ground-side connection conductor connecting the first ground-side land and the second ground-side land;
  • Noise superimposed on the signal transmitted between the first substrate and the second substrate is reduced by the filter element. There is no need to separately secure a region for mounting the filter element on the first substrate or the second substrate.
  • the electronic component according to the second aspect of the present invention is characterized in that, in addition to the configuration of the electronic component according to the first aspect, A third signal land is further provided on the same surface as the surface of the first substrate on which the first signal land is provided, The first substrate is further provided with a differential transmission line connected to the first signal land and the third signal land. A fourth signal land is further provided on the same surface as the surface of the second substrate on which the second signal land is provided, The filter element is connected to the third signal land and the fourth signal land, and includes a common mode choke coil connected to the differential transmission line.
  • the electronic component according to the third aspect of the present invention is, in addition to the configuration of the electronic component according to the second aspect, And a transmitting / receiving element mounted on the second substrate and transmitting / receiving a differential signal to / from the first substrate via the common mode choke coil and the differential transmission line.
  • Common mode noise superimposed on a differential signal transmitted and received between the transmitting and receiving element and the first substrate can be reduced.
  • the electronic component according to the fourth aspect of the present invention is, in addition to the configuration of the electronic component according to the first aspect,
  • the filter element is characterized in that it is an element selected from the group consisting of a chip resistance element, a ferrite bead inductor, and a coupling capacitor.
  • the chip resistance element can suppress ringing that occurs at the rise and fall of the signal. Ferrite bead inductors can reduce high frequency noise in signal lines.
  • the coupling capacitor can shut off the DC signal of the signal line.
  • Noise superimposed on the signal transmitted between the first substrate and the second substrate is reduced by the filter element. There is no need to separately secure a region for mounting the filter element on the first substrate or the second substrate.
  • FIG. 1A is a cross-sectional view of an electronic component according to the first embodiment
  • FIG. 1B is a schematic perspective view of a filter element and a land connected to the filter element
  • FIG. 1C is a filter element and a filter element Is an equivalent circuit diagram of a land connected to
  • FIG. 2A is an equivalent circuit diagram of the electronic component according to the first embodiment
  • FIG. 2B is an equivalent circuit diagram of the electronic component according to the comparative example.
  • FIG. 3A is a cross-sectional view of the electronic component according to the second embodiment
  • FIG. 3B is a schematic perspective view of a filter element mounted on the electronic component according to the second embodiment and lands connected to the filter element.
  • FIG. 4 is a cross-sectional view of the electronic component according to the third embodiment.
  • FIG. 5A is a cross-sectional view of the electronic component according to the fourth embodiment
  • FIG. 5B is a schematic perspective view of the filter element 50 and the land.
  • FIG. 1A is a cross-sectional view of the electronic component according to the first embodiment.
  • the electronic component according to the first embodiment includes a first substrate 10, a second substrate 20, and a semiconductor chip 30.
  • the first substrate 10 is, for example, a printed wiring board such as a motherboard
  • the second substrate 20 is, for example, a package substrate such as an interposer.
  • the second substrate 20 is mounted on the first substrate 10 by ball grid array (BGA) bonding so as to face the first substrate 10.
  • the semiconductor chip 30 is mounted on the second substrate 20 by, for example, flip chip bonding.
  • BGA ball grid array
  • a ground side land 11G, a power supply side land 11H, and a plurality of signal lands 11S are provided on the mounting surface of the first substrate 10.
  • a ground plane 12G connected to the ground side land 11G and a power supply wiring 12H connected to the power supply side land 11H are provided.
  • a differential transmission line is provided on the first substrate 10.
  • a ground side land 21G, a power supply side land 21H, and a plurality of signal lands 21S are provided on the surface of the second substrate 20 facing the first substrate 10.
  • a ground plane 22G connected to the ground side land 21G, a power supply wiring 22H connected to the power supply side land 21H, rewiring, a via, and the like are provided in the second substrate 20 .
  • the two signal lands 21S of the second substrate 20 are connected to the two signal terminals 31S of the semiconductor chip 30 via vias or rewirings in the second substrate 20, respectively.
  • ground side land 11G of the first substrate 10 and the ground side land 21G of the second substrate 20 are mutually connected by the ground side connection conductor 40G.
  • the power supply side land 11H of the first substrate 10 and the power supply side land 21H of the second substrate 20 are mutually connected by the power supply side connection conductor 40H.
  • solder balls are used for the ground side connection conductor 40G and the power supply side connection conductor 40H.
  • the filter element 50 is disposed between the first substrate 10 and the second substrate 20.
  • the filter element 50 is, for example, a common mode choke coil having four terminals.
  • the two terminals of the filter element 50 are connected to the two signal lands 11S of the first substrate 10, and the other two terminals are connected to the two signal lands 21S of the second substrate 20.
  • the two signal lands 11S of the first substrate 10 and the two signal lands 21S of the second substrate 20 are disposed at mutually opposing positions.
  • solder is used to connect the terminals of the filter element 50 and the signal lands 11S and 21S.
  • a resin such as an underfill is poured.
  • the filter element 50 is sealed with this resin.
  • FIG. 1B is a schematic perspective view of filter element 50 and a land connected to filter element 50
  • FIG. 1C is an equivalent circuit diagram of filter element 50 and a land connected to filter element 50. is there.
  • the differential transmission line 13 (FIG. 1B) is provided on the first substrate 10 (FIG. 1A), and the signal lands 11S are connected to the two signal lines of the differential transmission line 13, respectively.
  • the filter element 50 includes a first coil 51 and a second coil 52 (FIG. 1C).
  • the first coil 51 and the second coil 52 constitute a common mode choke coil.
  • terminals 51A and 51B are connected to both ends of the first coil 51
  • terminals 52A and 52B are connected to both ends of the second coil 52, respectively.
  • the terminals 51A and 51B at both ends of the first coil 51 are connected to the signal land 11S of the first substrate 10 and the signal land 21S of the second substrate 20, respectively.
  • the terminal 52A and the terminal 52B at both ends of the second coil 52 are connected to the other signal land 11S of the first substrate 10 and the other signal land 21S of the second substrate 20, respectively.
  • the semiconductor chip 30 (FIG. 1A) is a transmission / reception element including a transmission / reception circuit for high frequency signals.
  • the semiconductor chip 30 transmits / receives a differential signal to / from an element mounted on the first substrate 10 via the filter element 50 and the differential transmission line 13.
  • FIG. 2A is an equivalent circuit diagram of the electronic component according to the first embodiment.
  • the two signal lands 11 S of the first substrate 10 and the two signal lands 21 S of the second substrate 20 are connected by the filter element 50.
  • a differential signal is transmitted from the transmission circuit 15 mounted on the first substrate 10 to the semiconductor chip 30 mounted on the second substrate 20 via the differential transmission line 13 and the filter element 50.
  • FIG. 2B is an equivalent circuit diagram of the electronic component according to the comparative example.
  • the two signal lands 11S of the first substrate 10 and the two signal lands 21S of the second substrate 20 are connected by the signal connection conductor 45 such as a solder ball without using the filter element 50. It is done.
  • a difference in signal transmission time occurs.
  • the skew causes a phase shift between the positive phase signal and the negative phase signal, and common mode noise is generated.
  • the discontinuity of the characteristic impedance at the connection point between the differential transmission line 13 and the signal connection conductor 45 causes signal reflection, ringing, signal distortion, and the like. Thus, the deterioration of the signal quality is increased.
  • the filter element 50 consisting of a common mode choke coil
  • the signal of the positive phase and the signal of the reverse phase are Common mode noise can be removed while reducing the phase shift.
  • radiation noise can be reduced.
  • the characteristic impedance at the junction of the differential transmission line 13 and the second substrate 20 it is possible to suppress the deterioration of the signal quality.
  • common mode noise is eliminated by inserting a common mode choke coil into a signal line provided on the first substrate 10.
  • common mode noise generated in the differential transmission line from the common mode choke coil to the signal land 11S can not be removed. Furthermore, it is not possible to suppress the deterioration of the signal quality caused by the discontinuity of the characteristic impedance at the junction using the BGA.
  • the filter element 50 is inserted at the connection point between the second substrate 20 on which the semiconductor chip 30 is mounted and the first substrate 10, common mode noise can be more effectively removed. . Furthermore, it is not necessary to separately secure an area for mounting the common mode choke coil on the first substrate 10.
  • FIG. 3A is a cross-sectional view of an electronic component according to the second embodiment
  • FIG. 3B is a perspective view of a filter element 50 mounted on the electronic component according to the second embodiment and lands connected to the filter element 50.
  • the signal lands 21S of the second substrate 20 are disposed at positions facing the signal lands 11S of the first substrate 10.
  • the isolated land 21D of the second substrate 20 is disposed at a position facing the signal land 11S of the first substrate 10.
  • the isolated land 11D of the first substrate 10 is disposed at a position facing the signal land 21S of the second substrate 20.
  • the isolated lands 11D and 21D are isolated from signal lines, ground planes, power supply lines, and the like.
  • the filter element 50 is disposed between the first substrate 10 and the second substrate 20 such that the terminals 51A, 51B at both ends of the first coil 51 (FIG. 1C) of the filter element 50 are aligned in the in-plane direction of the first substrate 10 Is located in Similarly, the terminals 52A and 52B at both ends of the second coil 52 (FIG. 1C) are also arranged in the in-plane direction of the first substrate 10.
  • the terminal 51A of the filter element 50 is connected to one signal land 11S of the first substrate 10 and the isolated land 21D opposed thereto.
  • the terminal 52A is also connected to one signal land 11S of the first substrate 10 and the isolated land 21D opposed thereto.
  • the terminals 51B and 52B of the filter element 50 are connected to one signal land 21S of the second substrate 20 and the isolated land 11D opposed thereto.
  • the dimension in the direction (signal transmission direction) from the one terminal 51A of the first coil 51 to the other terminal 51B is the other two directions orthogonal to it.
  • the filter element 50 is mounted between the first substrate 10 and the second substrate 20 in a posture (posted posture) in which the signal transmission direction is parallel to the surface of the first substrate 10. . Even when the filter element 50 can not be disposed between the first substrate 10 and the second substrate 20 in a posture in which the signal transmission direction, which is the direction of the maximum dimension, is erected, the filter element 50 is the first substrate 10 and the second substrate 20 Can be mounted between.
  • Each of the four terminals 51A, 51B, 52A, 52B of the filter element 50 is fixed to both lands of the first substrate 10 and the second substrate 20, so that the filter element 50 is stably supported between the substrates be able to.
  • the isolated lands 11D, 21D do not have a function as a terminal for transmitting an electrical signal to the filter element 50, and have a function of enhancing mechanical supporting force.
  • FIG. 4 is a cross-sectional view of the electronic component according to the third embodiment.
  • a printed wiring board such as a motherboard is used as the first substrate 10.
  • a package substrate is used for both the first substrate 10 and the second substrate 20. That is, the electronic component according to the third embodiment has a package on package (PoP) structure.
  • PoP package on package
  • the semiconductor chip 35 is mounted on the upper surface of the first substrate 10.
  • the second substrate 20 faces the upper surface of the first substrate 10 and is fixed to the first substrate 10 by BGA bonding.
  • the filter element 50 is mounted between the first substrate 10 and the second substrate 20.
  • a plurality of solder balls 14 constituting a BGA are fixed to the lower surface of the first substrate 10.
  • the semiconductor chip 30 is mounted on the upper surface of the second substrate 20.
  • the semiconductor chip 30 is sealed by the sealing resin 32.
  • the filter element 50 is mounted between two package substrates of an electronic component having a package on package structure, and transmission and reception of differential signals through the filter element 50 between the two package substrates. Is done. Therefore, as in the case of the first embodiment, it is possible to suppress the deterioration of the quality of the signal transmitted and received between the two package substrates.
  • FIGS. 5A and 5B an electronic component according to a fourth embodiment will be described with reference to FIGS. 5A and 5B.
  • the description of the same configuration as the electronic component (FIGS. 1A, 1B, and 1C) according to the first embodiment will be omitted.
  • FIG. 5A is a cross-sectional view of the electronic component according to the fourth embodiment
  • FIG. 5B is a schematic perspective view of the filter element 50 and the land.
  • differential signals are transmitted between the first substrate 10 and the second substrate 20.
  • single-ended transmission is performed between the first substrate 10 and the second substrate 20.
  • the first substrate 10 is provided with a signal line 16 (FIG. 5B) for single end transmission.
  • the filter element 50 has a terminal 53A and a terminal 53B.
  • One terminal 53A is connected to the signal land 11S of the first substrate 10, and the other terminal 53B is connected to the signal land 21S of the second substrate 20.
  • a solder is used to connect the filter element 50 and the lands.
  • the filter element 50 is disposed between the substrates such that the direction (signal transmission direction) from one terminal 53A of the filter element 50 to the other terminal 53B is parallel to the surface of the first substrate 10.
  • the filter element 50 is, for example, a chip resistance element, a ferrite bead inductor, a coupling capacitor, or the like.
  • the chip resistor functions as a damping resistor and has a function to reduce ringing at the rising or falling of the signal waveform.
  • the ferrite bead inductor reduces high frequency noise components superimposed on the signal line.
  • the coupling capacitor has a function of removing a direct current component superimposed on the signal line.
  • the filter element 50 by mounting the filter element 50 between the first substrate 10 and the second substrate 20, it is possible to suppress the deterioration of the quality of the signal transmitted single-ended between the two substrates. .
  • one terminal 53A of the filter element 50 is connected to the signal land 11S of the first substrate 10, and the other terminal 53B is connected to the signal land 21S of the second substrate 20.
  • the first substrate 10 and the second substrate 20 may be provided with isolated lands.
  • one terminal 53A of the filter element 50 is connected to both the signal land 11S of the first substrate 10 and the isolated land of the second substrate 20, and the other terminal 53B is for signal of the second substrate 20. It may be connected to both the land 21S and the isolated land of the first substrate 10.
  • the two-terminal filter element 50 is inserted in the signal line for single end transmission, but the two-terminal filter element 50 may be inserted in each of the pair of signal lines of the differential transmission line.
  • the signal transmission direction of the filter element 50 is disposed parallel to the surface of the first substrate 10, but as in the electronic component (FIGS. 1A, 1B, 1C) according to the first embodiment, The signal transmission direction may be perpendicular to the surface of the first substrate 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Filters And Equalizers (AREA)

Abstract

第１基板の一つの面に第１グランド側ランド、第１電源側ランド、及び第１信号用ランドが設けられている。第２基板が、第１基板の第１グランド側ランドが設けられた面に対向して配置されている。第２基板の、第１基板に対向する面に、第２グランド側ランド、第２電源側ランド、及び第２信号用ランドが設けられている。グランド側接続導体が、第１グランド側ランドと第２グランド側ランドとを接続する。電源側接続導体が、第１電源側ランドと第２電源側ランドとを接続する。第１基板と第２基板との間に配置されたフィルタ素子が、第１信号用ランドと第２信号用ランドとに接続されている。

Description

電子部品
　本発明は、フィルタ素子を備えた電子部品に関する。
　第１基板、第２基板、及び第１基板に実装されたダイを含む半導体装置が下記の非特許文献１に開示されている。第１基板と第２基板とが複数のはんだボールで接続される。第１基板と第２基板との間にデカップリングキャパシタが配置されている。デカップリングキャパシタは、ダイと第２基板との間に、複数のはんだボールをバイパスする電流路を提供している。
米国特許第９２６３１８６号
　特許文献１に開示された半導体装置では、デカップリングキャパシタにより電源電圧の変動を低減させることができるが、電気信号に重畳されたノイズを低減させることはできない。本発明の目的は、電気信号に重畳されたノイズを低減させることが可能な半導体装置を提供することである。
　本発明の第１の観点による電子部品は、
　一つの面に第１グランド側ランド、第１電源側ランド、及び第１信号用ランドが設けられている第１基板と、
　前記第１基板の前記第１グランド側ランドが設けられた面に対向して配置され、前記第１基板に対向する面に第２グランド側ランド、第２電源側ランド、及び第２信号用ランドが設けられている第２基板と、
　前記第１グランド側ランドと前記第２グランド側ランドとを接続するグランド側接続導体と、
　前記第１電源側ランドと前記第２電源側ランドとを接続する電源側接続導体と、
　前記第１基板と前記第２基板との間に配置され、前記第１信号用ランドと前記第２信号用ランドとに接続されたフィルタ素子と
を有する。
　第１基板と第２基板との間で伝送される信号に重畳されたノイズが、フィルタ素子により低減される。第１基板または第２基板にフィルタ素子を搭載するための領域を別途確保する必要がない。
　本発明の第２の観点による電子部品は、第１の観点による電子部品の構成に加えて、
　前記第１基板の、前記第１信号用ランドが設けられた面と同一の面に、さらに第３信号用ランドが設けられており、
　前記第１基板に、さらに、前記第１信号用ランド及び前記第３信号用ランドに接続された差動伝送線路が設けられており、
　前記第２基板の、前記第２信号用ランドが設けられた面と同一の面に、さらに第４信号用ランドが設けられており、
　前記フィルタ素子は、前記第３信号用ランド及び前記第４信号用ランドに接続されており、前記差動伝送線路に接続されたコモンモードチョークコイルを含むという特徴を有する。
　第１基板と第２基板との間で送受される差動信号に重畳されたコモンモードノイズを低減させることができる。
　本発明の第３の観点による電子部品は、第２の観点による電子部品の構成に加えて、
　さらに、前記第２基板に実装され、前記コモンモードチョークコイル及び前記差動伝送線路を経由して前記第１基板と差動信号の送受信を行う送受信素子を有する。
　送受信素子と第１基板との間で送受される差動信号に重畳されたコモンモードノイズを低減させることができる。
　本発明の第４の観点による電子部品は、第１の観点による電子部品の構成に加えて、
　前記フィルタ素子は、チップ抵抗素子、フェライトビーズインダクタ、及びカップリングコンデンサからなる群より選択された１つの素子であるという特徴を有する。
　チップ抵抗素子は、信号の立ち上がり、立ち下がり時に発生するリンギングを抑制することができる。フェライトビーズインダクタは、信号ラインの高周波ノイズを低減させることができる。カップリングコンデンサは、信号ラインの直流信号を遮断することができる。
　第１基板と第２基板との間で伝送される信号に重畳されたノイズが、フィルタ素子により低減される。第１基板または第２基板にフィルタ素子を搭載するための領域を別途確保する必要がない。
図１Ａは、第１実施例による電子部品の断面図であり、図１Ｂは、フィルタ素子及びフィルタ素子に接続されているランドの模式的な斜視図であり、図１Ｃは、フィルタ素子及びフィルタ素子に接続されているランドの等価回路図である。 図２Ａは、第１実施例による電子部品の等価回路図であり、図２Ｂは、比較例による電子部品の等価回路図である。 図３Ａは、第２実施例による電子部品の断面図であり、図３Ｂは、第２実施例による電子部品に搭載されたフィルタ素子及びフィルタ素子に接続されたランドの模式的な斜視図である。 図４は、第３実施例による電子部品の断面図である。 図５Ａは、第４実施例による電子部品の断面図であり、図５Ｂは、フィルタ素子５０及びランドの模式的な斜視図である。
　［第１実施例］
　図１Ａから図２Ｂまでの図面を参照して第１実施例による電子部品について説明する。
　図１Ａは、第１実施例による電子部品の断面図である。第１実施例による電子部品は、第１基板１０、第２基板２０、及び半導体チップ３０を含む。第１基板１０は、例えばマザーボード等のプリント配線基板であり、第２基板２０は、例えばインターポーザ等のパッケージ基板である。第２基板２０は、第１基板１０に対向して、第１基板１０にボールグリッドアレイ（ＢＧＡ）接合により実装されている。第２基板２０に半導体チップ３０が、例えばフリップチップボンディング等により実装されている。
　第１基板１０の実装面に、グランド側ランド１１Ｇ、電源側ランド１１Ｈ、及び複数の信号用ランド１１Ｓが設けられている。第１基板１０内に、グランド側ランド１１Ｇに接続されたグランドプレーン１２Ｇ、及び電源側ランド１１Ｈに接続された電源配線１２Ｈが設けられている。さらに、第１基板１０に、差動伝送線路が設けられている。
　第２基板２０の、第１基板１０に対向する面に、グランド側ランド２１Ｇ、電源側ランド２１Ｈ、及び複数の信号用ランド２１Ｓが設けられている。第２基板２０内に、グランド側ランド２１Ｇに接続されたグランドプレーン２２Ｇ、電源側ランド２１Ｈに接続された電源配線２２Ｈ、再配線、及びビア等が設けられている。第２基板２０の２つの信号用ランド２１Ｓが、それぞれ第２基板２０内のビアまたは再配線を介して半導体チップ３０の２つの信号端子３１Ｓに接続されている。
　第１基板１０のグランド側ランド１１Ｇと第２基板２０のグランド側ランド２１Ｇとが、グランド側接続導体４０Ｇにより相互に接続されている。第１基板１０の電源側ランド１１Ｈと第２基板２０の電源側ランド２１Ｈとが、電源側接続導体４０Ｈにより相互に接続されている。グランド側接続導体４０Ｇ及び電源側接続導体４０Ｈには、例えばはんだボールが用いられる。
　フィルタ素子５０が、第１基板１０と第２基板２０との間に配置されている。フィルタ素子５０は、例えば４つの端子を持つコモンモードチョークコイルである。フィルタ素子５０の２つの端子が、第１基板１０の２つの信号用ランド１１Ｓに接続され、他の２つの端子が、第２基板２０の２つの信号用ランド２１Ｓに接続されている。第１基板１０の２つの信号用ランド１１Ｓと、第２基板２０の２つの信号用ランド２１Ｓとは、相互に対向する位置に配置されている。フィルタ素子５０の端子と信号用ランド１１Ｓ、２１Ｓとの接続には、例えばはんだが用いられる。
　第１基板１０と第２基板２０との間の空間には、例えばアンダーフィル等の樹脂が流し込まれる。フィルタ素子５０は、この樹脂で封止される。
　図１Ｂは、フィルタ素子５０、及びフィルタ素子５０に接続されているランドの模式的な斜視図であり、図１Ｃは、フィルタ素子５０、及びフィルタ素子５０に接続されているランドの等価回路図である。
　第１基板１０（図１Ａ）に差動伝送線路１３（図１Ｂ）が設けられており、差動伝送線路１３の２本の信号ラインに、それぞれ信号用ランド１１Ｓが接続されている。
　フィルタ素子５０は、第１コイル５１と第２コイル５２（図１Ｃ）とを含む。第１コイル５１と第２コイル５２とがコモンモードチョークコイルを構成する。フィルタ素子５０の４つの端子のうち端子５１Ａ、５１Ｂが、それぞれ第１コイル５１の両端に接続され、端子５２Ａ、５２Ｂが、それぞれ第２コイル５２の両端に接続されている。第１コイル５１の両端の端子５１Ａ及び端子５１Ｂが、それぞれ第１基板１０の信号用ランド１１Ｓ及び第２基板２０の信号用ランド２１Ｓに接続されている。第２コイル５２の両端の端子５２Ａ及び端子５２Ｂが、それぞれ第１基板１０の他の信号用ランド１１Ｓ及び第２基板２０の他の信号用ランド２１Ｓに接続されている。
　半導体チップ３０（図１Ａ）は高周波信号の送受信回路を含む送受信素子である。半導体チップ３０は、フィルタ素子５０及び差動伝送線路１３を経由して、第１基板１０に実装された素子と差動信号の送受信を行う。
　次に、図２Ａ及び図２Ｂを参照して、第１実施例による電子部品の構成を採用することにより得られる優れた効果について説明する。
　図２Ａは、第１実施例による電子部品の等価回路図である。第１基板１０の２つの信号用ランド１１Ｓと第２基板２０の２つの信号用ランド２１Ｓとが、フィルタ素子５０により接続されている。第１基板１０に実装された送信回路１５から差動伝送線路１３及びフィルタ素子５０を経由して、第２基板２０に実装された半導体チップ３０に差動信号が送信される。
　図２Ｂは、比較例による電子部品の等価回路図である。比較例においては、第１基板１０の２つの信号用ランド１１Ｓと第２基板２０の２つの信号用ランド２１Ｓとが、フィルタ素子５０を用いることなく、はんだボール等の信号用接続導体４５により接続されている。
　図２Ａ及び図２Ｂの等価回路図の右側に、第１基板１０の送信回路１５から出力される差動信号の波形１７、及び第２基板２０の信号用ランド２１Ｓの点における差動信号の波形２７の模式図を示す。
　差動伝送線路１３の平衡性が崩れている場合、信号伝達時間の差（スキュー）が生じる。比較例（図２Ｂ）の場合には、波形２７に示すように、スキューにより正相の信号と逆相の信号とに位相のずれが生じ、コモンモードノイズが発生する。さらに、差動伝送線路１３と信号用接続導体４５との接続箇所における特性インピーダンスの不連続により信号の反射、リンギング、信号の歪等が生じる。このように、信号品位の低下が大きくなる。
　実施例（図２Ａ）においては、差動伝送線路１３と第２基板２０との間にコモンモードチョークコイルからなるフィルタ素子５０が挿入されているため、正相の信号と逆相の信号との位相のずれを少なくするとともに、コモンモードノイズを除去することができる。その結果、放射ノイズを低減させることができる。さらに、差動伝送線路１３と第２基板２０との接合部において特性インピーダンスを整合させることにより、信号品位の低下を抑制することができる。
　従来、第１基板１０に設けられた信号ラインにコモンモードチョークコイルを挿入することにより、コモンモードノイズを除去していた。この構成では、コモンモードチョークコイルから信号用ランド１１Ｓまでの差動伝送線路で発生したコモンモードノイズを除去することができない。さらに、ＢＧＡを用いた接合部分における特性インピーダンスの不連続に起因する信号品位の低下を抑制することができない。第１実施例においては、半導体チップ３０が搭載された第２基板２０と第１基板１０との接続箇所にフィルタ素子５０が挿入されるため、より効果的にコモンモードノイズを除去することができる。さらに、第１基板１０に、コモンモードチョークコイルを実装するための領域を別途確保する必要がない。
　［第２実施例］
　次に、図３Ａ及び図３Ｂを参照して第２実施例による電子部品について説明する。以下、第１実施例による電子部品（図１Ａ、図１Ｂ、図１Ｃ）と共通の構成については説明を省略する。
　図３Ａは、第２実施例による電子部品の断面図であり、図３Ｂは、第２実施例による電子部品に搭載されたフィルタ素子５０、及びフィルタ素子５０に接続されたランドの斜視図である。第１実施例（図１Ａ、図１Ｂ）では、第１基板１０の信号用ランド１１Ｓに対向する位置に、第２基板２０の信号用ランド２１Ｓが配置されていた。第２実施例においては、第１基板１０の信号用ランド１１Ｓに対向する位置に、第２基板２０の孤立ランド２１Ｄが配置されている。第２基板２０の信号用ランド２１Ｓに対向する位置に、第１基板１０の孤立ランド１１Ｄが配置されている。孤立ランド１１Ｄ、２１Ｄは、信号ライン、グランドプレーン、電源配線等から切り離されて孤立している。
　フィルタ素子５０の第１コイル５１（図１Ｃ）の両端の端子５１Ａ、５１Ｂが、第１基板１０の面内方向に並ぶ姿勢で、フィルタ素子５０が第１基板１０と第２基板２０との間に配置されている。同様に、第２コイル５２（図１Ｃ）の両端の端子５２Ａ、５２Ｂも、第１基板１０の面内方向に並ぶ。
　フィルタ素子５０の端子５１Ａは、第１基板１０の１つの信号用ランド１１Ｓと、それに対向する孤立ランド２１Ｄとに接続されている。同様に、端子５２Ａも、第１基板１０の１つの信号用ランド１１Ｓと、それに対向する孤立ランド２１Ｄとに接続されている。また、フィルタ素子５０の端子５１Ｂ、５２Ｂは、それぞれ第２基板２０の１つの信号用ランド２１Ｓと、それに対向する孤立ランド１１Ｄとに接続されている。
　次に、第２実施例による電子部品の構成を採用することにより得られる優れた効果について説明する。
　第２実施例による電子部品に用いられるフィルタ素子５０においては、第１コイル５１の一方の端子５１Ａから他方の端子５１Ｂに向かう方向（信号伝達方向）の寸法が、それに直交する他の二方向の寸法より大きい。第２実施例では、信号伝達方向を第１基板１０の表面に対して平行にした姿勢（寝かせた姿勢）でフィルタ素子５０が第１基板１０と第２基板２０との間に搭載されている。最大寸法の方向である信号伝達方向を立てた姿勢で第１基板１０と第２基板２０との間にフィルタ素子５０を配置できない場合でも、フィルタ素子５０を第１基板１０と第２基板２０との間に搭載することができる。
　フィルタ素子５０の４つの端子５１Ａ、５１Ｂ、５２Ａ、５２Ｂの各々が、第１基板１０と第２基板２０との両方のランドに固定されるため、フィルタ素子５０を安定して基板間に支持することができる。孤立ランド１１Ｄ、２１Ｄは、フィルタ素子５０に対して電気的な信号の伝達を行う端子としての機能を有さず、機械的支持力を高める機能を持つ。
　［第３実施例］
 次に、図４を参照して第３実施例による電子部品について説明する。以下、第１実施例による電子部品（図１Ａ、図１Ｂ、図１Ｃ）と共通の構成については説明を省略する。
　図４は、第３実施例による電子部品の断面図である。第１実施例による電子部品（図１Ａ）では、第１基板１０としてマザーボード等のプリント配線基板が用いられていた。第３実施例では、第１基板１０及び第２基板２０の両方にパッケージ基板が用いられる。すなわち、第３実施例による電子部品はパッケージオンパッケージ（ＰｏＰ）構造を有する。
　第１基板１０の上面に半導体チップ３５が実装されている。第２基板２０が、第１基板１０の上面に対向し、ＢＧＡ接合により第１基板１０に固定されている。第１基板１０と第２基板２０との間にフィルタ素子５０が搭載されている。第１基板１０の下面にＢＧＡを構成する複数のはんだボール１４が固定されている。
　第２基板２０の上面に半導体チップ３０が実装されている。半導体チップ３０が封止樹脂３２により封止されている。
　第３実施例では、パッケージオンパッケージ構造を有する電子部品の２枚のパッケージ基板の間にフィルタ素子５０が搭載され、２枚のパッケージ基板の間で、フィルタ素子５０を介して差動信号の送受が行われる。このため、第１実施例の場合と同様に、２枚のパッケージ基板の間で送受される信号の品位の低下を抑制することができる。
　［第４実施例］
　次に、図５Ａ及び図５Ｂを参照して第４実施例による電子部品について説明する。以下、第１実施例による電子部品（図１Ａ、図１Ｂ、図１Ｃ）と共通の構成については説明を省略する。
　図５Ａは、第４実施例による電子部品の断面図であり、図５Ｂは、フィルタ素子５０及びランドの模式的な斜視図である。第１実施例による電子部品では、第１基板１０と第２基板２０との間で差動信号が伝送された。第４実施例では、第１基板１０と第２基板２０との間でシングルエンド伝送が行われる。第１基板１０に、シングルエンド伝送用の信号ライン１６（図５Ｂ）が設けられている。
　第１基板１０及び第２基板２０の相互に対向する面に、それぞれ１つの信号用ランド１１Ｓ及び２１Ｓが設けられている。フィルタ素子５０が、端子５３Ａ及び端子５３Ｂを有する。一方の端子５３Ａは第１基板１０の信号用ランド１１Ｓに接続され、他方の端子５３Ｂは第２基板２０の信号用ランド２１Ｓに接続されている。フィルタ素子５０とこれらのランドとの接続には、例えば、はんだが用いられる。フィルタ素子５０の一方の端子５３Ａから他方の端子５３Ｂに向かう方向（信号伝達方向）が、第１基板１０の表面に対して平行になる姿勢で、フィルタ素子５０が基板間に配置されている。
　フィルタ素子５０は、例えばチップ抵抗素子、フェライトビーズインダクタ、カップリングコンデンサ等である。チップ抵抗素子はダンピング抵抗として機能し、信号波形の立ち上がりまたは立ち下がり時のリンギングを低減させる機能を持つ。フェライトビーズインダクタは、信号ラインに重畳された高周波ノイズ成分を低減させる。カップリングコンデンサは、信号ラインに重畳された直流成分を除去する機能を有する。
　次に、第４実施例による電子部品の構成を採用することにより得られる優れた効果について説明する。第４実施例では、第１基板１０と第２基板２０との間にフィルタ素子５０を搭載することにより、２枚の基板間でシングルエンド伝送される信号の品位の低下を抑制することができる。
　次に、第４実施例の変形例について説明する。
　第４実施例では、フィルタ素子５０の一方の端子５３Ａが第１基板１０の信号用ランド１１Ｓに接続され、他方の端子５３Ｂが第２基板２０の信号用ランド２１Ｓに接続される。第２実施例による電子部品（図３Ａ、図３Ｂ）のように、第１基板１０及び第２基板２０に孤立ランドを設けてもよい。この場合、フィルタ素子５０の一方の端子５３Ａを、第１基板１０の信号用ランド１１Ｓと第２基板２０の孤立ランドとの両方に接続し、他方の端子５３Ｂを、第２基板２０の信号用ランド２１Ｓと第１基板１０の孤立ランドとの両方に接続すればよい。
　第４実施例では、シングルエンド伝送用の信号ラインに二端子のフィルタ素子５０を挿入したが、差動伝送線路の一対の信号ラインに、それぞれ二端子のフィルタ素子５０を挿入してもよい。
　第４実施例では、フィルタ素子５０の信号伝達方向を第１基板１０の表面に対して平行に配置したが、第１実施例による電子部品（図１Ａ、図１Ｂ、図１Ｃ）のように、信号伝達方向を第１基板１０の表面に対して垂直に配置してもよい。
　上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０　第１基板
１１Ｄ　孤立ランド
１１Ｇ　グランド側ランド
１１Ｈ　電源側ランド
１１Ｓ　信号用ランド
１２Ｇ　グランドプレーン
１２Ｈ　電源配線
１３　差動伝送線路
１４　はんだボール
１５　送信回路
１６　信号ライン
１７　差動伝送信号の波形
２０　第２基板
２１Ｄ　孤立ランド
２１Ｇ　グランド側ランド
２１Ｈ　電源側ランド
２１Ｓ　信号用ランド
２２Ｇ　グランドプレーン
２２Ｈ　電源配線
２７　差動伝送信号の波形
３０　半導体チップ
３１Ｓ　信号端子
３２　封止樹脂
３５　半導体チップ
４０Ｇ　グランド側接続導体
４０Ｈ　電源側接続導体
４５　信号用接続導体
５０　フィルタ素子
５１　第１コイル
５１Ａ、５１Ｂ　第１コイルの端子
５２　第２コイル
５２Ａ、５２Ｂ　第２コイルの端子
５３Ａ、５３Ｂ　フィルタ素子の端子

Claims (4)

  1. 　一つの面に第１グランド側ランド、第１電源側ランド、及び第１信号用ランドが設けられている第１基板と、
    　前記第１基板の前記第１グランド側ランドが設けられた面に対向して配置され、前記第１基板に対向する面に第２グランド側ランド、第２電源側ランド、及び第２信号用ランドが設けられている第２基板と、
    　前記第１グランド側ランドと前記第２グランド側ランドとを接続するグランド側接続導体と、
    　前記第１電源側ランドと前記第２電源側ランドとを接続する電源側接続導体と、
    　前記第１基板と前記第２基板との間に配置され、前記第１信号用ランドと前記第２信号用ランドとに接続されたフィルタ素子と
    を有する電子部品。
  2. 　前記第１基板の、前記第１信号用ランドが設けられた面と同一の面に、さらに第３信号用ランドが設けられており、
    　前記第１基板に、さらに、前記第１信号用ランド及び前記第３信号用ランドに接続された差動伝送線路が設けられており、
    　前記第２基板の、前記第２信号用ランドが設けられた面と同一の面に、さらに第４信号用ランドが設けられており、
    　前記フィルタ素子は、前記第３信号用ランド及び前記第４信号用ランドに接続されており、前記差動伝送線路に接続されたコモンモードチョークコイルを含む請求項１に記載の電子部品。
  3. 　さらに、前記第２基板に実装され、前記コモンモードチョークコイル及び前記差動伝送線路を経由して前記第１基板と差動信号の送受信を行う送受信素子を有する請求項２に記載の電子部品。
  4. 　前記フィルタ素子は、チップ抵抗素子、フェライトビーズインダクタ、及びカップリングコンデンサからなる群より選択された１つの素子である請求項１に記載の電子部品。
PCT/JP2018/043576 2017-12-20 2018-11-27 電子部品 WO2019123995A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-243704 2017-12-20
JP2017243704 2017-12-20

Publications (1)

Publication Number Publication Date
WO2019123995A1 true WO2019123995A1 (ja) 2019-06-27

Family

ID=66993355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/043576 WO2019123995A1 (ja) 2017-12-20 2018-11-27 電子部品

Country Status (1)

Country Link
WO (1) WO2019123995A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114175865A (zh) * 2019-08-09 2022-03-11 松下知识产权经营株式会社 电子基板
WO2023189210A1 (ja) * 2022-03-28 2023-10-05 株式会社村田製作所 高周波モジュール及び高周波モジュールの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295136A (ja) * 2005-03-18 2006-10-26 Canon Inc 積層型半導体パッケージ
JP2008004853A (ja) * 2006-06-26 2008-01-10 Hitachi Ltd 積層半導体装置およびモジュール
JP2014011284A (ja) * 2012-06-29 2014-01-20 Hitachi Ltd インターポーザ、プリント基板及び半導体装置
WO2014129008A1 (ja) * 2013-02-25 2014-08-28 株式会社村田製作所 モジュールおよび該モジュールを構成するモジュール部品並びにこのモジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295136A (ja) * 2005-03-18 2006-10-26 Canon Inc 積層型半導体パッケージ
JP2008004853A (ja) * 2006-06-26 2008-01-10 Hitachi Ltd 積層半導体装置およびモジュール
JP2014011284A (ja) * 2012-06-29 2014-01-20 Hitachi Ltd インターポーザ、プリント基板及び半導体装置
WO2014129008A1 (ja) * 2013-02-25 2014-08-28 株式会社村田製作所 モジュールおよび該モジュールを構成するモジュール部品並びにこのモジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114175865A (zh) * 2019-08-09 2022-03-11 松下知识产权经营株式会社 电子基板
WO2023189210A1 (ja) * 2022-03-28 2023-10-05 株式会社村田製作所 高周波モジュール及び高周波モジュールの製造方法

Similar Documents

Publication Publication Date Title
KR100724916B1 (ko) 전자회로 패키지
TWI587654B (zh) Directional coupling communication device
JP5503567B2 (ja) 半導体装置および半導体装置実装体
US9538634B2 (en) Printed circuit board
US10749494B2 (en) Noise filter circuit
WO2011001992A1 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
WO2019123995A1 (ja) 電子部品
JP5087118B2 (ja) 通信機器
US20150041207A1 (en) Printed circuit board
US9761922B2 (en) Non-reciprocal circuit
KR101933405B1 (ko) 코일 부품 및 그 실장 기판
JP2006073958A (ja) コイル部品
WO2018025694A1 (ja) Ｅｓｄ保護機能付きフィルタ部品
KR20190013381A (ko) 플렉서블 기판을 이용한 안테나 모듈
JP2003018224A (ja) 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ
JP3958157B2 (ja) 差動信号伝送線路の終端回路
US8878627B2 (en) Monolithic power splitter for differential signal
US20140209369A1 (en) Printed circuit board
US5880657A (en) Printed wiring board modified gull wing signal lead connection
JP2013239511A (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
WO2021033418A1 (ja) 高周波モジュール
JP2011134789A (ja) 半導体装置、及びプリント配線板
US9148114B2 (en) Monolithic power splitter for differential signal
US20090032922A1 (en) Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus
WO2018042518A1 (ja) 半導体装置及びプリント基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18891880

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18891880

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP