WO2018025694A1 - Esd保護機能付きフィルタ部品 - Google Patents
Esd保護機能付きフィルタ部品 Download PDFInfo
- Publication number
- WO2018025694A1 WO2018025694A1 PCT/JP2017/026755 JP2017026755W WO2018025694A1 WO 2018025694 A1 WO2018025694 A1 WO 2018025694A1 JP 2017026755 W JP2017026755 W JP 2017026755W WO 2018025694 A1 WO2018025694 A1 WO 2018025694A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- esd protection
- rewiring layer
- capacitor
- conductor
- protection function
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0107—Non-linear filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0064—Constructional details comprising semiconductor material
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
ESD保護機能付きフィルタ部品(10)は、実装型インダクタ部品(20)およびベース基板(30)を備える。ベース基板(30)には、ESD保護素子(40)とキャパシタ(50)とが形成されている。ベース基板(30)は、半導体基板(31)、表面側再配線層(322)、および裏面側再配線層(321)を備える。表面側再配線層(322)の外面には、実装型インダクタ部品(20)が接続される第1実装部品用接続端子導体(341)と第2実装部品用接続端子導体(342)とが形成されている。裏面側再配線層(321)の外面には、第1外部接続用端子導体(331)、第2外部接続用端子導体(332)、および、第3外部接続用端子導体(333)が形成されている。ESD保護素子(40)は、半導体基板(31)に形成されている。キャパシタ(50)は、表面側再配線層(322)の内部または裏面側再配線層(321)の内部に形成されている。
Description
本発明は、ダイオード、インダクタ、およびキャパシタを備えるESD保護機能付きフィルタ部品に関する。
従来、ESD(Electro-Static Discharge;静電気放電)による電子機器の損傷や誤作動等を防止するため、各種ESD保護回路が利用されている。
例えば、特許文献1の無線送信装置は、送信回路および受信回路(以下、一括して送受信回路と称する。)とアンテナ端子との間にESD保護回路を備える。このESD保護回路は、ESD保護回路は、ESD保護機能とともに、フィルタ機能を有する。
ESD保護回路は、インダクタ、バリスタ、および、キャパシタを備える。インダクタは、送受信回路とアンテナ端子との間に接続されている。バリスタは、インダクタの一方端子とグランドとの間に接続されている。キャパシタは、インダクタの他方端子とグランドとの間、および、インダクタに並列に接続されている。
このような回路構成のESD保護回路では、従来、インダクタ、バリスタ、および、キャパシタは、それぞれ個別の実装型部品である。インダクタ、バリスタ、および、キャパシタは、ベース回路基板(プリント配線基板)にそれぞれ実装されている。
しかしながら、従来のESD保護回路の構成では、回路構成要素のそれぞれが個別の実装型部品であり、これらがベース回路基板に実装される構造であるので、ESD保護回路を構成するスペースが増大してしまう。また、インダクタ、バリスタ、およびキャパシタは、ベース回路基板の引き回し導体によって接続されるため、例えば、フィルタ回路として所望の特性を得られないこともある。
したがって、本発明の目的は、所望の特性を実現でき、且つ小型のESD保護機能付きフィルタ部品を提供することにある。
この発明のESD保護機能付きフィルタ部品は、回路構成として、第1端子と第2端子との間に接続されたインダクタと、第1端子とグランド端子との間に接続されたESD保護素子と、第2端子とグランド端子との間に接続されたキャパシタと、を備えている。ESD保護機能付きフィルタ部品は、実装型インダクタ部品、および、ベース基板を備える。実装型インダクタ部品は、磁性体の内部に形成されたインダクタ導体パターンによってインダクタを形成している。ベース基板には、ESD保護素子とキャパシタとが形成されている。ベース基板は、ESD保護素子が形成された半導体基板と、半導体基板の表面に形成された表面側再配線層と、半導体基板の裏面に形成された裏面側再配線層と、を備える。表面側再配線層の外面には、実装型インダクタ部品が接続される第1実装部品用接続端子導体と第2実装部品用接続端子導体とが形成されている。裏面側再配線層の外面には、第1端子を構成する第1外部接続用端子導体、第2端子を構成する第2外部接続用端子導体、および、グランド端子を構成する第3外部接続用端子導体が形成されている。キャパシタは、表面側再配線層の内部または裏面側再配線層の内部に形成されている。
この構成では、実装型インダクタ部品は、ESD保護素子およびキャパシタが形成されたベース基板の上に載置され、ベース基板に接続されている。これにより、省スペース化され、インダクタ、ESD保護素子、および、キャパシタ間の距離が短くなり、不要な引き回し配線が必要なくなる。
また、この発明のESD保護機能付きフィルタ部品は、次の構成であるとよい。ESD保護素子は、半導体基板の表面側に形成されている。キャパシタは、裏面側再配線層に形成されている。
この構成では、ESD保護素子とキャパシタとの間に半導体基板が介在するため、ESD保護素子とキャパシタとの電気的な結合が抑制される。また、キャパシタとグランドとの距離は短くなり、キャパシタとグランドとの間の寄生インダクタンスが抑制される。
また、この発明のESD保護機能付きフィルタ部品では、次に構成であるとよい。ESD保護素子は、半導体基板の裏面側に形成されている。キャパシタは、表面側再配線層に形成されている。
この構成では、ESD保護素子とキャパシタとの間に半導体基板が介在するため、ESD保護素子とキャパシタとの電気的な結合が抑制される。また、ESD保護素子とグランドとの距離は短くなり、ESD保護素子とグランドとの間の寄生インダクタンスが抑制される。
また、この発明のESD保護機能付きフィルタ部品では、キャパシタは、半導体基板に当接し、強誘電体と平板導体とを交互に積層したMIM(Metal-Insulator-Metal)型のキャパシタであるとよい。
この構成では、キャパシタンスの大きなキャパシタが薄型に実現される。
また、この発明のESD保護機能付きフィルタ部品では、ESD保護素子は、半導体基板の表面側に形成されており、キャパシタは、表面側再配線層に形成されていてもよい。
この構成では、ESD保護素子およびキャパシタとインダクタとの距離が短くなり、この部分における寄生インダクタンスが抑制される。
また、この発明のESD保護機能付きフィルタ部品では、ESD保護素子は、半導体基板の裏面側に形成されており、キャパシタは、裏面側再配線層に形成されていてもよい。
この構成では、ESD保護素子およびキャパシタとグランドとの間に距離が短くなり、この部分における寄生インダクタンスが抑制される。
また、この発明のESD保護機能付きフィルタ部品では、キャパシタは、対向する複数の平板導体と、該複数の平板導体によって挟まれた無機層とによって形成されているとよい。
この構成では、複数の平板導体間に樹脂層を用いるよりも、キャパシタによる損失が小さくなる。
また、この発明のESD保護機能付きフィルタ部品では、裏面側再配線層は、樹脂層を備えることが好ましい。
この構成では、ESD保護機能付きフィルタ部品を外部回路に実装する際の衝撃が、裏面側再配線層によって緩和される。
また、この発明のESD保護機能付きフィルタ部品では、表面側再配線層は、樹脂層を備えていることが好ましい。
この構成では、ベース基板に実装型インダクタ部品を実装する際の衝撃が、表面側再配線層によって緩和される。
この発明によれば、所望の特性を実現し、且つ小型のESD保護機能付きフィルタ部品を実現できる。
本発明の第1の実施形態に係るESD保護機能付きフィルタ部品について、図を参照して説明する。図1(A)は、本発明の第1の実施形態に係るESD保護機能付きフィルタ部品の外観斜視図である。図1(B)は、本発明の第1の実施形態に係るESD保護機能付きフィルタ部品の分解斜視図である。図2(A)は、本発明の第1の実施形態に係るESD保護機能付きフィルタ部品の表面図である。図2(B)は、本発明の第1の実施形態に係るESD保護機能付きフィルタ部品の裏面図である。図3(A)は、本発明の第1の実施形態に係るベース基板の構成を示す断面図である。図3(B)は、ベース基板のESD保護素子の部分を拡大した断面図である。図4は、本発明の第1の実施形態に係るESD保護機能付きフィルタ部品の等価回路図である。なお、以下では、ESD保護機能付きフィルタ部品は、単にフィルタ部品と称する。
まず、図4を用いて、本実施形態に係るフィルタ部品の回路構成を説明する。フィルタ部品10は、第1端子P1、第2端子P2、および、第3端子P3を備える。第3端子P3は、グランドに接続される端子であり、本発明の「グランド端子」に対応する。フィルタ部品10は、インダクタL、ダイオードD、および、キャパシタCを備える。ダイオードDは、本発明の「ESD保護素子」に対応する。
インダクタLは、第1端子P1と第2端子P2との間に接続されている。ダイオードDは、第1端子P1と第3端子P3との間に接続されている。キャパシタCは、第2端子P2と第3端子P3との間に接続されている。
この構成により、フィルタ部品10は、第1端子P1からサージ電流が入力されると、サージ電流を、ダイオードDを介して第3端子P3に出力し、グランドに流す。これにより、フィルタ部品10は、ESD保護機能を実現する。また、フィルタ部品10は、第1端子P1と第2端子P2との間においてシリーズ接続されたインダクタLと、第1端子P1と第2端子P2との間においてシャント接続されたキャパシタCとを備える。したがって、フィルタ部品10は、インダクタLのインダクタンスとキャパシタCのキャパシタンスによって決まる減衰極を有するローパスフィルタの機能を実現する。なお、ダイオードDは、寄生キャパシタを有するので、この寄生キャパシタのキャパシタンスを利用して、ローパスフィルタのフィルタ特性を決定してもよい。
このように、フィルタ部品10は、ESD保護機能とローパスフィルタの機能とを兼ねている。
次に、フィルタ部品10の構造について、図1(A)、図1(B)、図2(A)、図2(B)、図3(A)、および、図3(B)を用いて説明する。
フィルタ部品10は、実装型インダクタ部品20と、ベース基板30とを備える。実装型インダクタ部品20は、ベース基板30の表面302に実装されている。
実装型インダクタ部品20は、素体200、外部導体211、および、外部導体212を備える。素体200は、直交三軸の方向(X方向、Y方向、Z方向)に所定寸法を有する。例えば、(X方向の寸法)×(Y方向の寸法)は、1.0[mm]×0.5[mm]、または、0.6[mm]×0.3[mm]程度である。Z方向の寸法は、Y方向の寸法と略同じである。素体200の内部には、図示していないが、Z方向を巻回軸とする螺旋状のインダクタ導体が形成されている。
外部導体211は、素体200におけるX方向の第1端部に形成されている。外部導体211は、素体200内のインダクタ導体の一方端に接続されている。外部導体212は、素体200におけるX方向の第2端部に形成されている。外部導体212は、素体200内のインダクタ導体の他方端に接続されている。ベース基板30を表面側から視て、外部導体211は、少なくとも第1実装部品用接続端子導体341と重なる位置に形成されている。ベース基板30を表面側から視て、外部導体212は、少なくとも第2実装部品用接続端子導体342と重なる位置に形成されている。外部導体212と外部導体211とは、離間している。
ベース基板30は、半導体基板31、裏面側再配線層321、および、表面側再配線層322を備える。裏面側再配線層321は、半導体基板31の第1面311に形成されており、表面側再配線層322は、半導体基板31の第2面312に形成されている。ベース基板30のX方向の寸法は、実装型インダクタ部品20のX方向の寸法よりも少し大きく、ベース基板30のY方向の寸法は、実装型インダクタ部品20のY方向の寸法よりも少し大きい。この大きくする量は、適宜設定可能であり、一例として、ベース基板30のX方向の寸法は、実装型インダクタ部品20のX方向の寸法よりも0.1[mm]程度大きく設定されており、ベース基板30のY方向の寸法は、実装型インダクタ部品20のY方向の寸法よりも0.1mm程度大きく設定されている。ベース基板30のZ方向の寸法(厚み)は、実装型インダクタ部品20のZ方向の寸法よりも小さく、例えば、0.05-0.1[mm]程度である。
裏面側再配線層321の外面、すなわち、裏面側再配線層321における半導体基板31側の面と反対側の面であり、ベース基板30の裏面301には、第1外部接続用端子導体331、第2外部接続用端子導体332、第3外部接続用端子導体333、ダミー端子導体334が形成されている。第1外部接続用端子導体331、第2外部接続用端子導体332、第3外部接続用端子導体333、および、ダミー端子導体334は、裏面301の四角にそれぞれ形成されている。
具体的に、第1外部接続用端子導体331は、裏面301におけるX方向の一方端でY方向の一方端の角部に形成されており、第2外部接続用端子導体332は、裏面301におけるX方向の一方端でY方向の他方端の角部に形成されている。第3外部接続用端子導体333は、裏面301におけるX方向の他方端でY方向の一方端の角部に形成されており、ダミー端子導体334は、裏面301におけるX方向の他方端でY方向の他方端の角部に形成されている。
表面側再配線層322の外面、すなわち、表面側再配線層322における半導体基板31側の面と反対側の面であるベース基板30の表面302には、第1実装部品用接続端子導体341と第2実装部品用接続端子導体342とが形成されている。
具体的に、第1実装部品用接続端子導体341は、表面302におけるX方向の一方端付近に形成されている。ベース基板30を表面側から視て、第1実装部品用接続端子導体341は、第1外部接続用端子導体331および第2外部接続用端子導体332と重なっていることが好ましい。これにより、ベース基板30の面積を小さくできる。
第2実装部品用接続端子導体342は、表面302におけるX方向の他方端付近に形成されている。ベース基板30を表面側から視て、第2実装部品用接続端子導体342は、第3外部接続用端子導体333およびダミー端子導体334と重なっていることが好ましい。これにより、ベース基板30の面積を小さくできる。
実装型インダクタ部品20の外部導体211は、第1実装部品用接続端子導体341に接合され、外部導体212は、第2実装部品用接続端子導体342に接続されている。なお、これらの接合は、図示していないが、はんだ等の接合材を用いればよい。
次に、ベース基板30の内部の構造を、より具体的に説明する。
半導体基板31は、Si等からなる。半導体基板31には、ESD保護素子40が形成されている。ESD保護素子40は、半導体基板31における第2面312側で、当該第2面312に露出する所定深さの領域に形成されている。ESD保護素子40は、n型半導体層(n型ウェル)401と、2つのp型半導体部402、403とを備える。n型半導体層401は、半導体基板31の表面側に所定の深さで形成されている。2つのp型半導体部402、403は、n型半導体層401内に、離間して形成されている。2つのp型半導体部402、403は、半導体基板31の第2面312に露出している。この2つのp型半導体部402、403の露出部は、ESD保護素子40の入出力端子となる。この構成により、互いにカソードが接続され、アノードがそれぞれ半導体基板31の第2面312に露出する2つのpn接合のダイオードが形成されている。これにより、ESD保護素子40は、ESD保護機能を有する。
裏面側再配線層321および表面側再配線層322は、樹脂層からなる。裏面側再配線層321の内部には、キャパシタ50が備えられている。キャパシタ50は、複数の強誘電体層501、複数の平板導体502を備える。強誘電体層501と平板導体502は、X方向およびY方向に広がる形状である。強誘電体層501は、BST等からなる。強誘電体層501と平板導体502とは、Z方向に交互に積層されている。すなわち、キャパシタ50は、MIM(Metal-Insulator-Metal)型のキャパシタである。このような構成とすることによって、キャパシタ50は、薄型でありながら、大きなキャパシタンスを実現できる。
裏面側再配線層321は、さらに、配線用導体611、612、613を備える。配線用導体611は、所謂コンタクトホール等のZ方向に延びる導体であり、配線用導体612、613は、X方向またはY方向に延びる導体である。
表面側再配線層322は、配線用導体621、622、623を備える。配線用導体621は、所謂コンタクトホール等のZ方向に延びる導体であり、配線用導体622、623は、X方向またはY方向に延びる導体である。
半導体基板31は、ESD保護素子40の形成部とは異なる箇所に、貫通ビア導体71を備える。貫通ビア導体71は、半導体基板31を第1面311から第2面312まで貫通する導体である。
ESD保護素子40の一方端(p型半導体部402)は、表面側再配線層322の所定の配線用導体621、623、622を介して、第1実装部品用接続端子導体341に接続されている。また、ESD保護素子40の他方端(p型半導体部403)は、図示していないが、第3外部接続用端子導体333に接続されている。
第1実装部品用接続端子導体341は、表面側再配線層322の所定の配線用導体622、621、半導体基板31の所定の貫通ビア導体71、裏面側再配線層321の所定の配線用導体611、612を介して、第1外部接続用端子導体331に接続されている。なお、貫通ビア導体71を用いずに、半導体基板31の側面に導体パターン(側面導体)を形成し、裏面側再配線層321側の導体と表面側再配線層322側の導体とを接続してもよい。
キャパシタ50の一方端の平板導体502は、裏面側再配線層321の所定の配線用導体611、612を介して、第3外部接続用端子導体333に接続されている。また、キャパシタ50の他方端の平板導体502は、裏面側再配線層321の所定の配線用導体613、半導体基板31の所定の貫通ビア導体71、表面側再配線層322の所定の配線用導体621、622を介して、第2実装部品用接続端子導体342に接続されている。
第2実装部品用接続端子導体342は、図示していないが、第2外部接続用端子導体332に接続されている。
このような接続構成によって、図4の回路構成は実現される。
そして、図3に示す構成では、ESD保護素子40が半導体基板31の表面側に配置され、キャパシタ50が裏面側再配線層321に配置され、ESD保護素子40とキャパシタ50との間に半導体基板31が存在する。したがって、ESD保護素子40とキャパシタ50との結合が抑制される。
また、キャパシタ50は、裏面側再配線層321内の配線用導体のみを介して、第3外部接続用端子導体333に接続される。これにより、キャパシタ50とグランドとの間の寄生インダクタンスを抑制できる。
また、ESD保護素子40は、表面側再配線層322内の配線用導体のみを介して、実装型インダクタ部品20に接続される。これにより、ESD保護素子40と実装型インダクタ部品20との間の寄生インダクタンスを抑制できる。
このように、本実施形態の構成を用いることによって、フィルタ部品10は、不要なインダクタンスや結合を抑制でき、所望のフィルタ特性を容易に実現できる。これにより、ESD保護機能を有し、且つ、優れたフィルタ特性のフィルタ部品10を容易に実現できる。
また、実装型インダクタ部品20は、ベース基板30の表面302に実装されているので、フィルタ部品10を小型に形成できる。
また、フィルタ部品10では、表面側再配線層322が樹脂層である。これにより、実装型インダクタ部品20をベース基板30に実装する際の衝撃を緩和できる。また、フィルタ部品10では、裏面側再配線層321が樹脂層である。これにより、フィルタ部品10を外部回路基板に実装する際の衝撃を、裏面側再配線層321で緩和できる。すなわち、耐衝撃性に優れたフィルタ部品10を実現できる。
また、フィルタ部品10では、インダクタLを形成する実装型インダクタ部品20と、ESD保護素子であるダイオードDおよびキャパシタCが形成されるベース基板30とは、別体である。したがって、実装型インダクタ部品20が磁性体で形成され、ベース基板30が半導体および樹脂で形成されていても、それぞれの信頼性を高く保てる。例えば、磁性体からなるインダクタをベース基板に対して一体に形成することは容易ではなく、信頼性が低下してしまうが、本実施形態の構成を備えることによって、この問題を解決できる。
また、半導体基板31に形成したダイオードDをESD保護素子とすることによって、誘電体基板内に空洞ギャップを設けてESD保護素子とする構成のような放電電圧を制御し難く、放電電圧が高くなり易いという問題も解決できる。
次に、本発明の第2の実施形態に係るESD保護機能付きフィルタ部品について、図を参照して説明する。図5は、本発明の第2の実施形態に係るベース基板の構成を示す断面図である。
本実施形態に係るESD保護機能付きフィルタ部品は、第1の実施形態に係るESD保護機能付きフィルタ部品10に対して、ベース基板30Aの構成において異なる。本実施形態に係るESD保護機能付きフィルタ部品の他の構成は、第1の実施形態に係るESD保護機能付きフィルタ部品10と同様であり、同様の箇所の説明は省略する。
ベース基板30Aは、概略的には、第1の実施形態に係るベース基板30に対して、ESD保護素子40およびキャパシタ50の配置において異なる。ベース基板30Aにおける、第1外部接続用端子導体331、第2外部接続用端子導体332、第1実装部品用接続端子導体341、および、第2実装部品用接続端子導体342は、第1の実施形態に係るベース基板30と同様である。
ESD保護素子40は、半導体基板31の第1面311側(裏面側)に形成されている。キャパシタ50は、表面側再配線層322の内部であって、半導体基板31の第2面312側に形成されている。すなわち、ESD保護素子40とキャパシタ50との間に、半導体基板31が介在する。これにより、ESD保護素子40とキャパシタ50との結合が抑制される。
ESD保護素子40のp型半導体部402は、裏面側再配線層321の所定の配線用導体611A、613A、612Aを介して、第1外部接続用端子導体331に接続されている。すなわち、ESD保護素子40は、裏面側再配線層321内の配線用導体のみを介して、第1外部接続用端子導体331に接続されている。これにより、ESD保護素子40と第1外部接続用端子導体331(第1端子P1)との間の寄生インダクタを抑制できる。なお、p型半導体部402は、裏面側再配線層321の所定の配線用導体611A、613A、半導体基板31の所定の貫通ビア導体71、および、表面側再配線層322の所定の配線用導体621A、622Aを介して、第1実装部品用接続端子導体341に接続されている。
ESD保護素子40のp型半導体部403は、裏面側再配線層321の所定の配線用導体611A、613A、612Aを介して、第3外部接続用端子導体333に接続されている。すなわち、ESD保護素子40は、裏面側再配線層321内の配線用導体のみを介して、第3外部接続用端子導体333に接続されている。これにより、ESD保護素子40と第3外部接続用端子導体333(第3端子P3:グランド接続用端子)との間の寄生インダクタを抑制できる。
キャパシタ50の一方端の平板導体502は、表面側再配線層322の所定の配線用導体621A、622Aを介して、第2実装部品用接続端子導体342に接続されている。これにより、キャパシタ50と実装型インダクタ部品20との間の寄生インダクタを抑制できる。なお、キャパシタ50の他方端の平板導体502は、表面側再配線層322の配線用導体623A、半導体基板31の所定の貫通ビア導体71、および、裏面側再配線層321の所定の配線用導体611A、612Aを介して、第3外部接続用端子導体333に接続されている。
このような構成であっても、第1の実施形態と同様に、不要なインダクタンスや結合を抑制でき、所望のフィルタ特性を容易に実現できる。これにより、ESD保護機能を有し、且つ、優れたフィルタ特性のフィルタ部品を容易に実現できる。
次に、本発明の第3の実施形態に係るESD保護機能付きフィルタ部品について、図を参照して説明する。図6は、本発明の第3の実施形態に係るベース基板の構成を示す断面図である。
本実施形態に係るESD保護機能付きフィルタ部品は、第2の実施形態に係るESD保護機能付きフィルタ部品に対して、ベース基板30Bの構成において異なる。本実施形態に係るESD保護機能付きフィルタ部品の他の構成は、第2の実施形態に係るESD保護機能付きフィルタ部品と同様であり、同様の箇所の説明は省略する。
ベース基板30Bは、第2の実施形態に係るベース基板30Aに対して、裏面側再配線層321B、キャパシタ80の構成において異なる。
ベース基板30Bは、半導体基板31、裏面側再配線層321B、および、表面側再配線層322Bを備える。裏面側再配線層321Bは、再配線層3211Bと再配線層3212Bとが積層された構成を備える。再配線層3211Bは、半導体基板31の第1面311に当接している。再配線層3212Bは、再配線層3211Bに当接し、ベース基板30Bの裏面を形成する。
再配線層3211Bは、SiO2等の無機材料からなり、再配線層3211Bは、樹脂層からなる。
キャパシタ80は、複数(図6では二枚)の平板導体801と、再配線層3211Bにおける複数の平板導体801によって挟まれる部分によって形成されている。再配線層3211Bにキャパシタ80を形成することによって、樹脂層からなる再配線層3212Bにキャパシタを形成するよりも損失を低減できる。
このような構成によって、再配線層3211Bは、耐衝撃性を有しながら、損失の小さなキャパシタを実現できる。
キャパシタ80の一方端の平板導体801は、再配線層3212Bの所定の配線用導体611B、612Bを介して、第3外部接続用端子導体333に接続されている。これにより、キャパシタ50と第3外部接続用端子導体333(第3端子P3:グランド接続用端子)との間の寄生インダクタを抑制できる。なお、キャパシタ80の他方端の平板導体801は、再配線層3221Cの配線用導体611B、半導体基板31の所定の貫通ビア導体71、および、表面側再配線層322Bの所定の配線用導体621B、622Bを介して、第2実装部品用接続端子導体342に接続されている。
ESD保護素子40のp型半導体部402は、裏面側再配線層321Bの所定の配線用導体611B、613B、612Bを介して、第1外部接続用端子導体331に接続されている。すなわち、ESD保護素子40は、裏面側再配線層321B内の配線用導体のみを介して、第1外部接続用端子導体331に接続されている。これにより、ESD保護素子40と第1外部接続用端子導体331(第1端子P1)との間の寄生インダクタを抑制できる。なお、p型半導体部402は、裏面側再配線層321Bの所定の配線用導体611B、613B、半導体基板31の所定の貫通ビア導体71、および、表面側再配線層322Bの所定の配線用導体621B、622Bを介して、第1実装部品用接続端子導体341に接続されている。
ESD保護素子40のp型半導体部403は、図示していない裏面側再配線層321Bの所定の配線用導体を介して、第3外部接続用端子導体333に接続されている。すなわち、ESD保護素子40は、裏面側再配線層321B内の配線用導体のみを介して、第3外部接続用端子導体333に接続されている。これにより、ESD保護素子40と第3外部接続用端子導体333(第3端子P3:グランド接続用端子)との間の寄生インダクタを抑制できる。
このような構成であっても、上述の各実施形態と同様に、不要なインダクタンスや結合を抑制でき、所望のフィルタ特性を容易に実現できる。これにより、ESD保護機能を有し、且つ、優れたフィルタ特性のフィルタ部品を容易に実現できる。
次に、本発明の第4の実施形態に係るESD保護機能付きフィルタ部品について、図を参照して説明する。図7は、本発明の第4の実施形態に係るベース基板の構成を示す断面図である。
本実施形態に係るESD保護機能付きフィルタ部品は、第1の実施形態に係るESD保護機能付きフィルタ部品10に対して、ベース基板30Cの構成において異なる。本実施形態に係るESD保護機能付きフィルタ部品の他の構成は、第1の実施形態に係るESD保護機能付きフィルタ部品と同様であり、同様の箇所の説明は省略する。
ベース基板30Cは、第1の実施形態に係るベース基板30に対して、裏面側再配線層321C、キャパシタ80の構成において異なる。
ベース基板30Cは、半導体基板31、裏面側再配線層321C、および、表面側再配線層322Cを備える。裏面側再配線層321Cは、再配線層3221Cと再配線層3222Cとが積層された構成を備える。再配線層3221Cは、半導体基板31の第2面312に当接している。再配線層3222Cは、再配線層3221Cに当接し、ベース基板30Cの表面を形成する。
再配線層3221Cは、SiO2等の無機材料からなり、再配線層3221Cは、樹脂層からなる。
キャパシタ80は、複数(図7では二枚)の平板導体801と、再配線層3221Cにおける複数の平板導体801によって挟まれる部分によって形成されている。再配線層3221Cにキャパシタ80を形成することによって、樹脂層からなる再配線層3222Cにキャパシタを形成するよりも損失を低減できる。
このような構成によって、再配線層3221Cは、耐衝撃性を有しながら、損失の小さなキャパシタを実現できる。
キャパシタ80の一方端の平板導体801は、再配線層3222Cの所定の配線用導体621C、622Cを介して、第2実装部品用接続端子導体342に接続されている。これにより、キャパシタ50と実装型インダクタ部品20との間の寄生インダクタを抑制できる。なお、キャパシタ80の他方端の平板導体801は、再配線層3221Cの配線用導体621C、半導体基板31の所定の貫通ビア導体71、および、裏面側再配線層321Cの所定の配線用導体611C、612Cを介して、第3外部接続用端子導体333に接続されている。
ESD保護素子40のp型半導体部402は、表面側再配線層322Cの所定の配線用導体621C、623C、622Cを介して、第1実装部品用接続端子導体341に接続されている。すなわち、ESD保護素子40は、表面側再配線層322C内の配線用導体のみを介して、第1実装部品用接続端子導体341に接続されている。これにより、ESD保護素子40と実装型インダクタ部品20との間の寄生インダクタを抑制できる。なお、p型半導体部402は、表面側再配線層322Cの所定の配線用導体621C、623C、半導体基板31の所定の貫通ビア導体71、および、裏面側再配線層321Cの所定の配線用導体611C、612Cを介して、第1外部接続用端子導体331に接続されている。p型半導体部403は、表面側再配線層322Cの所定の配線用導体621C、623C、半導体基板31の所定の貫通ビア導体71、および、裏面側再配線層321Cの所定の配線用導体611C、612Cを介して、第3外部接続用端子導体333に接続されている。
このような構成であっても、上述の各実施形態と同様に、不要なインダクタンスや結合を抑制でき、所望のフィルタ特性を容易に実現できる。これにより、ESD保護機能を有し、且つ、優れたフィルタ特性のフィルタ部品を容易に実現できる。
上述した各実施形態は、本発明の好適な形態の例であるが、これに限定されるものではなく、本発明の要旨を変更しない範囲で、種々変形して実施をすることができる。
10:フィルタ部品
20:実装型インダクタ部品
30、30A、30B、30C:ベース基板
31:半導体基板
40:ESD保護素子
50:キャパシタ
71:貫通ビア導体
80:キャパシタ
200:素体
211、212:外部導体
301:裏面
302:表面
311:第1面
312:第2面
321、321B、321C:裏面側再配線層
322、322B、322C:表面側再配線層
331:第1外部接続用端子導体
332:第2外部接続用端子導体
333:第3外部接続用端子導体
334:ダミー端子導体
341:第1実装部品用接続端子導体
342:第2実装部品用接続端子導体
401:n型半導体層
402:p型半導体部
403:p型半導体部
501:強誘電体層
502:平板導体
611、611A、611B、611C、612、613、621、621A、621B、621C、622、623A:配線用導体
801:平板導体
3211B、3212B、3221C、3222C:再配線層
C:キャパシタ
D:ダイオード
ESD:各種
L:インダクタ
P1:第1端子
P2:第2端子
P3:第3端子
20:実装型インダクタ部品
30、30A、30B、30C:ベース基板
31:半導体基板
40:ESD保護素子
50:キャパシタ
71:貫通ビア導体
80:キャパシタ
200:素体
211、212:外部導体
301:裏面
302:表面
311:第1面
312:第2面
321、321B、321C:裏面側再配線層
322、322B、322C:表面側再配線層
331:第1外部接続用端子導体
332:第2外部接続用端子導体
333:第3外部接続用端子導体
334:ダミー端子導体
341:第1実装部品用接続端子導体
342:第2実装部品用接続端子導体
401:n型半導体層
402:p型半導体部
403:p型半導体部
501:強誘電体層
502:平板導体
611、611A、611B、611C、612、613、621、621A、621B、621C、622、623A:配線用導体
801:平板導体
3211B、3212B、3221C、3222C:再配線層
C:キャパシタ
D:ダイオード
ESD:各種
L:インダクタ
P1:第1端子
P2:第2端子
P3:第3端子
Claims (9)
- 第1端子と第2端子との間に接続されたインダクタと、
前記第1端子とグランド端子との間に接続されたESD保護素子と、
前記第2端子と前記グランド端子との間に接続されたキャパシタと、
を備えた、ESD保護機能付きフィルタ部品であって、
磁性体の内部に形成されたインダクタ導体パターンによって前記インダクタが形成された実装型インダクタ部品と、
前記ESD保護素子と前記キャパシタとが形成されたベース基板と、を備え、
前記ベース基板は、
前記ESD保護素子が形成された半導体基板と、
前記半導体基板の表面に形成された表面側再配線層と、
前記半導体基板の裏面に形成された裏面側再配線層と、を備え、
前記表面側再配線層の外面には、前記実装型インダクタ部品が接続される第1実装部品用接続端子導体と第2実装部品用接続端子導体とが形成されており、
前記裏面側再配線層の外面には、前記第1端子を構成する第1外部接続用端子導体、前記第2端子を構成する第2外部接続用端子導体、および、前記グランド端子を構成する第3外部接続用端子導体が形成されており、
前記キャパシタは、前記表面側再配線層の内部または前記裏面側再配線層の内部に形成されている、
ESD保護機能付きフィルタ部品。 - 前記ESD保護素子は、前記半導体基板の表面側に形成されており、
前記キャパシタは、前記裏面側再配線層に形成されている、
請求項1に記載のESD保護機能付きフィルタ部品。 - 前記ESD保護素子は、前記半導体基板の裏面側に形成されており、
前記キャパシタは、前記表面側再配線層に形成されている、
請求項1に記載のESD保護機能付きフィルタ部品。 - 前記キャパシタは、前記半導体基板に当接し、強誘電体と平板導体とを交互に積層したMIM型のキャパシタである、
請求項2または請求項3に記載のESD保護機能付きフィルタ部品。 - 前記ESD保護素子は、前記半導体基板の表面側に形成されており、
前記キャパシタは、前記表面側再配線層に形成されている、
請求項1に記載のESD保護機能付きフィルタ部品。 - 前記ESD保護素子は、前記半導体基板の裏面側に形成されており、
前記キャパシタは、前記裏面側再配線層に形成されている、
請求項1に記載のESD保護機能付きフィルタ部品。 - 前記キャパシタは、対向する複数の平板導体と、該複数の平板導体によって挟まれた無機層とによって形成されている、
請求項5または請求項6に記載のESD保護機能付きフィルタ部品。 - 前記裏面側再配線層は、樹脂層を備える、
請求項1乃至請求項7のいずれかに記載のESD保護機能付きフィルタ部品。 - 前記表面側再配線層は、樹脂層を備える、
請求項8に記載のESD保護機能付きフィルタ部品。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201790000826.5U CN208433948U (zh) | 2016-08-01 | 2017-07-25 | 带有静电放电保护功能的滤波器部件 |
JP2018529312A JP6384644B2 (ja) | 2016-08-01 | 2017-07-25 | Esd保護機能付きフィルタ部品 |
US16/227,070 US10855074B2 (en) | 2016-08-01 | 2018-12-20 | Filter component having ESD protection function |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-150963 | 2016-08-01 | ||
JP2016150963 | 2016-08-01 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US16/227,070 Continuation US10855074B2 (en) | 2016-08-01 | 2018-12-20 | Filter component having ESD protection function |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018025694A1 true WO2018025694A1 (ja) | 2018-02-08 |
Family
ID=61072952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/026755 WO2018025694A1 (ja) | 2016-08-01 | 2017-07-25 | Esd保護機能付きフィルタ部品 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10855074B2 (ja) |
JP (1) | JP6384644B2 (ja) |
CN (1) | CN208433948U (ja) |
WO (1) | WO2018025694A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111293089A (zh) * | 2018-12-07 | 2020-06-16 | 南亚科技股份有限公司 | 封装结构 |
JP2020205342A (ja) * | 2019-06-17 | 2020-12-24 | ローム株式会社 | チップ部品 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018173522A1 (ja) * | 2017-03-22 | 2018-09-27 | 株式会社村田製作所 | 薄膜esd保護デバイス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6048332U (ja) * | 1983-09-09 | 1985-04-05 | 横河電機株式会社 | 避雷器 |
JP2007294746A (ja) * | 2006-04-26 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体パッケージ及び半導体パッケージの製造方法 |
WO2011152255A1 (ja) * | 2010-06-02 | 2011-12-08 | 株式会社村田製作所 | Esd保護デバイス |
JP2015159147A (ja) * | 2014-02-21 | 2015-09-03 | ローム株式会社 | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5812234B2 (ja) | 1976-12-24 | 1983-03-07 | 一實 奥田 | 表示入りダイヤモンドの製造方法 |
US7838965B2 (en) * | 2005-03-02 | 2010-11-23 | Nxp B.V. | ESD protected integrated capacitor with large capacity |
JP2007258629A (ja) | 2006-03-27 | 2007-10-04 | Yamaha Corp | チップサイズパッケージの製造方法 |
JP5072282B2 (ja) | 2006-07-31 | 2012-11-14 | 新日本無線株式会社 | 半導体装置 |
JP2008054055A (ja) | 2006-08-24 | 2008-03-06 | Kenwood Corp | 無線送信装置 |
US7786837B2 (en) * | 2007-06-12 | 2010-08-31 | Alpha And Omega Semiconductor Incorporated | Semiconductor power device having a stacked discrete inductor structure |
KR101199681B1 (ko) * | 2008-05-08 | 2012-11-08 | 가부시키가이샤 무라타 세이사쿠쇼 | Esd 보호 기능 내장 기판 |
WO2011152256A1 (ja) | 2010-06-01 | 2011-12-08 | 株式会社村田製作所 | 高周波モジュール |
JP5991297B2 (ja) | 2013-02-15 | 2016-09-14 | 株式会社村田製作所 | 有極型ローパスフィルタ、およびこれを備えた分波器 |
KR102029500B1 (ko) * | 2014-11-14 | 2019-10-07 | 삼성전기주식회사 | 복합 전자부품 및 그 실장 기판 |
-
2017
- 2017-07-25 WO PCT/JP2017/026755 patent/WO2018025694A1/ja active Application Filing
- 2017-07-25 JP JP2018529312A patent/JP6384644B2/ja active Active
- 2017-07-25 CN CN201790000826.5U patent/CN208433948U/zh active Active
-
2018
- 2018-12-20 US US16/227,070 patent/US10855074B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6048332U (ja) * | 1983-09-09 | 1985-04-05 | 横河電機株式会社 | 避雷器 |
JP2007294746A (ja) * | 2006-04-26 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体パッケージ及び半導体パッケージの製造方法 |
WO2011152255A1 (ja) * | 2010-06-02 | 2011-12-08 | 株式会社村田製作所 | Esd保護デバイス |
JP2015159147A (ja) * | 2014-02-21 | 2015-09-03 | ローム株式会社 | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111293089A (zh) * | 2018-12-07 | 2020-06-16 | 南亚科技股份有限公司 | 封装结构 |
CN111293089B (zh) * | 2018-12-07 | 2022-07-26 | 南亚科技股份有限公司 | 封装结构 |
JP2020205342A (ja) * | 2019-06-17 | 2020-12-24 | ローム株式会社 | チップ部品 |
JP7323343B2 (ja) | 2019-06-17 | 2023-08-08 | ローム株式会社 | チップ部品 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018025694A1 (ja) | 2018-11-08 |
CN208433948U (zh) | 2019-01-25 |
US20190123552A1 (en) | 2019-04-25 |
US10855074B2 (en) | 2020-12-01 |
JP6384644B2 (ja) | 2018-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101529900B1 (ko) | 전자부품 | |
US10916938B2 (en) | ESD-protective surface-mount composite component | |
KR102473422B1 (ko) | 적층형 전자 부품 및 그 실장 기판 | |
US10109576B2 (en) | Capacitor mounting structure | |
US10770451B2 (en) | Thin-film ESD protection device | |
JP6384644B2 (ja) | Esd保護機能付きフィルタ部品 | |
US9374901B2 (en) | Monolithic capacitor mounting structure and monolithic capacitor | |
WO2013164929A1 (ja) | 高周波モジュール | |
JP2016225369A (ja) | 電子部品 | |
JP5532087B2 (ja) | 実装構造 | |
US20210265555A1 (en) | Mountable electronic component and electronic circuit module | |
JP5459368B2 (ja) | チップ部品構造体 | |
JP6102770B2 (ja) | 高周波モジュール | |
US10804258B2 (en) | ESD protection device and signal transmission line | |
US11469593B2 (en) | Thin-film ESD protection device with compact size | |
JP5773096B1 (ja) | 高周波回路モジュール | |
WO2018008422A1 (ja) | Esd保護機能付きインダクタ | |
US20150181708A1 (en) | Semiconductor package module | |
JP6128924B2 (ja) | 高周波ノイズ対策用電源回路 | |
JPWO2015151810A1 (ja) | チップ型電子部品 | |
WO2021049399A1 (ja) | 電子部品モジュール | |
JP2005191411A (ja) | 高周波集積回路装置 | |
JP2007103560A (ja) | フレキシブル配線基板 | |
KR20120019191A (ko) | 전자 모듈 실장용 서브 보드 | |
JP2010278602A (ja) | 積層型誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2018529312 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17836800 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 17836800 Country of ref document: EP Kind code of ref document: A1 |