CN111293089B - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN111293089B
CN111293089B CN201910441375.4A CN201910441375A CN111293089B CN 111293089 B CN111293089 B CN 111293089B CN 201910441375 A CN201910441375 A CN 201910441375A CN 111293089 B CN111293089 B CN 111293089B
Authority
CN
China
Prior art keywords
molding compound
dielectric layer
layer
semiconductor element
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910441375.4A
Other languages
English (en)
Other versions
CN111293089A (zh
Inventor
周良宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN111293089A publication Critical patent/CN111293089A/zh
Application granted granted Critical
Publication of CN111293089B publication Critical patent/CN111293089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/302—Electrostatic
    • H01L2924/30205—Discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开关于一种封装结构，包括一半导体元件、一第一模塑料、一通孔、一第一介电层和一第二介电层、至少一个重布线、以及一第二模塑料。该第一模塑料与该半导体元件的一侧壁接触。该通孔形成在该第一模塑料内并且电连接到半导体元件。该第一介电层和该第二介电层形成在该半导体元件的一上侧和一下侧。该至少一个重布线形成在该第一介电层内并且电连接到该半导体元件和该通孔。该第二模塑料与该第一介电层的一侧壁接触。该至少一个重布线包括一静电放电保护特征或一金属‑绝缘体‑金属特征。

Description

封装结构
技术领域
本公开主张2018年12月7日申请的美国临时申请(62/776,544)及2019 年3月7日申请的美国正式申请(16/295,397)的优先权及益处，该美国临时申请及该美国正式申请的内容以全文引用的方式并入本文中。
背景技术
半导体工业通过不断减小最小特征尺寸继续改善各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多元件设计在给定的区域中。在某些应用中，这些较小的电子元件也配置有较小的封装。一些较小类型的半导体封装包括四方封装(QFP)、针栅阵列(PGA)、球栅阵列(BGA)、覆晶(FC)、三维集成电路(3DIC)、晶圆级封装(WLP)、铜柱凸块(BOT)封装和堆叠式封装层叠(PoP)结构。
一些电子电路可能会曝露在过电压或欠电压的条件下。过电压或欠电压条件可包括例如由物体或人向电子系统的电荷突然释放引起的静电放电 (ESD)事件。
此过电压或欠电压条件会损坏电子电路或对电路的操作产生不利的影响。当前已经开发了各种保护电路以保护电子电路免受过电压或欠电压条件的影响。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开提供一种封装结构，包括一半导体元件、一第一模塑料、一通孔、一第一介电层和一第二介电层、至少一个重布线、以及一第二模塑料。该第一模塑料与该半导体元件的一侧壁接触。该通孔形成在该第一模塑料内并且电连接到半导体元件。该第一介电层和该第二介电层形成在该半导体元件的一上侧和一下侧。该至少一个重布线形成在该第一介电层内并且电连接到该半导体元件和该通孔。该第二模塑料与该第一介电层的一侧壁接触。该至少一个重布线包括一静电放电(electrical static discharge，ESD) 保护特征或一金属-绝缘体-金属(metal-insulator-metal，MIM)特征。
在一些实施例中，该至少一个重布线包括该ESD保护特征，并且该ESD 保护特征是一ESD保护层。
在一些实施例中，该ESD保护层设置在该第一介电层内。
在一些实施例中，该ESD保护层与该至少一个重布线绝缘。
在一些实施例中，该至少一个重布线、该通孔和该半导体元件被该ESD 保护层围绕。
在一些实施例中，该ESD保护层的一顶视图实质上是矩形。
在一些实施例中，该矩形ESD保护层的至少一个侧面是波浪形。
在一些实施例中，该ESD保护层形成在该至少一个重布线的下方并且与该至少一个重布线间隔开。
在一些实施例中，该ESD保护层位于该通孔和该半导体元件的该侧壁之间。
在一些实施例中，该ESD保护层与该至少一个重布线绝缘。
在一些实施例中，该ESD保护层夹在该第一模塑料和该第一介电层之间。
在一些实施例中，该半导体元件和部分的该至少一个重布线被该ESD 保护层围绕。
在一些实施例中，该ESD保护层的一顶视图实质上是矩形。
在一些实施例中，该矩形ESD保护层的至少一侧是波浪形。
在一些实施例中，该ESD保护层设置在该至少一个重布线的上方并且与该至少一个重布线间隔开。
在一些实施例中，该ESD保护层位于该通孔和该半导体元件的该侧壁之间。
在一些实施例中，该ESD保护层与该至少一个重布线绝缘。
在一些实施例中，该ESD保护层设置在该第一介电层内或该第一介电层的上方。
在一些实施例中，该半导体元件和部分的该至少一个重布线被该ESD 保护层围绕。
在一些实施例中，该ESD保护层的一顶视图实质上是矩形。
在一些实施例中，该矩形ESD保护层的至少一侧是波浪形。
在一些实施例中，该至少一个重布线包括该MIM特征，该MIM特征是一电容器结构。
在一些实施例中，该至少一个重布线具有一第一部分和一第二部分，该第一部分电连接到该半导体元件，该第二部分电连接到该通孔，并且该电容器结构连接到该第一部分和该第二部分。
在一些实施例中，该电容器结构是一水平布置。
在一些实施例中，该至少一个重布线的该第一部分的一高度与该至少一个重布线的该第二部分的一高度相同。
在一些实施例中，该电容器结构是垂直布置。
在一些实施例中，该至少一个重布线的该第一部分高于该至少一个重布线的该第二部分。
在一些实施例中，该至少一个重布线的该第一部分低于该至少一个重布线的该第二部分。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开实施例的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1是流程图，例示本公开实施例的封装结构的制备方法。
图2至图16是剖视图，例示本公开实施例的封装结构的制作阶段。
图17是顶视图，例示本公开实施例的具有ESD保护特征的封装结构。
图18是沿图17中的剖面线17-17的特写横剖视图。
图19是顶视图，例示本公开实施例的具有ESD保护特征的封装结构。
图20至图22是沿图19中的剖面线19-19的特写横剖视图。
图23是顶视图，例示本公开实施例的具有MIM(金属-绝缘体-金属) 特征的封装结构。
图24是沿图23中的剖面线23-23的特写横剖视图。
图25是特写剖视图，例示本公开实施例的垂直布置的电容器结构。
图26是特写横剖视图，例示本公开实施例的垂直布置的电容器结构。
附图标记说明：
10 介电层
11 开口
12 重布线
17 剖面线
19 剖面线
20 重布线
23 剖面线
30 穿集成扇出型通孔
32 种子层
34 导电特征
40 半导体元件
41 半导体基底
42 粘合体
43 导电垫
44 介电层
45 封装
50 第一模塑料
52 侧壁
55 封装
60 介电层
62 侧壁
70 重布线
80 锡焊凸块
80A 锡焊凸块
90 第二模塑料
100 封装结构
100A 封装结构
100B 封装结构
100C 封装结构
110 载体
110A 载体
120 切割胶带
120A 切割胶带
130 光刻胶
132 开口
140 芯片接合膜
171 第一部分
172 第二部分
200A 静电放电保护层
200B 静电放电保护层
300A 电容器结构
300B 电容器结构
300C 电容器结构
301 第一电极
302 第二电极
303 介电部分
h1 厚度
h2 厚度
h3 厚度
L1 线
L2 线
S01 步骤
S02 步骤
S03 步骤
S04 步骤
S05 步骤
S06 步骤
S07 步骤
S08 步骤
S09 步骤
S10 步骤
S11 步骤
S12 步骤
S13 步骤
S14 步骤
S15 步骤
S16 步骤
S17 步骤
S18 步骤
S19 步骤
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”，“实施例”，“例示实施例”，“其他实施例”，“另一实施例”等是指本公开所描述的实施例可包含特定特征，结构或是特性，然而并非每一实施例必须包含该特定特征，结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开实施例的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开实施例的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中，本公开实施例的范围不限于实施方式的内容，而是由权利要求定义。
此外，可以包括其他特征和过程。例如，可以包括测试结构以帮助3D 封装或3DIC设备的验证测试。测试结构可以包括，例如，在重布层中或在允许测试3D封装或3DIC的基底上形成的测试垫，探针和/或探针卡的使用等。验证测试可以在中间结构以及最终结构上执行。此外，本文公开的结构和方法可以与测试方法结合使用，该测试方法结合已知良好晶粒的中间验证以增加产量并降低成本。
图1是流程图，例示本公开实施例的封装结构的制备方法。图2至图 16是剖视图，例示本公开实施例的封装结构的制作阶段。该制备方法开始于图1的步骤S01，在一第一载体上形成具有一重布线的一第一介电层；例如，参考图2，在载体110上形成具有重布线(RDL)20的介电层10。载体110可以是空白玻璃载体、空白陶瓷载体等，但本公开不限于此。介电层10可以是聚合物层。在一些实施例中，聚合物层可包括聚酰亚胺、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、ajinomoto增层膜(ABF)、阻焊膜(SR) 等，但本公开不限于此。此外，RDL20形成在介电层10内，并且部分的 RDL20通过介电层10曝露。在一些实施例中，形成一个RDL20的层包括形成覆盖铜种子层；形成和图案化覆盖在铜种子层上方的遮罩层；执行电镀以形成RDL20；去除遮罩层；以及执行快速蚀刻以去除未被RDL20覆盖的覆盖铜种子层的部分。在替代实施例中通过沉积金属层、图案化金属层、以及用介电层10填充RDL20之间的间隙来形成RDL20。图2中所示的 RDL20是一个层，图2是用于说明，本公开实施例的各种实施例在这方面不受限制。在替代实施例中，具有多层RDL20的介电层10形成在载体110 上。
该制备方法继续图1的步骤S02，在该第一介电层上形成一种子层。例如，参照图3，在介电层10和曝露的RDL20上形成种子层32。例如，通过PVD或金属箔层压合。种子层32可包括铜、铜合金、铝、钛、钛合金或其组合。在一些实施例中，种子层32包括钛层和钛层上的铜层。在替代实施例中，种子层32是铜层。
该制备方法继续图1的步骤S03，在该种子层上形成具有多个第一开口的一光刻胶。例如，参照图4，在种子层32上形成具有开口132的光刻胶 130。将光刻胶130施加在种子层32上，然后图案化以曝露种子层32的一些部分。结果，开口132形成在光刻胶130内，种子层32的一些部分通过开口132被曝露。
该制备方法继续图1的步骤S04，在该多个第一开口内形成多个导电特征。例如，参考图5，在开口132内形成数个导电特征34。导电特征34分别通过例如电镀形成在光刻胶130的开口132内，电镀可以是电镀、无电镀或金属膏印刷。导电特征34电镀在开口132下面的种子层32的曝露部分上。导电特征34可以包括铜、铝、钨、镍、焊料、银或其合金。导电特征34的顶视图形状可以是矩形、正方形、圆形或其他形状。导电特征34 的高度由随后放置的半导体元件40的厚度决定(参见图8)。
该制备方法继续图1的步骤S05，去除该光刻胶。例如，参考图6，在对导电特征34进行电镀之后，去除光刻胶130。在去除光刻胶130之后，曝露种子层32的一些部分。
该制备方法继续图1的步骤S06，去除未被该多个导电特征覆盖的该种子层的曝露部分。例如，参考图7，执行蚀刻步骤以去除未被导电特征34 覆盖的种子层32的曝露部分，其中蚀刻步骤可包括非等向性蚀刻。另一方面，由导电特征34覆盖的种子层32的一些部分保持不被蚀刻。在整个说明书中，导电特征34和种子层32的剩余下面部分组合称为通过集成扇出通孔(through Integrated Fan-Out，TIVs)30，其也被简称为通孔。虽然种子层32被例示出为与导电特征34分开的层，但是当种子层32由与相应的上覆导电特征34类似或实质相同的材料制成时，种子层32可以与种子层 32合并。导电特征34实质上没有任何可区分的界面。在替代实施例中，在种子层32和上覆导电特征34之间存在可区分的界面。
该制备方法继续图1的步骤S07，在该第一介电层上放置多个半导体元件。例如，参考图8，在介电层10上放置半导体元件40。半导体元件40 可以通过黏合剂42设置在介电层10上。半导体元件40可以是包括逻辑晶体管的逻辑半导体元件。在一些实施例中，半导体元件40被设计用于移动应用，并且可以是中央处理单元(CPU)晶粒、存储器晶粒、感测器晶粒等。在一些实施例中，半导体元件40包括与黏合剂42接触的半导体基底 41(例如硅基底)、半导体元件40的后表面(即，下表面)与黏合剂42接触。
在一些实施例中，导电垫43(例如铜柱)形成为半导体元件40的顶部，并且电耦合到半导体元件40中的诸如晶体管(未示出)的元件。在一些实施例中，介电质层44在相应的半导体元件40的顶表面上形成，导电垫43 至少在介电层44中具有一下部。在一些实施例中，导电垫43的顶表面可以与上表面实质齐平。或者，不形成介电层44，并且导电垫43从相应的半导体元件40突出(这种布置未示出)。
该制备方法继续图1的步骤S08，在该第一介电层上形成一第一模塑料。例如，参见图9，在介电层10上形成第一模塑料50，以与半导体元件 40和TIV30接触。第一模塑料50模塑在半导体元件40和TIV30周围。第一模塑料50填充半导体元件40和TIV30之间的间隙，并且可以与介电层 10接触。在一些实施例中，第一模塑料50包括基于聚合物的材料。术语“聚合物”可以指热固性聚合物、热塑性聚合物或其组合。在一些实施例中，聚合物基材料可包括塑料材料、环氧树脂、聚酰亚胺、聚对苯二甲酸乙二醇酯(PET)、聚氯乙烯(PVC)、聚甲基丙烯酸甲酯(PMMA)、掺杂有填料 (包括纤维、黏土、陶瓷或无机颗粒)的聚合物或其组合，但材料不限于此。
在一些实施例中，模塑料是曝光模塑料，其中半导体元件40和TIV30 的顶表面通过第一模塑料50曝露。此外，模塑料可以使用传递模塑来执行。在一些实施例中，使用模具(未示出)执行模塑以覆盖半导体元件40和 TIV30的顶表面，使得所得的第一模塑料50不会覆盖半导体元件40的顶表面，并且在传递模塑期间，对模具的内部空间施加真空，将模塑材料注入模具的内部空间以形成第一模塑料50。
得到的结构如图9所示，其中第一模塑料50与半导体元件40和TIV30 的侧壁接触。由于曝光模塑，TIV30和导电垫43的顶表面实质上与第一模塑料50的顶表面水平(共面)。结果，第一模塑料50的厚度h1和TIV30 的厚度实质相同。也就是说，TIV30延伸穿过第一模塑料50。
该制备方法继续步骤S09，形成一第二介电层及一重布线(RDL)，其中该重布线包含一ESD保护特征或一MIM特征。例如，参考图10，在半导体元件40、第一模塑料50和TIV30上形成介电层60，介电层60包括设置在其中的RDL70。在第一模塑料50、半导体元件40和TIV30上形成介电层60，使得第一模塑料50、半导体元件40和TIV30位于介电层10和介电层10之间。此外，RDL70形成在介电层60内和第一模塑料50上，使得 RDL70电连接到半导体元件40和TIV30。换句话说，介电层60在半导体元件40、第一模塑料50和TIV30上形成半导体元件40，其中RDL70设置在介电层60内。在一些实施例中，RDL70的一层的形成包括形成覆盖铜种子在覆盖铜种子层上方形成遮罩层；形成并图案化遮罩层；执行电镀以形成RDL70；去除遮罩层；以及执行快速蚀刻以去除覆盖铜的部分。在替代实施例中，通过沉积金属层、图案化金属层、以及用介电层60填充RDL70 之间的间隙来形成RDL70。
RDL70可包括金属或金属合金，包括铝、铜、钨和/或其合金。在这样的实施例中，介电层60可以包括聚合物，例如聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等。或者，介电层60可以包括无机介电材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅等。
该制备方法继续图1的步骤S10，将该第一载体从该第一介电层上剥离。例如，参考图11，在TIV30、半导体元件40和第一模塑料50上形成介电层60和RDL70之后，将切割带120黏附到介电层60上。图10中有切割带120的结构可以翻转，然后将载体110从介电层10上剥离。
该制备方法继续图11的步骤S11，图案化该第一介电层以形成多个第二开口，其至少部分地曝露该重布线。例如，参考图11，在载体110从介电层10脱黏之后，图案化介电层10以形成开口11以至少部分地曝露 RDL20。在一些实施例中，可以通过激光钻孔在介电层10中形成开口11，但是也可以使用光学光刻工艺。
该制备方法继续图1的步骤S12，在该多个第二开口中形成多个锡焊凸块。例如，参考图12，在开口11中形成锡焊凸块80和80A。锡焊凸块80 和80A形成在RDL20的曝露部分上。锡焊凸块80和80A可以通过焊膏印刷工艺形成，该工艺施加到曝露的RDL20上。根据曝露的位置RDL20，模板可以用于在RDL20的顶部上印刷焊膏。应用回流工艺使得焊膏可以聚结到RDL20顶部的锡焊凸块80和80A中。在一些实施例中，锡焊凸块80的尺寸与锡焊凸块80A的尺寸不同。在一些实施例中，锡焊凸块80A小于锡焊凸块80。
该制备方法继续图1的步骤S13，锯切该第一模塑料。例如，参考图 12，锯切第一模塑料50。在形成锡焊凸块80和80A之后，执行分割工艺以沿着线L1穿过介电层10、第一模塑料50和介电层60，使得多个芯片级封装55可以形成在切割带120上。
该制备方法继续图1的步骤S14，将该第一介电层附着到一第二载体。例如，参考图12，介电层10附着到载体110A。在锯切步骤之后，从切割带120拾取芯片级封装55，然后将拾取的封装55放置在载体110A上方的晶粒附着膜(DAF)140上。因此，载体110A上的晶粒附着膜140可以覆盖锡焊凸块80和80A以及介电层10以进行保护。换句话说，锡焊凸块80 和80A嵌入在晶粒附着膜140内。图13中所示的拾取封装55的数量仅是说明目的，本公开实施例的各种实施例在这方面不受限制。在一些实施例中，载体110A可以与图2至图10中所示的载体110相同。在替代实施例中，载体110A与载体110不同，并且本公开实施例的各种实施例在这方面不受限制。在一些实施例中，载体110A可以是空白玻璃载体、空白陶瓷载体等。
该制备方法继续图1的步骤S15，在该第一模塑料周围形成一第二模塑料。例如，参考图13，在第一模塑料50周围形成第二模塑料90。在将封装55放置在晶粒附着膜140上之后，在封装55周围模塑第二模塑料90。介电层10、介电层60和第一模塑料50被第二模塑料包围。介电层10的底表面实质上与第二模塑料90的底表面共面，介电层60的顶表面实质上与第二模塑料90的顶表面共面。第二模塑化合物90可以是聚合物、树脂等。第二模塑料90和第一模塑料50可以由相同材料或不同材料制成，本公开实施例的各种实施方案在这方面不受限制。在一些实施例中，第二模塑料 90包括模塑底部填充物，其用作模塑料和底部填充剂。因此，第二模塑料 90填充到两个相邻封装55之间的间隙中，并且可以与封装55接触并且可以围绕封装55。
在一些实施例中，模塑是曝光模塑，其中封装55的顶表面通过第二模塑料90曝露。此外，模塑可以使用传递模塑进行。在一些实施例中，使用模具(未示出)进行模塑以覆盖封装55的顶表面，使得所得的第二模塑料 90不覆盖封装55的顶表面。在传递模塑期间，通过真空将模塑材料注入模具的内部空间，并且将模塑材料注入模具的内部空间，以形成第二模塑料 90。
由于曝光模塑，第二模塑料90的顶表面可以与封装55的顶表面实质齐平。在一些实施例中，第二模塑料90的顶表面实质上与顶表面共面。在替代实施例中，第二模塑料90的顶表面略低于封装55的顶表面，本公开实施例的各种实施例在这方面不受限制。
第二模塑料90围绕介电层60、第一模塑料50和介电层10形成。此外，第二模塑料90的厚度h2与相应封装55的第一模塑料50、介电层10和介电层60的总厚度h3实质相同。
由于第二模塑料90通过模塑工艺形成封装，所以可以减小每个封装55 的面积与相应的半导体元件40的面积的比率。结果，在封装55的制造过程期间(例如，图2至图12中所示的制造过程)，由于第一模塑料50的量的减少，可以防止封装55的翘曲，从而提高了封装55的工艺良率和可靠性。
该制备方法继续图1的步骤S16和S17，分别将一切割带粘附到该第二模塑料和第二介电层上和将该第二载体从一晶粒附着膜上剥离。例如，参考图14，在形成第二模塑料90之后，将切割带120A黏附到第二模塑料90 和介电层60上。可以翻转图13中具有切割带120A的结构，然后将载体 110A从晶粒附着膜140上剥离。所得到的结构如图13所示。在一些实施例中，切割带120A可以与图11和图12中所示的切割带120相同。在替代实施例中，切割带120A与切割带120不同，本公开实施例的各种实施例在这方面不受限制。
该制备方法继续图1的步骤S18，去除该晶粒附着膜。例如，参考图 15，去除晶粒附着膜140。在移除载体110A之后，从封装55清除晶粒附着膜140，使得锡焊凸块80和80A以及介电层10曝露。
该制备方法继续步骤S19，锯切该第二模塑料形成至少一个封装结构。例如，参考图16和图17，锯切第二模塑料90以形成至少一个封装结构100。在图15中，沿线L2执行锯切的步骤以锯穿图15的结构。结果，锯切具有嵌入式封装55的第二模塑料90以形成多个单独的封装，其中每个封装具有半导体元件40、第一模塑料50和第二模塑料90。换句话说，在锯切步骤之后，从切割带120A中拾取至少一个封装结构100。在锯切的步骤中，封装结构100的尺寸可以由第二模塑料90的锯切位置决定，因此可以实现封装结构100的期望尺寸。
图16是封装结构100的剖视图。由于第二模塑料90的厚度h2与第一模塑料50、介电层10和介电层60的总厚度h3实质相同，第一模塑料50 的厚度h1小于第二模塑料90的厚度h2。此外，第一模塑料50与半导体元件40的侧壁45接触。第二模塑料90接触介电层10的侧壁12、第一模塑料50的侧壁52和介电层60的侧壁62。换句话说，介电层10和第二模塑料90具有界面，第一模塑料50和第二模塑料90具有界面，介电层60和第二模塑料90具有界面。
图17是顶视图，例示本公开实施例的具有ESD保护特征的封装结构 100A。图18是沿图17中的剖面线17-17的特写横剖视图。在一些实施例中，在步骤S09中形成ESD保护特征。也就是说，ESD保护特征和RDL70 一体地形成。在一些实施例中，ESD保护特征是通过类似于RDL的制造工艺在介电层60中形成的ESD保护层200A。在一些实施例中，ESD保护层200A通过介电层60与RDL(重布线)70电绝缘。
在一些实施例中，半导体元件40被第一模塑料50包围，第一模塑料 50被第二模塑料90包围。换句话说，第一模塑料50位于半导体元件40和第二模塑料90之间，因此，第二模塑料90没有导电特征34。因为第二模塑料90是在形成封装55之后形成的，所以第二模塑料90可以将封装结构 100A扩展到所需的尺寸。
此外，如图17所示，RDL70、TIV(通孔)30和半导体元件40被ESD 保护层200A围绕。在一些实施例中，ESD保护层200A的顶视图实质上是矩形的。在一些实施例中，矩形ESD保护层的至少一侧是波浪形的。因此， ESD保护层200A可以保护半导体元件40免受ESD引起的损坏。
图19是顶视图，例示本公开实施例的具有ESD保护特征的封装结构 100B。图20至图22是沿图19中的剖面线19-19的特写横剖视图。在一些实施例中，在步骤S09中形成ESD保护特征。也就是说，ESD保护特征和 RDL70一体地形成。
在一些实施例中，ESD保护特征是ESD保护层200B。在一些实施例中，ESD保护层200B形成在RDL70下方并与RDL70间隔开。在一些实施例中，ESD保护层200B水平地位于TSV(通孔)30和半导体的侧壁45之间。在一些实施例中，ESD保护层200B与RDL70电绝缘。在一些实施例中，ESD保护层200B垂直夹在第一模塑料和介电层60之间，如图20所示。在一些实施例中，ESD保护层200B垂直设置在介电层60中(如图21所示) 或介电层60上方(如图22所示) 。
在一些实施例中，半导体元件40被第一模塑料50包围，并且第一模塑料50被第二模塑料90包围。换句话说，第一模塑料50位于半导体元件 40和第二模塑料90之间，因此，第二模塑料90没有导电特征34。因为第二模塑料90是在形成封装55之后形成的，所以第二模塑料90可以将封装结构100B扩展到所需的尺寸。
此外，在一些实施例中，半导体元件40和部分的RDL70被ESD保护层200B围绕。在一些实施例中，ESD保护层200的顶视图实质上是矩形的。在一些实施例中，矩形ESD保护层200B的至少一侧是波浪形的。因此， ESD保护层200可以保护半导体元件40免受ESD引起的损坏。
图23是顶视图，例示本公开实施例的具有MIM(金属-绝缘体-金属) 的封装结构100C。图24是沿图23中的剖面线23-23的特写横剖视图。在一些实施例中，在步骤S09中形成MIM特征。也就是说，MIM特征和RDL70 一体地形成。
在一些实施例中，MIM特征是电容器结构300A。在一些实施例中， RDL70具有第一部分171和第二部分172。在一些实施例中，第一部分171 电连接到半导体元件40，第二部分172电连接到TIV(通孔)在一些实施例中，电容器结构300A包括第一电极301、第二电极302和在第一电极301 和第二电极302之间的介电质部分303，其中第一电极301电连接到第一部分。在一些实施例中，电容器结构300A水平布置，第二电极302电连接到第二部分172。在一些实施例中，每一个RDL70的第一部分171的高度与每个RDL70的第二部分172的高度相同。
图25是特写剖视图，例示本公开实施例的垂直布置的电容器结构 300B。在一些实施例中，每一个RDL70的第一部分171高于每个RDL70 的第二部分172。
26是特写横剖视图，例示本公开实施例的垂直布置的电容器结构 300C。在一些实施例中，每一个RDL70的第一部分171低于每一个RDL70 的第二部分172。
本公开提供一种封装结构100，包括半导体元件40、第一模塑料50、通孔(TIV)30、第一介电层60和第二介电层10、RDL70以及第二模塑料 90。第一模塑料50与半导体元件40的侧壁接触。TIV30在第一模塑料50 内形成并电连接到半导体元件。第一介电层60和第二介电层10形成在半导体元件40的上侧和下侧。RDL70形成在第一介电层60中并且电连接到半导体元件40和TIV30。第二模塑料90与第一介电层60的侧壁接触。 RDL70包括ESD保护特征或MIM特征。ESD保护特征或MIM特征可以保护半导体元件40免受ESD引起的损坏。
在上述封装结构中，采用两个模塑步骤来形成封装结构。封装结构的最终尺寸可以通过围绕第一模塑料设置的第二模塑料的不同区域来确定。换句话说，通过利用第二模塑料，封装结构可以实现多样化的产品尺寸。此外，在第二模塑料上或中没有RDL或介电层。因此，可以降低制造封装结构的成本。
虽然已详述本公开及其优点，然而应理解可进行各种变化，取代与替代而不脱离权利要求所定义的本公开实施例的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中该的工艺，机械，制造，物质组成物，手段，方法与步骤的特定实施例。该技艺的技术人士可自本申请公开的内容理解柯林斯根据本。公开而使用与该译者的对应实施译文具有相同功能或是达到实质相同查询结果的现存或是未来发展的工艺，机械，制造，物质组成物，手段，方法，或步骤。据此，这些工艺，机械，制造，物质组成物，手段，方法，或步骤是包含于本公开的权利要求内。

Claims (1)

1.一种封装结构，包括：
一半导体元件；
一第一模塑料，与该半导体元件的一侧壁接触；
一通孔，设置在该第一模塑料内，该通孔电连接到该半导体元件；
一第一介电层和一第二介电层，分别设置在该半导体元件的一上侧和一下侧；
至少一个重布线，设置在该第一介电层和该第二介电层内，该至少一个重布线电连接到该半导体元件和该通孔；以及
一第二模塑料，与该第一介电层的一侧壁接触；
其中，该至少一个重布线包括一金属-绝缘体-金属MIM特征；
该MIM特征是一电容器结构；
该至少一个重布线具有一第一部分和一第二部分，该第一部分电连接到该半导体元件，该第二部分电连接到该通孔，以及该电容器结构连接到第一部分和第二部分；
该电容器结构是水平布置；
该至少一个重布线的该第一部分的一高度与该至少一个重布线的该第二部分的一高度相同；
该电容器结构包括第一电极、第二电极和在第一电极和第二电极之间的介电质部分，其中该第一电极电连接到该第一部分，该第二电极电连接到该第二部分。
CN201910441375.4A 2018-12-07 2019-05-24 封装结构 Active CN111293089B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862776544P 2018-12-07 2018-12-07
US62/776,544 2018-12-07
US16/295,397 US11088095B2 (en) 2018-12-07 2019-03-07 Package structure
US16/295,397 2019-03-07

Publications (2)

Publication Number Publication Date
CN111293089A CN111293089A (zh) 2020-06-16
CN111293089B true CN111293089B (zh) 2022-07-26

Family

ID=70971167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910441375.4A Active CN111293089B (zh) 2018-12-07 2019-05-24 封装结构

Country Status (3)

Country Link
US (1) US11088095B2 (zh)
CN (1) CN111293089B (zh)
TW (1) TWI726306B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495534B2 (en) * 2021-04-12 2022-11-08 Nanya Technology Corporation Semiconductor device with test pad and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150340248A1 (en) * 2010-11-26 2015-11-26 Siliconware Precision Industries Co., Ltd. Fabrication method of package having esd and emi preventing functions
CN105990293A (zh) * 2015-03-16 2016-10-05 联发科技股份有限公司 半导体封装组件
WO2018025694A1 (ja) * 2016-08-01 2018-02-08 株式会社村田製作所 Ｅｓｄ保護機能付きフィルタ部品
CN108666280A (zh) * 2017-03-30 2018-10-16 台湾积体电路制造股份有限公司 封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9577025B2 (en) 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
TWM519281U (zh) 2015-12-28 2016-03-21 Metrics Technology Co Ltd J 指紋辨識裝置
US11088134B2 (en) 2016-11-07 2021-08-10 Dialog Semiconductor (Uk) Limited Electrostatic discharge device and split multi rail network with symmetrical layout design technique
US10468345B2 (en) 2017-05-19 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. 3D IC decoupling capacitor structure and method for manufacturing the same
KR102385549B1 (ko) * 2017-08-16 2022-04-12 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US10468339B2 (en) * 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
TWI672791B (zh) * 2018-05-07 2019-09-21 財團法人工業技術研究院 晶片封裝結構及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150340248A1 (en) * 2010-11-26 2015-11-26 Siliconware Precision Industries Co., Ltd. Fabrication method of package having esd and emi preventing functions
CN105990293A (zh) * 2015-03-16 2016-10-05 联发科技股份有限公司 半导体封装组件
WO2018025694A1 (ja) * 2016-08-01 2018-02-08 株式会社村田製作所 Ｅｓｄ保護機能付きフィルタ部品
CN108666280A (zh) * 2017-03-30 2018-10-16 台湾积体电路制造股份有限公司 封装结构

Also Published As

Publication number Publication date
TWI726306B (zh) 2021-05-01
TW202023004A (zh) 2020-06-16
CN111293089A (zh) 2020-06-16
US20200185341A1 (en) 2020-06-11
US11088095B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
US10157808B2 (en) Package structure and method of forming package structure
US11817437B2 (en) Method of forming package structure
CN109309076B (zh) 封装结构及其制造方法
US9911672B1 (en) Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
US9035461B2 (en) Packaged semiconductor devices and packaging methods
US10522476B2 (en) Package structure, integrated fan-out package and method of fabricating the same
US11004797B2 (en) Package structure, semiconductor package and method of fabricating the same
US10134685B1 (en) Integrated circuit package and method of fabricating the same
US10797008B2 (en) Semiconductor package and manufacturing method thereof
US10163854B2 (en) Package structure and method for manufacturing thereof
US9831215B1 (en) Semiconductor package and forming method thereof
US20210384075A1 (en) Method of Fabricating Redistribution Circuit Structure
KR20170115378A (ko) 반도체 패키지 및 그 제조 방법
US10867947B2 (en) Semiconductor packages and methods of manufacturing the same
US11114311B2 (en) Chip package structure and method for forming the same
CN111293089B (zh) 封装结构
US20230197662A1 (en) Package
US10867928B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant