JP5459368B2 - チップ部品構造体 - Google Patents

Description

本発明は、積層セラミックコンデンサと、該積層セラミックコンデンサを回路基板に実装する際に用いるインターポーザーとを備えたチップ部品構造体に関する。

現在、チップ部品、特に小型の積層セラミックコンデンサは、携帯電話等の移動体端末に多く利用されている。積層セラミックコンデンサは、コンデンサとして機能する矩形状の部品本体と、該部品本体の対向する両端に形成された外部電極とから構成される。

従来、一般的には、特許文献１に示すように、積層セラミックコンデンサは、移動体端末の回路基板の実装用ランドに外部電極を直接載置し、実装用ランドと外部電極とをはんだ等の接合剤で接合することで、回路基板に電気的物理的に接続されていた。

ところが、積層セラミックコンデンサは、当該積層セラミックコンデンサに印加される電圧の変化によって、機械的な歪みが生じることがある。当該歪みが発生すると、歪みは回路基板に伝達されて、回路基板が振動する。回路基板が振動すると、人の耳に聞こえる振動音が生じることがある。

これを解決する構成として、例えば、特許文献２，３には、実装用ランドに直接積層セラミックコンデンサを実装しないことが記載されている。特許文献２では、絶縁性基板からなるインターポーザーを用いている。インターポーザーを用いる場合、積層セラミックコンデンサをインターポーザーの上面電極に接合し、当該インターポーザーの下面電極を回路基板の実装用電極に接合している。上面電極と下面電極とは、インターポーザーを貫通するビアホールにより導通されている。特許文献３では、導電性支持部材で積層セラミックコンデンサの外部電極側端部を挟み込んで中空に支持し、導電性支持部材の底面を回路基板実装用電極に接合している。

特開平８−５５７５２号公報 特開２００４−１３４４３０号公報 特開２０１０−１２３６１４号公報

しかしながら、上述の特許文献２の構成では、インターポーザーにおける下面電極の配列方向と、上面電極の配列方向が交差する、すなわち積層セラミックコンデンサの外部電極の配列方向とインターポーザーの回路基板への実装電極の配列方向とが交差するという、特殊な構造を用いている。したがって、積層セラミックコンデンサを回路基板へ直接実装して振動音が発生してしまった場合に、当該特許文献２の構成ではランドパターンの変更等を要することになる。しかしながら、高密度実装が要求される現在の回路基板ではこのようなランドパターンの変更による改善は困難であった。また、小型化が容易でなく、さらに高コスト化してしまう可能性があった。

また、特許文献３の構成では、導電性支持部材により中空に保持されるので、低背化することが困難であった。また、積層セラミックコンデンサと回路基板との間隔を適切に空けて実装することが困難であった。さらに、導電性支持部材は、平板状の導電体を用いるため、実装強度を十分に確保することが困難であった。

したがって、本発明の目的は、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を有し、振動音の発生を抑制できるチップ部品構造体を実現することにある。

この発明は、積層セラミックコンデンサと絶縁性の主平板からなるインターポーザーとから構成されるチップ部品構造体に関する。積層セラミックコンデンサは、複数のセラミック層と内部電極とが交互に積層されたセラミック積層体と、該セラミック積層体の両端に形成された第１外部電極および第２外部電極とを備える。インターポーザーは絶縁性を有し、対向する第１主面と第２主面とを有する平板状からなる。インターポーザーは、第１外部電極が実装される第１実装用電極および第２外部電極が実装される第２実装用電極が第１主面に形成されている。インターポーザーは、第１実装用電極に接続する第１外部接続用電極および第２実装用電極に接続する第２外部接続用電極が第２主面に形成されている。このような構成の上で、インターポーザーは、第１実装用電極および第２実装用電極が配列する長手方向の両端となる第１端部および第２端部の前記長手方向に直交する短手方向の略中央の位置に、長手方向の両端から中央方向に凹み、第１外部電極または第２外部電極の底面下に少なくとも一部が入り込む形状の第１凹部および第２凹部をそれぞれ備える。第１実装用電極と第１外部接続用電極を接続する第１接続導体は、第１凹部の側壁面に形成され、第２実装用電極と第２外部接続用電極とを接続する第２接続導体は、第２凹部の側壁面に形成されている。

この構成では、積層セラミックコンデンサの底面側まで入り込む凹部を備え、当該凹部に接続導体が形成されているため、接合剤が第１外部電極および第２外部電極の主面（積層セラミックコンデンサの対向する両面）にぬれ上がるまでに、まず、凹部の接続導体から接合剤がぬれ上がり、その一部が、第１外部電極および第２外部電極の底面（実装面）に付着する。したがって、第１、第２外部電極の主面における印加電圧の変化による積層セラミックコンデンサの歪みが大きい領域にぬれ上がる接合剤の量を抑制することができる。また、平板状のインターポーザーを用いて、当該インターポーザー上に積層セラミックコンデンサを実装する構造であるので、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を実現できる。

さらに、このような凹部を設けることで、インターポーザーが積層セラミックコンデンサよりも大きくても、積層セラミックコンデンサの第１外部電極および第２外部電極と、凹部の第１接続導体および第２接続導体が、平面視して、少なくとも一部が重なる。このため、外部回路基板に形成するチップ部品構造体用の実装用ランドを、積層セラミックコンデンサを直接実装するための実装用ランドと略同じ位置、形状にしても、接合剤による接合を確実に行える。

また、この発明は、積層セラミックコンデンサと絶縁性の主平板からなるインターポーザーとから構成されるチップ部品構造体に関する。積層セラミックコンデンサは、複数のセラミック層と内部電極とが交互に積層されたセラミック積層体と、該セラミック積層体の両端に形成された第１外部電極および第２外部電極とを備える。インターポーザーは絶縁性を有し、対向する第１主面と第２主面とを有する平板状からなる。インターポーザーは、第１外部電極が実装される第１実装用電極および第２外部電極が実装される第２実装用電極が第１主面に形成されている。インターポーザーは、第１実装用電極に接続する第１外部接続用電極および第２実装用電極に接続する第２外部接続用電極が第２主面に形成されている。このような構成の上で、第１主面および第２主面の法線方向から見て第１凹部を形成する側壁面における積層セラミックコンデンサと重なり合う範囲の側壁面のみに第１接続導体が形成されている。第１主面および第２主面の法線方向から見て第２凹部を形成する側壁面における積層セラミックコンデンサと重なり合う範囲の側壁面のみに第２接続導体が形成されている。

この構成では、接合剤の第１外部電極および第２外部電極へのぬれ上がりをさらに抑制することができる。

また、この発明のチップ部品構造体では、第１外部電極および第２外部電極に接合する接合剤の高さは、第１外部電極および前記第２外部電極における積層セラミックコンデンサの実装面から約１／４以下であることが好ましい。

このような高さ範囲に接合剤を付ければ、図４に示すような歪みが大きな領域への接合剤の付着が抑制できる。

この発明に示すチップ部品構造体を用いて積層セラミックコンデンサを回路基板へ実装すれば、振動音の発生を抑制できる。さらに、構造が簡素で小型化が可能であり、回路基板への実装構造も容易になる。また、従来の一般的な実装構造と同等の実装強度および電気特性を確保することもできる。

第１の実施形態に係るチップ部品構造体１０の外観斜視図および実装状態斜視図である。 第１の実施形態に係るチップ部品構造体１０の四面図である。 第１の実施形態に係るチップ部品構造体１０の実装状態を示す第１側面図および第２側面図である。 積層セラミックコンデンサの電圧印加による歪み分布を示す図である。 第１の実施形態に係るチップ部品の振動音抑制効果を示す図である。 第２の実施形態に係るチップ部品構造体１０Ａの四面図である。 第３の実施形態に係るチップ部品構造体１０Ｂの三面図である。 第４の実施形態に係るチップ部品構造体１０Ｃの斜視図および側面図である。

本発明の第１の実施形態に係るチップ部品構造体について、図を参照して説明する。図１（Ａ）は第１の実施形態に係るチップ部品構造体１０の外観斜視図であり、図１（Ｂ）はチップ部品構造体１０の実装状態斜視図である。図２は第１の実施形態に係るチップ部品構造体１０の四面図であり、図２（Ａ）は平面図、図２（Ｂ）は第１（長手面側）側面図、図２（Ｃ）は第２（短手面側）側面図、図２（Ｄ）は裏面図である。図３は第１の実施形態に係るチップ部品構造体１０の実装状態を示す第１側面図および第２側面図である。

チップ部品構造体１０は、積層セラミックコンデンサ２０とインターポーザー３０を備える。

積層セラミックコンデンサ２０は、平板状からなる複数の内部電極２００が、誘電体層を挟んで所定枚数積層された直方体状のセラミック積層体２１を備える。セラミック積層体２１の長手方向の両端（本発明の第１素子端面および第２素子端面に相当する。）には、それぞれ異なる内部電極２００に接続する第１外部電極２２１および第２外部電極２２２が形成されている。第１外部電極２２１および第２外部電極２２２は、長手方向の両端面のみでなく、当該長手方向の両端面から短手方向（長手方向に直交する方向）の両端面および天面および底面にかけて広がるように形成されている。第１外部電極２２１および第２外部電極２２２には、耐腐食性や導電性を加味して所定の金属メッキが施されている。

このように形成される積層セラミックコンデンサ２０は、例えば、長さ（長手方向）×幅（短手方向）が、３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２５ｍｍ、１．６ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ、０．８ｍｍ×０．４ｍｍ、０．６ｍｍ×０．３ｍｍ等の寸法で形成されている。

インターポーザー３０は、絶縁性基板３１を備える。絶縁性基板３１は、例えば０．５ｍｍ程度〜１．０ｍｍ程度の厚みからなる絶縁性樹脂により形成されている。絶縁性基板３１は、平板面である第１主面および第２主面に直交する方向から見て、積層セラミックコンデンサ２０と相似な略矩形状に形成されている。

絶縁性基板３１は、第１主面および第２主面に直交する方向から見て、長手方向、短手方向ともに、積層セラミックコンデンサ２０よりも若干大きく形成されている。例えば、積層セラミックコンデンサ２０の長さおよび幅に対して所定の割合ではみ出すような大きさや、積層セラミックコンデンサ２０の外周に対して所定長さはみ出す形状で形成されている。

絶縁性基板３１の長手方向の両端（本発明の第１端部および第２端部に相当する。）には、短手方向の略中央位置に、第１主面および第２主面に直交する方向から見て、所定の径からなる円弧が形成されるように、絶縁性基板３１の厚み方向に貫通する凹部３１０が、それぞれ形成されている。

各凹部３１０（本発明の第１凹部および第２凹部に相当する。）は、積層セラミックコンデンサ２０の第１外部電極２２１および第２外部電極２２２の底面下に、円弧の中間部が入り込む形状で形成されている。言い換えれば、第１主面および第２主面に直交する方向から見て、各凹部３１０は、円弧の中間部が積層セラミックコンデンサ２０と重なるように形成されている。また、他の表現で示せば、積層セラミックコンデンサ２０は、両端の第１外部電極２２１および第２外部電極２２２がそれぞれ凹部３１０の中間部に重なるように実装されている。

絶縁性基板３１の第１主面（表面）には、第１実装用電極３２１および第２実装用電極３３１が形成されている。第１実装用電極３２１と第２実装用電極３３１は、絶縁性基板３１の長手方向の対向する端部にそれぞれ形成されている。第１実装用電極３２１と第２実装用電極３３１は、長手方向の端部から長手方向の中央方向に向かう所定長さの位置まで形成されており、短手方向には全長に亘り形成されている。なお、第１実装用電極３２１および第２実装用電極３３１の形状は、積層セラミックコンデンサ２０の外部電極形状に応じて、適宜設定すればよい。このようにすれば、積層セラミックコンデンサ２０をインターポーザー３０に実装する際に、所謂セルフアライメントの効果を得ることができ、インターポーザー３０上の所望とする位置に積層セラミックコンデンサ２０を実装できる。そして、この効果により、外部回路基板９０からのはんだのぬれ上がり防止効果がより確実に得られる。

絶縁性基板３１の第２主面（裏面）には、第１外部接続用電極３２２および第２外部接続用電極３３２が形成されている。第１外部接続用電極３２２は、第１実装用電極３２１に対向するように形成されている。第２外部接続用電極３３２は、第２実装用電極３２２に対向するように形成されている。第１外部接続用電極３２２および第２外部接続用電極３３２は、短手方向に沿って両端の所定長さが非形成部となるような形状で形成されている。なお、第１外部接続用電極３２２および第２外部接続用電極３３２の形状は、当該チップ部品構造体１０が実装される外部回路基板９０の実装用ランド９０１の形状に応じて、適宜設定すればよい。

絶縁性基板３１の凹部３１０を形成する平面視して円弧状となる側壁面には接続導体３４３が形成されている。これら接続導体３４３によって、第１実装用電極３２１と第１外部接続用電極３２２が導通し、第２実装用電極３３１と第２外部接続用電極３３２が導通する。

このような構造のインターポーザー３０に対して、図１〜図３に示すように、積層セラミックコンデンサ２０を、内部電極２００の平板面が、インターポーザー３０の第１主面および第２主面と平行になるように実装する。

積層セラミックコンデンサ２０の第１外部電極２２１は、インターポーザー３０の第１実装用電極３２１上に実装される。積層セラミックコンデンサ２０の第２外部電極２２２は、インターポーザー３０の第２実装用電極３３１上に実装される。この際、第１外部電極２２１と第１実装用電極３２１との接合、および、第２外部電極２２２と第２実装用電極３３１との接合は、第１外部電極２２１と第２外部電極２２２の実装面側において、第１外部電極２２１と第２外部電極２２２の金属メッキ（例えば錫メッキ）の再溶融により、実現される。これにより、第１外部電極２２１と第１実装用電極３２１との間に接合層４１が形成されて電気的、機械的に接続し、第２外部電極２２２と第２実装用電極３３１との間に接合層４１が形成されて電気的、機械的に接続する。なお、第１実装用電極３２１および第２実装用電極３３１に、外部電極同様の金属メッキを予め行っていれば、第１実装用電極３２１および第２実装用電極３３１の金属メッキも含めて接続される。また、積層セラミックコンデンサ２０とインターポーザー３０との接合は、第１、第２外部電極２２１，２２２の金属メッキやインターポーザー３０の金属メッキを用いず、接合剤（例えば、はんだ）によって行ってもよい。

このように形成されたチップ部品構造体１０は、図１（Ｂ）および図３に示すように、外部回路基板９０へ実装される。この際、第１外部接続用電極３２２および第２外部接続用電極３３２が、外部回路基板９０の各実装用ランド９０１に接続するように、実装される。第１外部接続用電極３２２および第２外部接続用電極３３２と各実装用ランド９０１との接続には、接合剤（例えば、はんだ）４００を用いる。

このような接合剤４００による接合では、少なくとも外部回路基板９０の実装用ランド９０１からインターポーザー３０の凹部３１０の接続導体３４３にかけてフィレットが形成されるように、接合を行う。このようにフィレットを形成することで、チップ部品構造体１０の実装時の浮きを防止したり、接合強度を確保できたり、接合状態不良を目視確認することができるため、非常に有効である。なお、接合剤４００は、はんだが好適であるが、はんだ以外でも適切なぬれ性を有し導電性を有する接合剤であれば、他の材料を用いてもよい。

このような接合剤４００による接合を行うと、供給される接合剤の量が多かった場合、凹部３１０の接続導体３４３でフィレットを形成する以上に、当該接続導体３４３を介してインターポーザー３０の上面側まで接合剤４００が上がってくることが考えられる。

しかしながら、本実施形態の構成では、インターポーザー３０の両端が、積層セラミックコンデンサ２０の両端から離間しているため、接合剤４００がインターポーザー３０の上面側までぬれ上がっても、第１、第２外部電極２２１、２２２まで到達しにくい。したがって、第１、第２外部電極２２１、２２２の主面（積層セラミックコンデンサ２０の長手方向の両端面）にまでぬれ上がる接合剤４００の量を抑制できる。

さらに、積層セラミックコンデンサ２０の底面側まで入り込む凹部３１０を備え、当該凹部３１０にのみ接続導体３４３が形成されているため、接合剤４００がインターポーザー３０の主面にぬれ上がる過程で、積層セラミックコンデンサ２０の底面を介することになり、第１、第２外部電極２２１、２２２の主面までぬれ上がる接合剤４００の量をさらに抑制することができる。

したがって、本実施形態の構成を用いれば、外部回路基板９０の実装用ランド９０１に積層セラミックコンデンサ２０を直接実装する程度の接合剤４００の量であれば、最大でも、積層セラミックコンデンサ２０の第１、第２外部電極２２１、２２２の主面の実装面から略１／４から略１／３程度のぬれ上がり量に制限することができる。

ここで、積層セラミックコンデンサ２０は、印加される電圧により歪みを生じることが知られている。しかしながら、電圧印加により、どのように歪むかは今まで知られていなかった。そこで、本願の発明者らは、電圧印加により積層セラミックコンデンサ２０の歪みを解析し、次の結果を得た。

図４は積層セラミックコンデンサ２０の電圧印加による歪み分布を示す図である。図４（Ａ）は、本実施形態に示すように、内部電極２００とインターポーザー３０の主面が平行になるように、積層セラミックコンデンサ２０を実装した場合の歪みのシミュレーション結果を示し、図４（Ｂ）は内部電極２００とインターポーザー３０の主面が直交するように、積層セラミックコンデンサ２０を実装した場合の歪みのシミュレーション結果を示す。

図４において、Ａ８１，Ａ８２，Ａ８３，Ａ８４，Ａ８５は歪み量の大きさに応じて区分けした領域であり、各領域間での歪み量の大きさの関係は、Ａ８１＜Ａ８２＜Ａ８３＜Ａ８４＜Ａ８５である。すなわち、Ａ８１が最も歪みにくい領域であり、Ａ８５が最も歪みやすい領域である。

（ｉ）内部電極２００とインターポーザー３０の主面が平行になるように、積層セラミックコンデンサ２０を実装した場合、図４（Ａ）に示すように、積層セラミックコンデンサ２０（２０ｐ）の天面及び底面（図示せず）の全体が歪み、中央領域ほど歪みが大きくなる。一方、天面及び底面の長手方向両端辺が最も歪みが小さく、殆ど歪まない。また、積層セラミックコンデンサ２０（２０ｐ）の長手方向両端の高さ方向の中央領域も歪みが大きくなる。

（ｉｉ）内部電極２００とインターポーザー３０の主面が直交するように、積層セラミックコンデンサ２０（２０ｏ）を実装した場合、図４（Ｂ）に示すように、積層セラミックコンデンサ２０の長手方向に沿った両側面の全体が歪み、中央領域ほど歪みが大きくなる。一方、長手方向に沿った両側面の長手方向両端辺（高さ方向の辺）が最も歪みが小さく、殆ど歪まない。また、積層セラミックコンデンサ２０（２０ｏ）の長手方向両端面の短手方向の中央領域も歪みが大きくなる。

以上のような結果に基づいて、本実施形態の構成では、上述のように、積層セラミックコンデンサ２０の内部電極２００とインターポーザー３０の主面が平行になるように、積層セラミックコンデンサ２０を実装し、第１、第２外部電極２２１，２２２にぬれ上がる接合剤４００の量を制限するような形状でインターポーザー３０を構成している。これにより、積層セラミックコンデンサ２０に電圧を印加して歪みが生じても、インターポーザー３０との接合箇所は、殆ど歪まない。したがって、歪みによる振動はインターポーザー３０および外部回路基板９０に殆ど生じず、従来技術に示したような振動音の発生を大幅に抑制できる。

一方、図４（Ｂ）に示すように、積層セラミックコンデンサ２０の内部電極２００とインターポーザー３０の主面が直交するように、積層セラミックコンデンサ２０を実装すると、歪みの大きな領域に接合剤がぬれ上がるため、振動音を抑制することはできない。

図５は本実施形態に係るチップ部品構造体１０の振動音抑制効果を示す図である。図５において、実線が本実施形態の構成を用いた場合における振動音の音圧レベルの周波数特性であり、破線が図４（Ｂ）の構成を用いた場合（積層セラミックコンデンサの内部電極とインターポーザーの主面が直交するように、積層セラミックコンデンサを実装した場合）における振動音の音圧レベルの周波数特性である。

図５に示すように、本実施形態の構成を用いれば、広い周波数帯域に亘って、振動音を大幅に抑制できる。さらに、ピーク値においては、音圧レベルを２０ｄＢ程度抑圧することができる。

次に、第２の実施形態に係るチップ部品構造体について図を参照して説明する。図６は第２の実施形態に係るチップ部品構造体１０Ａの四面図である。

本実施形態のチップ部品構造体１０Ａは、第１の実施形態のチップ部品構造体１０に対して、積層セラミックコンデンサ２０の構造および実装向きは同じであり、インターポーザー３０Ａの形状が異なるものである。したがって、異なる箇所のみを説明する。

インターポーザー３０Ａは、平面視した外形が積層セラミックコンデンサ２０と同じ、絶縁性基板３１Ａを備える。

絶縁性基板３１Ａの長手方向の両端には、第１実施形態と同様に、絶縁性基板３１Ａの厚み方向に貫通する凹部３１０Ａが、それぞれ形成されている。この構成では、各凹部３１０Ａは、積層セラミックコンデンサ２０の第１外部電極２２１および第２外部電極２２２の底面下に、円弧の全体が入り込む形状となる。言い換えれば、第１主面および第２主面に直交する方向から見て、各凹部３１０は積層セラミックコンデンサ２０と重なる。

絶縁性基板３１Ａの第１主面（表面）には、第１実装用電極３２１Ａおよび第２実装用電極３３１Ａが形成されている。第１実装用電極３２１Ａと第２実装用電極３３１Ａは、絶縁性基板３１Ａの長手方向の対向する端部にそれぞれ形成されている。第１実装用電極３２１Ａと第２実装用電極３３１Ａは、長手方向の端部から長手方向の中央方向に向かう所定長さの位置まで形成されており、短手方向には全長に亘り形成されている。

絶縁性基板３１Ａの第２主面（裏面）には、第１外部接続用電極３２２Ａおよび第２外部接続用電極３３２Ａが形成されている。第１外部接続用電極３２２Ａは、第１実装用電極３２１Ａに対向するように形成されている。第２外部接続用電極３３２Ａは、第２実装用電極３２２Ａに対向するように形成されている。

絶縁性基板３１Ａの凹部３１０Ａを形成する平面視して円弧状となる側壁面には接続導体３４３Ａが形成されている。これら接続導体３４３Ａによって、第１実装用電極３２１Ａと第１外部接続用電極３２２Ａが導通し、第２実装用電極３３１Ａと第２外部接続用電極３３２Ａが導通する。

このような構造のインターポーザー３０Ａに対して、図６に示すように、積層セラミックコンデンサ２０を、内部電極２００の主面がインターポーザー３０Ａの第１主面および第２主面と平行になるように、且つ平面視した外形形状が略一致するように実装する。

このような構成であっても、上述の振動音抑制効果を得ることができる。なお、本実施形態では、インターポーザー３０Ａの両端と積層セラミックコンデンサ２０の両端が平面視して一致するが、凹部３１０Ａの全体が積層セラミックコンデンサ２０の底面下に入り込み、凹部３１０Ａを形成する円弧状となる側壁面にのみ接続導体３４３Ａが形成されているので、当該接続導体３４３Ａおよび第１、第２外部電極２２１，２２２の底面を介して、第１、第２外部電極２２１，２２２の主面へ接合剤がぬれ上がる。したがって、外部回路基板９０の実装用ランド９０１上から積層セラミックコンデンサ２０の第１、第２外部電極２２１，２２２へ直接ぬれ上がることは殆ど無い。これにより、上述のように、第１、第２外部電極２２１，２２２の主面へ接合剤が高くぬれ上がることを抑制できる。

また、本実施形態の構成を用いることで、平面視した面積が、積層セラミックコンデンサ２０単体と同じであるので、インターポーザー３０Ａを用いても実装面積が拡大することがない。したがって必要最小限の実装面積で、インターポーザー３０Ａ付き積層セラミックコンデンサ２０からなるチップ部品構造体１０Ａを実装することができる。

次に、第３の実施形態に係るチップ部品構造体について、図を参照して説明する。図７は第３の実施形態に係るチップ部品構造体１０Ｂの三面図である。

本実施形態のチップ部品構造体１０Ｂは、第１の実施形態のチップ部品構造体１０に対して、積層セラミックコンデンサ２０の構造および実装向きは同じであり、インターポーザー３０Ｂの形状が異なるものである。したがって、異なる箇所のみを説明する。

インターポーザー３０Ｂは、第１の実施形態に示した絶縁性基板３１よりもさらに広い面積の絶縁性基板３１Ｂを備える。

絶縁性基板３１Ｂの長手方向の両端には、第１実施形態と同様に、絶縁性基板３１Ｂの厚み方向に貫通する凹部３１０Ｂがそれぞれ形成されている。

絶縁性基板３１Ｂの第１主面（表面）には、第１実装用電極３２１Ｂおよび第２実装用電極３３１Ｂが形成されている。第１実装用電極３２１Ｂと第２実装用電極３３１Ｂは、絶縁性基板３１Ｂの長手方向の対向する端部にそれぞれ形成されている。第１実装用電極３２１Ｂと第２実装用電極３３１Ｂは、長手方向の端部から長手方向の中央方向に向かう所定長さの位置まで形成されており、短手方向には全長に亘り形成されている。

絶縁性基板３１Ｂの第２主面（裏面）には、第１外部接続用電極３２２Ｂおよび第２外部接続用電極３３２Ｂが形成されている。第１外部接続用電極３２２Ｂは、第１実装用電極３２１Ｂに対向するように形成されている。第２外部接続用電極３３２Ｂは、第２実装用電極３２２Ｂに対向するように形成されている。なお、第１外部接続用電極３２２Ｂ、第２外部接続用電極３３２Ｂは、第１実施形態と同様に、外部回路基板９０の実装用ランド９０１の形状に応じて、適宜形状を設定すればよい。

絶縁性基板３１Ｂの凹部３１０Ｂを形成する平面視して円弧状となる側壁面には接続導体３４３Ｂが形成されている。これら接続導体３４３Ｂによって、第１実装用電極３２１Ｂと第１外部接続用電極３２２Ｂが導通し、第２実装用電極３３１Ｂと第２外部接続用電極３３２Ｂが導通する。なお、この凹部３１０Ｂは省略することもでき、この場合、接続導体３４３Ｂは、絶縁性基板３１Ｂの長手方向の両端面に適宜形成すればよい。

このような構成であっても、インターポーザー３０Ｂの両端と積層セラミックコンデンサ２０の両端が大きく離間しているので、上述の実施形態と同様に振動音抑制効果を得ることができる。

次に、第４の実施形態に係るチップ部品構造体について、図を参照して説明する。図８（Ａ）は第４の実施形態に係るチップ部品構造体１０Ｃの斜視図であり、図８（Ｂ）はその長手方向端面を見た側面図である。

本実施形態のチップ部品構造体１０Ｃは、第１の実施形態のチップ部品構造体１０に対して、積層セラミックコンデンサ２０の構造および実装向きは同じであり、インターポーザー３０Ｃの接続導体３４３Ｃの形状が異なるものである。したがって、異なる箇所のみを説明する。

接続導体３４３Ｃは、凹部３１０を形成する円弧状の側壁面における、平面視して積層セラミックコンデンサ２０と重なる範囲のみに形成されている。このような構成とすることで、凹部３１０における積層セラミックコンデンサ２０の外形から外方の領域に、接合剤４００の主たるぬれ上がり経路となる厚み方向を接続する接続導体が存在しない。これにより、積層セラミックコンデンサ２０の第１、第２外部電極２２１，２２２への接合剤４００のぬれ上がりを、さらに効果的に抑制することができる。

なお、上述の各実施形態では、接合剤４００のぬれ上がる高さについて、明確な閾値を設定しないが、図４の歪み分布を加味して、図３に示すような高さ閾値Ｈｔｈを設定して、当該閾値Ｈｔｈを超えないように接合剤４００のぬれ上がりが抑制できる形状に、インターポーザーの形状を設計してもよい。この閾値Ｈｔｈは、例えば、図４から分かるように、歪み量が少ない、積層セラミックコンデンサ２０の高さの略１／４から略１／３程度が好適である。

１０，１０Ａ：チップ部品構造体、２０：積層セラミックコンデンサ、２１：セラミック積層体、２００：内部電極、２２１：第１外部電極、２２２：第２外部電極、３０，３０Ａ，３０Ｂ，３０Ｃ：インターポーザー、３１，３１Ａ，３１Ｂ：絶縁性基板、３１０，３１０Ａ，３１０Ｂ：凹部、３２１，３２１Ａ，３２１Ｂ：第１実装用電極、３３１，３３１Ａ，３３１Ｂ：第２実装用電極、３２２，３２２Ａ，３２２Ｂ：第１外部接続用電極、３３２，３３２Ａ，３３２Ｂ：第２外部接続用電極、３４３，３４３Ａ、３４３Ｂ，３４３Ｃ：接続導体、９０：外部回路基板、９０１：実装用ランド、４００：接合剤、４１：接合層

Claims (2)

1. 複数のセラミック層と内部電極とが交互に積層されたセラミック積層体と、該セラミック積層体の両端に形成された第１外部電極および第２外部電極とを備える積層セラミックコンデンサと、
   対向する第１主面と第２主面とを有する平板状からなり、前記第１外部電極が実装される第１実装用電極および前記第２外部電極が実装される第２実装用電極が前記第１主面に形成され、前記第１実装用電極に接続する第１外部接続用電極および前記第２実装用電極に接続する第２外部接続用電極が前記第２主面に形成された絶縁性のインターポーザーと、を備え、
   前記インターポーザーは、
   前記第１実装用電極および前記第２実装用電極が配列する長手方向の両端となる第１端部および第２端部の前記長手方向に直交する短手方向の略中央の位置に、前記長手方向の両端から中央方向に凹み、前記第１外部電極または前記第２外部電極の底面下に少なくとも一部が入り込む形状の第１凹部および第２凹部をそれぞれ備え、
   前記第１実装用電極と前記第１外部接続用電極を接続する第１接続導体は、前記第１凹部の側壁面に形成され、
   前記第２実装用電極と前記第２外部接続用電極とを接続する第２接続導体は、前記第２凹部の側壁面に形成されている、
   チップ部品構造体。
2. 複数のセラミック層と内部電極とが交互に積層されたセラミック積層体と、該セラミック積層体の両端に形成された第１外部電極および第２外部電極とを備える積層セラミックコンデンサと、
   対向する第１主面と第２主面とを有する平板状からなり、前記第１外部電極が実装される第１実装用電極および前記第２外部電極が実装される第２実装用電極が前記第１主面に形成され、前記第１実装用電極に接続する第１外部接続用電極および前記第２実装用電極に接続する第２外部接続用電極が前記第２主面に形成された絶縁性のインターポーザーと、を備え、
   前記インターポーザーでは、前記第１実装用電極および前記第２実装用電極が配列する長手方向の両端となる第１端部および第２端部が、前記積層セラミックコンデンサの前記第１外部電極が形成された第１素子端面および前記第２外部電極が形成された第２素子端面とそれぞれ一致しており、
   前記インターポーザーは、前記第１端部および前記第２端部の前記長手方向に直交する短手方向の略中央の位置に、前記長手方向の両端から中央方向に凹み、前記第１外部電極または前記第２外部電極の底面下に少なくとも一部が入り込む形状の第１凹部および第２凹部をそれぞれ備え、
   前記第１実装用電極と前記第１外部接続用電極を接続する第１接続導体は、前記第１凹部の側壁面に形成され、
   前記第２実装用電極と前記第２外部接続用電極とを接続する第２接続導体は、前記第２凹部の側壁面に形成されている、
   チップ部品構造体。

Images