JP5459445B2

JP5459445B2 - 電子部品

Info

Publication number: JP5459445B2
Application number: JP2013523864A
Authority: JP
Inventors: 和生服部; 力藤本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-07-11
Filing date: 2012-05-30
Publication date: 2014-04-02
Anticipated expiration: 2032-05-30
Also published as: CN103650082A; US9552923B2; US20140124256A1; JPWO2013008550A1; TW201308379A; KR101562597B1; WO2013008550A1; US20150262753A1; US9082550B2; CN103650082B; KR20140027450A; TWI442427B

Description

本発明は、積層セラミックコンデンサと、該積層セラミックコンデンサを回路基板に実装する際に用いるインターポーザーとを備えた電子部品に関する。

現在、チップ部品、特に小型の積層セラミックコンデンサは、携帯電話等の移動体端末機器に多く利用されている。積層セラミックコンデンサは、コンデンサとして機能する矩形状の部品本体と、該部品本体の対向する両端に形成された外部電極とから構成される。

従来、一般的には、特許文献１に示すように、積層セラミックコンデンサは、移動体端末の回路基板の実装用ランドに外部電極を直接載置し、実装用ランドと外部電極とをはんだ等の接合剤で接合することで、回路基板に電気的物理的に接続されていた。

ところが、積層セラミックコンデンサは、当該積層セラミックコンデンサに印加される電圧の変化によって、機械的な歪みが生じることがある。当該歪みが発生すると、歪みは回路基板に伝達されて、回路基板が振動する。回路基板が振動すると、人の耳に聞こえる振動音が生じることがある。

これを解決する構成として、例えば、特許文献２には、実装用ランドに直接積層セラミックコンデンサを実装しないことが記載されている。特許文献２では、絶縁性基板からなるインターポーザーを用いている。インターポーザーを用いる場合、積層セラミックコンデンサをインターポーザーの上面電極に接合し、当該インターポーザーの下面電極を回路基板の実装用電極に接合している。上面電極と下面電極とは、インターポーザーを貫通するビアホールにより導通されている。

特開平８−５５７５２号公報特開２００４−１３４４３０号公報

しかしながら、上述の特許文献２の構成では、インターポーザーにおける下面電極の配列方向と、上面電極の配列方向が交差する、すなわち積層セラミックコンデンサの外部電極の配列方向とインターポーザーの回路基板への実装電極の配列方向とが交差するという、特殊な構造を用いている。したがって、積層セラミックコンデンサを回路基板へ直接実装して振動音が発生した場合に、特許文献２のようにインターポーザーを用いたとき、ランドパターンの変更等を要することになる。このようなランドパターンの変更は、高密度実装が要求される現在の回路基板では困難であった。そこで、より容易に構造設計や実装が行えることが望まれている。

また、本発明者は、インターポーザーを回路基板へ実装する際に塗布するはんだが積層セラミックコンデンサにぬれ上がり、積層セラミックコンデンサの振動がはんだを介して回路基板に伝わり、積層セラミックコンデンサの振動による不具合を拡張しているとの知見を得た。そこで、本発明者は、塗布するはんだの積層セラミックコンデンサへのぬれ上がり量を少なくして、振動が回路基板へ伝わりにくくする構成を見出した。

したがって、本発明の目的は、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を有する電子部品を実現することにある。

本発明に係る電子部品は、平行な表裏面および該表裏面に直交する四側面からなる直方体形状の基板と、該基板の表面における一側面近傍に設けられた第１表面電極と、前記基板の表面における前記一側面に平行な側面近傍に設けられた第２表面電極と、前記第１表面電極に対向する、前記基板の裏面に設けられた第１裏面電極と、前記第２表面電極に対向する、前記基板の裏面に設けられた第２裏面電極と、前記表面に実装され、前記第１表面電極に接続する第１外部電極、および前記第２表面電極に接続する第２外部電極を有する直方体形状のチップ部品と、前記四側面の何れか一つ、または二つの側面がなす角部に形成され、少なくとも一部が前記第１表面電極および前記第１裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第１溝部と、前記四側面の何れか一つ、または二つの側面がなす角部に形成され、少なくとも一部が前記第２表面電極および前記第２裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第２溝部と、前記第１溝部の壁面に設けられ、前記第１表面電極および前記第１裏面電極を導通する第１接続導体と、前記第２溝部の壁面に設けられ、前記第２表面電極および前記第２裏面電極を導通する第２接続導体と、を備え、前記第１表面電極および前記第１接続導体は、前記第１溝部が形成された側面または角部をなす二つの側面から離間して設けられ、前記第２表面電極および前記第２接続導体は、前記第２溝部が形成された側面または角部をなす二つの側面から離間して設けられている、ことを特徴とする。

この構成では、基板の側面、または二つの側面がなす角部に溝部を形成していることで、例えば回路基板に電子部品をはんだ等の接合剤により実装する場合、接合剤が溝部に逃げる量が多くなり、接合剤が表面電極へぬれ上がる量を抑制できる。その結果、チップ部品が印加電圧の変化に起因して歪みが生じた場合に、接合剤がその歪みが生じた領域に付着し難くできる。

また、表面電極および接続導体を、溝部が形成された基板の側面から所定距離をおいて設けているため、はんだ等の接合剤を塗布した際に、基板の側面側から表面側にかけてはんだがぬれ上がることを防止できる。濡れ上がるはんだの量が少なくなることにより、チップ部品の振動が基板を介して、電子部品を搭載する回路基板へ伝わりにくくすることができる。さらに、接続導体が、基板側面から距離をおいて設けられているため、製造時のカット工程で基板側面をカットする際に、接続導体部分にバリが発生することを防止できる。これにより、接合剤による接合の障害、または、電気特性の劣化などを抑制できる。

本発明に係る電子部品において、前記第１表面電極および前記第２表面電極は矩形状であり、前記第１表面電極および前記第２表面電極は、長手方向が前記基板の長手方向と直交するよう前記基板の表面に設けられ、前記第１および第２溝部は、前記基板の長手方向に直交する側面にそれぞれ形成されている構成でもよい。

この構成では、基板の長手方向と直交する側面に溝部を形成している。これにより、はんだがチップ部品にまでぬれ上がっても、印加電圧の変化によるチップ部品の歪みが大きい領域に、はんだが付着することを防止できる。

本発明に係る電子部品において、前記第１および第２溝部は、前記基板の長手方向に直交する方向略中央に形成されている構成でもよい。

この構成では、溝部が側面の略中央部に形成されているため、接合剤を溝部に逃げやすくでき、その結果、接合剤が表面電極へぬれ上がる量を抑制できる。

本発明に係る電子部品において、前記チップ部品は、複数のセラミック層と内部電極とが交互に積層され、前記第１外部電極および第２外部電極が形成されたセラミック積層体、を備える積層セラミックコンデンサであって、前記積層セラミックコンデンサは、前記基板の表面と前記内部電極が平行になるように実装されている構成でもよい。

この構成では、積層セラミックコンデンサの実装する方向を規制することにより、印加電圧の変化による積層セラミックコンデンサの歪みが大きい領域に、はんだ等からなる接合剤が付着することを防止できる。また、直方体形状の基板を用いて、当該基板上に積層セラミックコンデンサを実装する構造であるので、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を実現できる。

この発明に示す電子部品を用いて積層セラミックコンデンサを回路基板へ実装すれば、接続導体を形成する金属メッキの量、及びはんだの塗布量を軽減できると共に、実装時の接合剤による接合の障害、または、電気特性の劣化などを抑制できる。また、チップ部品（積層サラミックコンデンサ）へのはんだの濡れ上がる量を少なくすることにより、チップ部品の振動が基板を介して、電子部品を搭載する回路基板へ伝わりにくくすることができる。構造が簡素で小型化が可能であり、回路基板への実装構造が容易となる。さらに、従来の一般的な実装構造と同等の実装強度および電気特性を確保することもできる。

実施形態に係る電子部品の外観斜視図および実装状態斜視図実施形態に係る電子部品の四面図実施形態に係る電子部品の実装状態を示す第１側面図および第２側面図他の例の電子部品を示す上面視図

本発明の実施形態に係る電子部品について、図を参照して説明する。図１（Ａ）は実施形態に係る電子部品１０の外観斜視図であり、図１（Ｂ）は電子部品１０の実装状態斜視図である。図２は実施形態に係る電子部品１０の四面図であり、図２（Ａ）は平面図、図２（Ｂ）は第１（長手面側）側面図、図２（Ｃ）は第２（短手面側）側面図、図２（Ｄ）は裏面図である。図３は実施形態に係る電子部品１０の実装状態を示す第１側面図および第２側面図である。

電子部品１０は、積層セラミックコンデンサ（チップ部品）２０とインターポーザー３０を備える。

積層セラミックコンデンサ２０は、平板状からなる複数の内部電極（不図示）が、誘電体層を挟んで所定枚数積層された直方体状のセラミック積層体２１を備える。セラミック積層体２１の長手方向の両端には、それぞれ異なる内部電極に接続する第１外部電極２２１および第２外部電極２２２が形成されている。この内部電極は、基板３１の平板面である第１主面および第２主面に直交する方向（法線方向）に積層されていてもよいし、法線方向に直交する平面方向に積層されていてもよい。

第１外部電極２２１および第２外部電極２２２は、長手方向の両端面のみでなく、当該長手方向の両端面から短手方向（長手方向に直交する方向）の両端面および天面および底面にかけて広がるように形成されている。第１外部電極２２１および第２外部電極２２２には、耐腐食性や導電性を加味して所定の金属メッキが施されている。

このように形成される積層セラミックコンデンサ２０は、例えば、長さ（長手方向）×幅（短手方向）が、３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２５ｍｍ、１．６ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ、０．６ｍｍ×０．３ｍｍ等の寸法で形成されている。

インターポーザー３０は、基板３１を備える。基板３１は、例えば０．５ｍｍ程度〜１．０ｍｍ程度の厚みからなる絶縁性樹脂により形成されている。基板３１は、法線方向から見て、積層セラミックコンデンサ２０と相似な略矩形状に形成されている。

基板３１は、法線方向から見て、長手方向および短手方向ともに、積層セラミックコンデンサ２０よりも大きく形成されている。例えば、積層セラミックコンデンサ２０の長さおよび幅に対して所定の割合ではみ出すような大きさや、積層セラミックコンデンサ２０の外周に対して所定長さはみ出す形状で形成されている。

基板３１の長手方向の両端には、短手方向の略中央位置に、法線方向から見て、所定の径からなる円弧が形成されるように、基板３１の厚み方向に貫通する凹部（第１溝部）３１０Ａおよび凹部（第２溝部）３１０Ｂがそれぞれ形成されている。

凹部３１０Ａは、積層セラミックコンデンサ２０の第１外部電極２２１に円弧の中間部が入り込む形状で形成されている。言い換えれば、法線方向から見て、各凹部３１０Ａは、円弧の中間部が積層セラミックコンデンサ２０と重なるように形成されている。また、各凹部３１０Ｂは、同様に、積層セラミックコンデンサ２０の第２外部電極２２２に円弧の中間部が入り込む形状で形成されている。これにより、積層セラミックコンデンサ２０は、第１外部電極２２１および第２外部電極２２２がそれぞれ凹部３１０Ａ，３１０Ｂの中間部に重なるように実装されている。

基板３１の第１主面（表面）には、第１実装用電極（第１表面電極）３２１および第２実装用電極（第２表面電極）３３１が形成されている。第１実装用電極３２１と第２実装用電極３３１は、基板３１の長手方向に対向する側面より所定間隔をあけて形成されている。第１実装用電極３２１と第２実装用電極３３１は、長手方向の側面から長手方向の中央方向に向かう所定長さの位置まで形成されている。また、第１実装用電極３２１と第２実装用電極３３１は、基板３１の短手方向の対向する端部それぞれより所定間隔をあけて形成されている。

なお、第１実装用電極３２１および第２実装用電極３３１の形状は、積層セラミックコンデンサ２０の外部電極形状に応じて、適宜設定すればよい。このようにすれば、積層セラミックコンデンサ２０をインターポーザー３０に実装する際に、所謂セルフアライメントの効果を得ることができ、インターポーザー３０上の所望とする位置に積層セラミックコンデンサ２０を実装できる。そして、この効果により、外部回路基板９０からのはんだのぬれ上がり防止効果がより確実に得られる。

基板３１の第２主面（裏面）には、第１外部接続用電極（第１裏面電極）３２２および第２外部接続用電極（第２裏面電極）３３２が形成されている。第１外部接続用電極３２２は、第１実装用電極３２１に対向するように形成されている。第２外部接続用電極３３２は、第２実装用電極３３１に対向するように形成されている。第１外部接続用電極３２２および第２外部接続用電極３３２は、短手方向に沿って両端の所定長さが非形成部となるような形状で形成されている。なお、第１外部接続用電極３２２および第２外部接続用電極３３２の形状は、当該電子部品１０が実装される外部回路基板９０の実装用ランド９０１の形状に応じて、適宜設定すればよい。

基板３１の凹部３１０Ａ，３１０Ｂを形成する平面視して円弧状となる側壁面には接続導体３４３Ａ，３４３Ｂが形成されている。接続導体３４３Ａによって、第１実装用電極３２１と第１外部接続用電極３２２が導通し、接続導体３４３Ｂによって、第２実装用電極３３１と第２外部接続用電極３３２が導通する。

この接続導体３４３Ａ，３４３Ｂは、凹部３１０Ａ，３１０Ｂの壁面全体ではなく、壁面の一部に形成されている。より具体的には、上述のように第１実装用電極３２１と第２実装用電極３３１とは、凹部３１０Ａ，３１０Ｂが形成されている基板３１の側面から所定距離空けて設けられている。接続導体３４３Ａ，３４３Ｂは、第１実装用電極３２１および第２実装用電極３３１と同様に基板３１の側面から所定距離空けて設けられている。このとき、接続導体３４３Ａ，３４３Ｂは、第１実装用電極３２１および第２実装用電極３３１の外側に突出しないことが好ましい。

このように、第１実装用電極３２１および第２実装用電極３３１等を基板３１の側面から離間して設けられることで、はんだが第１実装用電極３２１および第２実装用電極３３１を介して積層セラミックコンデンサ２０の側面にぬれ上がることを防止できる。これにより、印加電圧の変化による積層セラミックコンデンサ２０の歪みが生ずる領域に、はんだ等からなる接合剤４００が付着することを防止できる。

また、接続導体３４３が凹部３１０の壁面全体に形成されている場合、インターポーザー３０の製造時に、基板３１の側面をカットする工程で、接続導体３４３もカットされることで接続導体３４３にバリが発生するが、側面から所定距離おいて接続導体３４３を形成することで、バリの発生を防いでいる。これにより、発生するバリにより、凹部３１０に形成された接続導体３４３における電気特性を劣化させる、または、接合剤４００による接合強度を低下させるおそれを抑制できる。

積層セラミックコンデンサ２０の第１外部電極２２１は、インターポーザー３０の第１実装用電極３２１上に実装される。積層セラミックコンデンサ２０の第２外部電極２２２は、インターポーザー３０の第２実装用電極３３１上に実装される。この際、第１外部電極２２１と第１実装用電極３２１との接合、および、第２外部電極２２２と第２実装用電極３３１との接合は、第１外部電極２２１と第２外部電極２２２の実装面側において、第１外部電極２２１と第２外部電極２２２の金属メッキ（例えば錫メッキ）の再溶融により、実現される。これにより、第１外部電極２２１と第１実装用電極３２１との間に接合層４１が形成されて電気的、機械的に接続し、第２外部電極２２２と第２実装用電極３３１との間に接合層４１が形成されて電気的、機械的に接続する。

なお、第１実装用電極３２１および第２実装用電極３３１に、外部電極同様の金属メッキを予め行っていれば、第１実装用電極３２１および第２実装用電極３３１の金属メッキも含めて接続される。また、積層セラミックコンデンサ２０とインターポーザー３０との接合は、第１、第２外部電極２２１，２２２の金属メッキやインターポーザー３０の金属メッキを用いず、接合剤（例えば、はんだ）によって行ってもよい。

このように形成された電子部品１０は、図１（Ｂ）および図３に示すように、外部回路基板９０へ実装される。この際、第１外部接続用電極３２２および第２外部接続用電極３３２が、外部回路基板９０の各実装用ランド９０１に接続するように、実装される。第１外部接続用電極３２２および第２外部接続用電極３３２と各実装用ランド９０１との接続には、接合剤（例えば、はんだ）４００を用いる。

このような接合剤４００による接合では、少なくとも外部回路基板９０の実装用ランド９０１からインターポーザー３０の凹部３１０の接続導体３４３にかけてフィレットが形成されるように、接合を行う。このようにフィレットを形成することで、電子部品１０の実装時の浮きを防止したり、接合強度を確保できたり、接合状態不良を目視確認することができるため、非常に有効である。なお、接合剤４００は、はんだが好適であるが、はんだ以外でも適切なぬれ性を有し導電性を有する接合剤であれば、他の材料を用いてもよい。

このような接合剤４００による接合を行うと、供給される接合剤の量が多かった場合、凹部３１０Ａ，３１０Ｂの接続導体３４３Ａ，３４３Ｂでフィレットを形成する以上に、当該接続導体３４３Ａ，３４３Ｂを介してインターポーザー３０の上面側まで接合剤４００が上がってくることが考えられる。

しかしながら、本実施形態の構成では、インターポーザー３０の両端が、積層セラミックコンデンサ２０の両端から離間しているため、接合剤４００がインターポーザー３０の上面側までぬれ上がっても、第１、第２外部電極２２１、２２２まで到達しにくい。したがって、第１、第２外部電極２２１、２２２の主面（積層セラミックコンデンサ２０の長手方向の両端面）にまでぬれ上がる接合剤４００の量を抑制できる。

さらに、積層セラミックコンデンサ２０の底面側まで入り込む凹部３１０Ａ，３１０Ｂを備え、当該凹部３１０Ａ，３１０Ｂの一部にのみ接続導体３４３Ａ，３４３Ｂが形成されているため、接合剤４００がインターポーザー３０の主面にぬれ上がる過程で、積層セラミックコンデンサ２０の底面を介することになり、第１、第２外部電極２２１、２２２の主面までぬれ上がる接合剤４００の量をさらに抑制することができる。

したがって、本実施形態の構成を用いれば、外部回路基板９０の実装用ランド９０１に積層セラミックコンデンサ２０を直接実装する程度の接合剤４００の量であれば、最大でも、積層セラミックコンデンサ２０の第１、第２外部電極２２１、２２２の主面の実装面からのぬれ上がり量に制限することができる。

なお、電子部品１０の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。

上述の実施形態では、凹部３１０は、基板３１の短手方向に沿った側面に形成しているが、長手方向に沿った側面（以下、長手側面という）に形成されてもよい。図４は、他の例の電子部品１０を示す上面視図である。図４は、図２（Ａ）に相当する図である。

図４（Ａ）の場合、第１実装用電極３２１および第２実装用電極３３１は、長手側面から離間して設けられている。そして、積層セラミックコンデンサ２０の第１外部電極２２１および第２外部電極２２２の底面下に位置する長手側面には、円弧の中間部が入り込む形状の凹部３１０が四つ形成されている。また、図４（Ｂ）の場合、図４（Ａ）の凹部３１０は、各側面がなす四つの角部に形成されている。

これらの場合でも、上述の実施形態と同様に、各凹部３１０に形成する接続導体３４３は基板３１の側面から離間して設けられるため、はんだ等の接合剤のぬれ上がりを防止することができる。

１０：電子部品、
２０：積層セラミックコンデンサ、
２１：セラミック積層体、
２２１：第１外部電極、
２２２：第２外部電極、
３０：インターポーザー、
３１：基板、
３１０：凹部、
３２１：第１実装用電極、
３３１：第２実装用電極、
３２２：第１外部接続用電極、
３３２：第２外部接続用電極、
３４３Ａ：接続導体（第１接続導体）、
３４３Ｂ：接続導体（第２接続導体）、
９０：外部回路基板、
９０１：実装用ランド、
４００：接合剤、
４１：接合層

Claims

平行な表裏面および該表裏面に直交する四側面からなる直方体形状の基板と、
該基板の表面における一側面近傍に設けられた第１表面電極と、
前記基板の表面における前記一側面に平行な側面近傍に設けられた第２表面電極と、
前記第１表面電極に対向する、前記基板の裏面に設けられた第１裏面電極と、
前記第２表面電極に対向する、前記基板の裏面に設けられた第２裏面電極と、
前記表面に実装され、前記第１表面電極に接続する第１外部電極、および前記第２表面電極に接続する第２外部電極を有する直方体形状のチップ部品と、
前記四側面の何れか一つ、または二つの側面がなす角部に形成され、少なくとも一部が前記第１表面電極および前記第１裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第１溝部と、
前記四側面の何れか一つ、または二つの側面がなす角部に形成され、少なくとも一部が前記第２表面電極および前記第２裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第２溝部と、
前記第１溝部の壁面に設けられ、前記第１表面電極および前記第１裏面電極を導通する第１接続導体と、
前記第２溝部の壁面に設けられ、前記第２表面電極および前記第２裏面電極を導通する第２接続導体と、
を備え、
前記第１表面電極および前記第１接続導体は、前記第１溝部が形成された側面または角部をなす二つの側面から離間して設けられ、
前記第２表面電極および前記第２接続導体は、前記第２溝部が形成された側面または角部をなす二つの側面から離間して設けられ、
前記第１表面電極は、前記第１溝部まで達する形状からなり、
前記第２表面電極は、前記第２溝部まで達する形状からなる、
ことを特徴とする電子部品。
前記第１表面電極および前記第２表面電極は矩形状であり、
前記第１表面電極および前記第２表面電極は、
長手方向が前記基板の長手方向と直交するよう前記基板の表面に設けられ、
前記第１および第２溝部は、
前記基板の長手方向に直交する側面にそれぞれ形成されている、
ことを特徴とする請求項１に記載の電子部品。
前記第１および第２溝部は、前記基板の長手方向に直交する側面略中央に形成されている、ことを特徴とする請求項２に記載の電子部品。
前記チップ部品は、
複数のセラミック層と内部電極とが交互に積層され、前記第１外部電極および第２外部電極が形成されたセラミック積層体、
を備える積層セラミックコンデンサであって、
前記積層セラミックコンデンサは、
前記基板の表面と前記内部電極が平行になるように実装されている、
ことを特徴とする請求項１から３の何れか一つに記載の電子部品。
前記第１表面電極は、前記第１接続導体に対して他の導体を介さずに接続されており、
前記第２表面電極は、前記第２接続導体に対して他の導体を介さずに接続されている、
ことを特徴とする請求項１から４の何れか一つに記載の電子部品。
前記第１溝部は、前記表裏面の法線方向から見て、前記第１外部電極と重なり、
前記第２溝部は、前記表裏面の法線方向から見て、前記第２外部電極と重なる、
ことを特徴とする請求項１から５の何れか一つに記載の電子部品。
前記第１溝部は、前記表裏面の法線方向から見て、円弧形状であり当該円弧の中間部が前記第１外部電極に入り込む形状からなり、
前記第２溝部は、前記表裏面の法線方向から見て、円弧形状であり当該円弧の中間部が前記第１外部電極に入り込む形状からなる、
ことを特徴とする請求項６に記載の電子部品。