JP6379996B2 - 電子部品、回路モジュール及び回路基板 - Google Patents

Description

本発明は、電子部品及び該電子部品が回路基板に実装された回路モジュール、並びに、回路基板に関する。

従来の電子部品に関する発明としては、例えば、特許文献１に記載の底面電極チップ部品の表面実装用ランドパターンが知られている。図２６は、特許文献１に記載のチップ部品５１０及び緩衝基板５３０を示した斜視図である。

チップ部品５１０は、２つの底面電極５１１ａ，５１１ｂを備えている。緩衝基板５３０は、２つのランドパターン５４０ａ，５４０ｂを備えている。ランドパターン５４０ａは、ランド５４１ａ，５４１ｂを含んでいる。ランドパターン５４０ｂは、ランド５４１ｃ，５４１ｄを含んでいる。そして、底面電極５１１ａがランド５４１ａ，５４１ｂにはんだにより接続され、底面電極５１１ｂがランド５４１ｃ，５４１ｄにはんだにより接続される。これにより、チップ部品５１０が緩衝基板５３０に実装される。以上のように構成された特許文献１に記載の底面電極チップ部品の表面実装用ランドパターンによれば、チップ部品５１０が傾いた状態で緩衝基板５３０に実装されることが抑制される。

ところで、特許文献１に記載の底面電極チップ部品の表面実装用ランドパターンでは、チップ部品５１０と緩衝基板５３０との接合強度が低下してしまう。より詳細には、チップ部品５１０が傾くことを抑制するために、ランドパターン５４０ａがランド５４１ａ，５４１ｂに分割され、ランドパターン５４０ｂがランド５４１ｃ，５４１ｄに分割されている。この場合、ランド５４１ａ，５４１ｂの間及びランド５４１ｃ，５４１ｄの間に隙間が発生する。したがって、底面電極５１１ａとランド５４１ａ，５４１ｂとの接合面積が小さくなり、これらの接合強度が低下する。同様に、底面電極５１１ｂとランド５４１ｃ，５４１ｄとの接合面積が小さくなり、これらの接合強度が低下する。

特開２００４−３３５６５７号公報

本発明の目的は、電子部品と回路基板との接合強度の低下を抑制しつつ、電子部品が傾いた状態で回路基板に実装されることを抑制できる電子部品、回路基板及び回路モジュールを提供することである。

本発明の第１の形態に係る電子部品は、長方形状の実装面を有する部品本体と、前記実装面に設けられている第１の外部電極及び第２の外部電極と、前記第１の外部電極上に設けられている第１の部材及び第２の部材と、を備えており、前記第１の部材及び前記第２の部材のはんだに対する濡れ性は、前記第１の外部電極及び前記第２の外部電極のはんだに対する濡れ性よりも低く、前記実装面の対角線の交点を通過し、かつ、該実装面の長辺に平行な直線が第１の直線であり、前記実装面の対角線の交点を通過し、かつ、該実装面の短辺に平行な直線が第２の直線であり、前記第１の直線は、前記第１の部材と前記第２の部材との間を通過しており、前記第２の直線は、前記第１の外部電極と前記第２の外部電極との間を通過していること、を特徴とする。

本発明の第２の形態に係る回路モジュールは、前記電子部品と、回路基板と、を備えており、前記回路基板は、第１の主面を有する基板本体と、前記第１の主面に設けられている第３の外部電極及び第４の外部電極と、を備えており、前記第１の外部電極と前記第３の外部電極とがはんだにより接続され、前記第２の外部電極と前記第４の外部電極とがはんだにより接続されていること、を特徴とする。

本発明の第３の形態に係る回路基板は、電子部品が実装される長方形状の実装エリアを含む主面を有する基板本体と、前記実装エリアに設けられている第１の外部電極及び第２の外部電極と、前記第１の外部電極上に設けられている第５の部材及び第６の部材と、を備えており、前記第５の部材及び前記第６の部材のはんだに対する濡れ性は、前記第１の外部電極及び前記第２の外部電極のはんだに対する濡れ性よりも低く、前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの長辺に平行な直線が第３の直線であり、前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの短辺に平行な直線が第４の直線であり、前記第３の直線は、前記第５の部材と前記第６の部材との間を通過しており、前記第４の直線は、前記第１の外部電極と前記第２の外部電極との間を通過していること、を特徴とする。

本発明の第４の形態に係る回路基板は、長方形状をなす主面を有する基板本体と、前記主面に設けられている第１の外部電極及び第２の外部電極と、前記第１の外部電極上に設けられている第７の部材及び第８の部材と、を備えており、前記第７の部材及び前記第８の部材のはんだに対する濡れ性は、前記第１の外部電極及び前記第２の外部電極のはんだに対する濡れ性よりも低く、前記主面の対角線の交点を通過し、かつ、該主面の長辺に平行な直線が第５の直線であり、前記主面の対角線の交点を通過し、かつ、該主面の短辺に平行な直線が第６の直線であり、前記第５の直線は、前記第７の部材と前記第８の部材との間を通過しており、前記第６の直線は、前記第１の外部電極と前記第２の外部電極との間を通過していること、を特徴とする。

本発明によれば、電子部品と回路基板との接合強度の低下を抑制しつつ、電子部品が傾いた状態で回路基板に実装されることを抑制できる。

振動デバイス１０の外観斜視図である。 振動デバイス１０の分解斜視図である。 図１のＡ−Ａにおける断面構造図である。 チップ部品１８の平面図である。 チップ部品１８，１９及び感温部品２０の実装時の斜視図である。 チップ部品１８，１９及び感温部品２０の実装時の斜視図である。 リフロー工程において、比較例に係るチップ部品１１８が傾いた時の断面構造図である。 リフロー工程において、チップ部品１８が傾いた時の断面構造図である。 チップ部品１８を上側から平面視した図である。 チップ部品１８を前側から平面視した図である。 セラミック基板１２を下側から平面視した図である。 実験結果を示したグラフである。 実験結果を示したグラフである。 チップ部品１８ａを上側から平面視した図である。 チップ部品１８ｂを上側から平面視した図である。 チップ部品１８ｃを上側から平面視した図である。 チップ部品１８ｄを上側から平面視した図である。 チップ部品１８ｅを上側から平面視した図である。 チップ部品１８ｆを上側から平面視した図である。 チップ部品１８ｇを上側から平面視した図である。 チップ部品１８ｈの外観斜視図である。 チップ部品１８ｈを上側から平面視した図である。 チップ部品１８ｉを上側から平面視した図である。 セラミック基板１２ａの外観斜視図である。 その他の実施形態に係るセラミック基板１２ｂの外観斜視図である。 特許文献１に記載のチップ部品５１０及び緩衝基板５３０を示した斜視図である。

（振動デバイスの構造）
以下に、本発明の電子部品の一実施形態に係るチップ部品を備えた振動デバイスについて図面を参照しながら説明する。図１は、振動デバイス１０の外観斜視図である。図２は、振動デバイス１０の分解斜視図である。図３は、図１のＡ−Ａにおける断面構造図である。図４は、チップ部品１８の平面図である。以下では、振動デバイス１０の主面に対する法線方向を上下方向と定義し、上側から平面視したときに、振動デバイス１０の長辺が延在する方向を左右方向と定義し、振動デバイス１０の短辺が延在する方向を前後方向と定義する。

振動デバイス１０は、図１ないし図３に示すように、セラミック基板１２、金属キャップ１４、水晶片１６、チップ部品１８，１９及び感温部品２０を備えた回路モジュールであり、本実施形態では温度補償型水晶発振子である。

セラミック基板１２（回路基板の一例）は、基板本体２１、外部電極２２，２６，３０，３４，３６，４０，４２，４４、配線２４，２８，３２，３８及びビアホール導体ｖ１，ｖ２を含んでいる。基板本体２１は、上側から平面視したときに、長方形状をなす平板である。基板本体２１は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化ケイ素質焼結体、ガラスセラミックス焼結体等のセラミックス系絶縁性材料、水晶、ガラス、シリコン等により作製されている。基板本体２１の上側の主面を表面と呼び、基板本体２１の下側の主面を裏面と呼ぶ。

外部電極２２は、基板本体２１の表面の左後ろの角近傍に設けられている正方形状の導体層である。外部電極２６は、基板本体２１の表面の左前の角近傍に設けられている正方形状の導体層である。外部電極２２と外部電極２６とは、前後方向に並んでいる。

外部電極３０は、基板本体２１の裏面の中央（対角線の交点）に対して後ろ側に設けられている長方形状の導体層である。外部電極３６は、基板本体２１の裏面の中央（対角線の交点）に対して前側に設けられている長方形状の導体層である。外部電極３０と外部電極３６とは、前後方向に並んでいる。

外部電極３４は、基板本体２１の裏面の右後ろの角近傍に設けられている正方形状の導体層である。外部電極４０は、基板本体２１の裏面の左前の角近傍に設けられている正方形状の導体層である。外部電極４２は、基板本体２１の裏面の左後ろの角近傍に設けられている正方形状の導体層である。外部電極４４は、基板本体２１の裏面の右前の角近傍に設けられている正方形状の導体層である。

配線２４は、基板本体２１の表面に設けられ、外部電極２２から左側に向かって延在している直線状の導体層である。配線２４の左端は、上側から平面視したときに、外部電極４２と重なっている。配線２８は、外部電極２６から前側に延在した後に右側に向かって延在している線状の導体層である。配線２８の右端は、上側から平面視したときに、外部電極４４と重なっている。

配線３８は、基板本体２１の裏面に設けられ、外部電極３６と外部電極４０とを接続する線状の導体層である。配線３２は、基板本体２１の裏面に設けられ、外部電極３０と外部電極３４とを接続する線状の導体層である。

以上のような外部電極２２，２６，３０，３４，３６，４０，４２，４４、配線２４，２８，３２，３８は、例えば、タングステン、モリブデン等のメタライズ層にニッケル、金等の被膜がメッキされることにより作製される。

ビアホール導体ｖ１は、基板本体２１を上下方向に貫通しており、配線２４の左端と外部電極４２とを接続している。これにより、外部電極２２と外部電極４２とが電気的に接続されている。

ビアホール導体ｖ２は、基板本体２１を上下方向に貫通しており、配線２８の右端と外部電極４４とを接続している。これにより、外部電極２６と外部電極４４とが電気的に接続されている。

ビアホール導体ｖ１，ｖ２は、基板本体２１に形成されたビアホールに対してタングステン、ニッケル等の導体が埋め込まれて作製される。

水晶片１６は、水晶本体１７及び外部電極９７，９８を含んでいる。水晶本体１７は、上側から平面視したときに、長方形状をなす平板である。水晶本体１７は、例えば、水晶の原石などから所定の角度で切り出されたＡＴカット型である。水晶本体１７の上側の主面を表面と呼び、水晶本体１７の下側の主面を裏面と呼ぶ。

外部電極９７は、水晶本体１７の裏面の左後ろの角近傍に設けられている正方形状の導体層である。外部電極９８は、水晶本体１７の裏面の左前の角近傍に設けられている正方形状の導体層である。外部電極９７，９８は、例えば、クロムの下地層上に金が積層されることにより作製される。

なお、水晶片１６は、水晶本体１７及び外部電極９７，９８以外の構成も含んでいる。しかしながら、水晶片１６は一般的な水晶片と同じ構造であるので、詳細な説明を省略する。

水晶片１６は、セラミック基板１２の表面上に実装される。具体的には、外部電極２２と外部電極９７とが導電性接着剤２１０により接続され、外部電極２６と外部電極９８とが導電性接着剤２１２により接続される。

金属キャップ１４は、下側が開口した直方体状の箱であり、例えば、鉄ニッケル合金、具体的には４２Ｎｉにより作製されている。金属キャップ１４は、基板本体２１の表面上に取り付けられ、基板本体２１の表面全面を覆い隠している。これにより、水晶片１６は、金属キャップ１４と基板本体２１の表面とにより囲まれた空間内に収容されている。また、この空間は、金属キャップ１４が基板本体２１に密着することによって、真空状態に保たれている。

感温部品２０は、温度センサーとして機能するサーミスタであり、本実施形態では、ＮＴＣ（Ｎｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）サーミスタである。感温部品２０は、チップ本体７０及び外部電極７２，７４を含んでいる。

チップ本体７０は、直方体状をなしている。外部電極７２は、チップ本体７０の後面を覆うと共に、該後面に隣接する上面、下面、右面及び左面に折り返されている。外部電極７４は、チップ本体７０の前面を覆うと共に、該前面に隣接する上面、下面、右面及び左面に折り返されている。

感温部品２０は、セラミック基板１２の裏面上に実装される。具体的には、外部電極７２と外部電極３０とがはんだにより接続され、外部電極７４と外部電極３６とがはんだにより接続される。以上のような感温部品２０は、水晶片１６近傍の温度を検出し、図示しない温度補償回路に出力する。これにより、水晶片１６の温度変化に伴う周波数変動の補正が行われる。

チップ部品１８は、部品本体５０、外部電極５２，５４，５６，５８、ソルダレジスト６０，６２，６４，６６及びビアホール導体ｖ３，ｖ４を備えている。

部品本体５０は、直方体状をなしており、絶縁材料により作製されている。本実施形態では、部品本体５０は、ガラスエポキシ基板である。また、部品本体５０の上下方向の高さは、感温部品２０の上下方向の高さよりも高い。以下では、部品本体５０の上側の主面を表面と呼び、部品本体５０の下側の主面を裏面と呼ぶ。また、部品本体５０の表面は、チップ部品１８がセラミック基板１２に実装される際に、セラミック基板１２と対向する実装面Ｓである。実装面Ｓは、長方形状をなしている。

ここで、図４に示すように、実装面Ｓの対角線の交点を交点Ｐとする。そして、交点Ｐを通過し、実装面Ｓの長辺に平行な直線を直線Ｌ１と定義する。また、交点Ｐを通過し、実装面Ｓの短辺に平行な直線を直線Ｌ２と定義する。

外部電極５２（第１の外部電極の一例）は、部品本体５０の表面の後ろ半分に設けられている正方形状の導体層である。外部電極５４（第２の外部電極の一例）は、部品本体５０の表面の前半分に設けられている正方形状の導体層である。これにより、直線Ｌ２は、外部電極５２と外部電極５４との間を通過している。また、外部電極５２と外部電極５４とは、直線Ｌ２に関して線対称な関係にある。

ソルダレジスト６０（第１の部材の一例）及びソルダレジスト６２（第２の部材の一例）は、外部電極５２及び実装面Ｓ上に設けられている絶縁膜である。ソルダレジスト６０，６２のはんだに対する濡れ性は、外部電極５２のはんだに対する濡れ性よりも低い。本実施形態では、ソルダレジスト６０，６２は、はんだをはじく材料により作製されている。本実施形態では、ソルダレジスト６０，６２は、エポキシ系樹脂により作製されている。ソルダレジスト６０は、長方形状をなしており、外部電極５２の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト６２は、長方形状をなしており、外部電極５２の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線Ｌ１が、ソルダレジスト６０とソルダレジスト６２との間を通過している。また、ソルダレジスト６０とソルダレジスト６２とが、直線Ｌ１に関して線対称な関係にある。

ソルダレジスト６４（第３の部材の一例）及びソルダレジスト６６（第４の部材の一例）は、外部電極５４及び実装面Ｓ上に設けられている絶縁膜である。ソルダレジスト６４，６６のはんだに対する濡れ性は、外部電極５４のはんだに対する濡れ性よりも低い。本実施形態では、ソルダレジスト６４，６６は、エポキシ系樹脂により作製されている。ソルダレジスト６４は、長方形状をなしており、外部電極５４の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト６６は、長方形状をなしており、外部電極５４の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線Ｌ１が、ソルダレジスト６４とソルダレジスト６６との間を通過している。また、ソルダレジスト６４とソルダレジスト６６とが、直線Ｌ１に関して線対称な関係にある。

また、直線Ｌ２は、ソルダレジスト６０，６２とソルダレジスト６４，６６との間を通過している。更に、ソルダレジスト６０とソルダレジスト６４とは、直線Ｌ２に関して線対称な関係にある。ソルダレジスト６２とソルダレジスト６６とは、直線Ｌ２に関して線対称な関係にある。

外部電極５６は、部品本体５０の裏面の後ろ半分に設けられている正方形状の導体層である。外部電極５８は、部品本体５０の裏面の前半分に設けられている正方形状の導体層である。外部電極５２，５４，５６，５８は、例えば、Ｃｕからなる下地電極上にＮｉメッキ及びＡｕメッキが施されることにより作製されている。

ビアホール導体ｖ３は、部品本体５０を上下方向に貫通しており、外部電極５２と外部電極５６とを接続している。これにより、外部電極５２と外部電極５６とが電気的に接続されている。

ビアホール導体ｖ４は、部品本体５０を上下方向に貫通しており、外部電極５４と外部電極５８とを接続している。これにより、外部電極５４と外部電極５８とが電気的に接続されている。ビアホール導体ｖ３，ｖ４は、例えば、部品本体５０に設けられたビアホールに対してＣｕ等の導電性材料が充填されることにより作製される。

チップ部品１８は、セラミック基板１２の裏面上に実装される。具体的には、外部電極３４と外部電極５２とがはんだにより接続され、外部電極４４と外部電極５４とがはんだにより接続される。

チップ部品１９は、チップ部品１８と同じ構造を有しているので、説明を省略する。チップ部品１９は、セラミック基板１２の裏面上に実装される。具体的には、外部電極４２と外部電極８２とがはんだにより接続され、外部電極４０と外部電極８４とがはんだにより接続される。

振動デバイス１０では、セラミック基板１２の裏面上に感温部品２０が実装されている。そのため、振動デバイス１０がマザー基板に実装される際には、感温部品２０が邪魔となって、セラミック基板１２の外部電極３４，４０，４２，４４とマザー基板の外部電極とを直接に接続することができない。そこで、セラミック基板１２の裏面上にチップ部品１８，１９が実装されている。これにより、チップ部品１８，１９を介して、外部電極３４，４０，４２，４４とマザー基板の外部電極とが電気的に接続される。

以上のように構成された振動デバイス１０では、外部電極５８，８６から発信信号が出力される。また、外部電極５６には接地電位が接続される。そして、外部電極８８から感温部品２０の検出信号が出力される。

（チップ部品及び感温部品の実装）
次に、チップ部品１８，１９及び感温部品２０の実装について図面を参照しながら説明する。図５及び図６は、チップ部品１８，１９及び感温部品２０の実装時の斜視図である。

まず、図５に示すように、外部電極３０，３４，３６，４０，４２，４４上にはんだを印刷する。次に、図６に示すように、はんだが印刷された外部電極３０，３４，３６，４０，４２，４４上にチップ部品１８，１９及び感温部品２０を搭載する。この後、リフロー工程により、チップ部品１８，１９及び感温部品２０をセラミック基板１２の裏面上に固定する。具体的には、はんだを融点以上の温度まで加熱することにより、はんだを溶融させる。この後、はんだを冷却することにより、はんだを固化させる。これにより、外部電極３４と外部電極５２とがはんだにより接続され、外部電極４４と外部電極５４とがはんだにより接続される。更に、外部電極４２と外部電極８２とがはんだにより接続され、外部電極４０と外部電極８４とがはんだにより接続される。更に、外部電極３０と外部電極７２とがはんだにより接続され、外部電極３６と外部電極７４とがはんだにより接続される。

（効果）
以上のように構成されたチップ部品１８及び振動デバイス１０によれば、チップ部品１８が傾いた状態でセラミック基板１２に実装されることが抑制される。図７は、リフロー工程において、比較例に係るチップ部品１１８が傾いた時の断面構造図である。比較例に係るチップ部品１１８は、ソルダレジスト６０，６２，６４，６６が設けられていない点においてのみチップ部品１８と相違する。図８は、リフロー工程において、チップ部品１８が傾いた時の断面構造図である。図７及び図８では、振動デバイス１０の上下を反転させて図示してある。

チップ部品１１８がセラミック基板１２に実装される際には、リフロー工程が行われる。リフロー工程では、はんだを加熱して溶融させる。このとき、チップ部品１１８は、液体状のはんだ上に浮いた状態となる。このため、わずかな衝撃がチップ部品１１８やセラミック基板１２に加わったり、チップ搭載時の傾きなどから、図７に示すように、チップ部品１１８が軸Ａｘ１を中心として回転した状態となる。軸Ａｘ１とは、チップ部品１１８の重心を通過し、かつ、直線Ｌ１に平行な直線である。

ただし、図７に示すように、前側から平面視したときに、軸Ａｘ１を中心として反時計回りにチップ部品１１８が回転していると、はんだの表面の形状が左右で異なってしまう。よって、はんだの左側の表面Ａ１２に発生する表面張力の大きさとはんだの右側の表面Ａ１１に発生する表面張力大きさとに差が発生する。この表面張力の差によって、チップ部品１１８の傾きが是正される。

しかしながら、図７では、チップ部品１１８の傾きが是正されないおそれがある。より詳細には、チップ部品１１８では、外部電極５４の下面全面にはんだが濡れ広がっている。このように、はんだが外部電極５４に濡れ広がっている部分は、外部電極５４に大きな力を伝えることができない。そのため、チップ部品１１８の傾きが是正されないまま、はんだが冷却されて固化すると、チップ部品１１８が軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されてしまう。

そこで、チップ部品１８には、図８に示すように、ソルダレジスト６４，６６が設けられている。直線Ｌ１は、ソルダレジスト６４，６６の間を通過している。そのため、軸Ａｘ１は、下側から平面視したときに、ソルダレジスト６４，６６の間を通過している。ソルダレジスト６４，６６の濡れ性は、外部電極５４の濡れ性よりも低い。そのため、はんだは、外部電極５４に対して接触するものの、ソルダレジスト６４，６６には接触しない。すなわち、はんだは、ソルダレジスト６４，６６の下側では表面を形成している。よって、ソルダレジスト６６は、はんだの左側の表面Ａ２により押し上げられる。はんだの表面には表面張力が働くので、はんだの表面ははんだの内部に比べて変形しにくい。よって、はんだの表面Ａ２がソルダレジスト６６に伝える力は、図７のはんだが外部電極５４に濡れ広がっている部分が外部電極５４に伝える力よりも大きい。すなわち、はんだの表面Ａ２がソルダレジスト６６を押し上げる力は、図７のはんだが外部電極５４に濡れ広がっている部分が外部電極５４を押し上げる力よりも大きい。これにより、図８において軸Ａｘ１を中心として時計回りにチップ部品１８を回転させる力は、図７において軸Ａｘ１を中心として時計回りにチップ部品１１８を回転させる力よりも大きくなる。その結果、チップ部品１８の傾きがチップ部品１１８の傾きよりも是正されるようになる。以上より、チップ部品１８が軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。また、外部電極３４，５２及びソルダレジスト６０，６２においても外部電極４４，５４及びソルダレジスト６４，６６と同じ現象が発生している。更に、チップ部品１９についてもチップ部品１８と同じことが言える。

また、チップ部品１８では、ソルダレジスト６０とソルダレジスト６２とが、直線Ｌ１に関して線対称な関係にあり、ソルダレジスト６４とソルダレジスト６６とが、直線Ｌ１に関して線対称な関係にある。そのため、チップ部品１８が軸Ａｘ１を中心として時計回りに回転した場合にはんだがチップ部品１８を反時計回りに回転させる力の大きさと、チップ部品１８が軸Ａｘ１を中心として反時計回りに回転した場合にはんだがチップ部品１８を時計回りに回転させる力の大きさとを近づけることができる。よって、チップ部品１８が軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることがより効果的に抑制される。

また、チップ部品１８によれば、ソルダレジスト６０，６２，６４，６６が設けられることにより、外部電極３４，４４が分割される必要がなくなる。よって、外部電極３４と外部電極５２との対向面積及び外部電極４４と外部電極５４との対向面積が小さくなることが抑制され、これらの接合強度が低下することが抑制される。その結果、チップ部品１８とセラミック基板１２との接合強度が低下することが抑制される。なお、チップ部品１９においてもチップ部品１８と同じことが言える。

ここで、本願発明者は、チップ部品１８，１９及び振動デバイス１０が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、比較例に係るチップ部品１１８（以下、第１のサンプル）及び実施例に係るチップ部品１８（以下、第２のサンプル）を６０個ずつ作製し、これらをセラミック基板１２に実装した。そして、図７及び図８に示すように、前側から平面視したときの傾き量Ｄを測定顕微鏡（オリンパス社製ＳＴＭ−６）により測定した。以下に、実験条件を示す。図９は、チップ部品１８を上側から平面視した図である。図１０は、チップ部品１８を前側から平面視した図である。図１１は、セラミック基板１２を下側から平面視した図である。

ａ１：１６００μｍ
ａ２：７００μｍ
ａ３：４５０μｍ
ａ４：４５０μｍ
ａ５：５００μｍ
ａ６：７５μｍ
ａ７：２００μｍ
ａ８：３０μｍ
ａ９：２０μｍ
ａ１０：２００μｍ
ｂ１：１６００μｍ
ｂ２：２０００μｍ
ｂ３：４５０μｍ
ｂ４：４５０μｍ
ｂ５：５００μｍ

外部電極５２，５４は、銅の下地電極上に、５μｍの厚みのニッケル膜、０．１μｍの厚みのパラジウム膜及び０．１μｍの厚みの金膜を形成することにより作製した。外部電極３４，４４は、モリブデンの下地電極上に、５μｍの厚みのニッケル膜及び０．５μｍの厚みの金膜を形成することにより作製した。

図１２は、実験結果を示したグラフである。図１２によれば、第１のサンプルでは、傾き量が０μｍ〜７０μｍに分布し、傾き量の平均値が約３５μｍであった。一方、第２のサンプルでは、傾き量が０μｍ〜２０μｍに分布し、傾き量の平均値が約６μｍであった。よって、本実験によれば、チップ部品１８の傾いた状態で実装されることが抑制されることが分かる。

次に、本願発明者は、チップ部品１１８の外部電極５２，５４の左右方向の中央に前後方向に延在するスリットを形成したチップ部品を１０個作製し、第３のサンプルとした。スリットの幅は、２００μｍである。また、第３のサンプルの外部電極５２，５４のａ３，ａ４はそれぞれ、５００μｍ，６００μｍである。なお、第２のサンプルの各部のサイズに変更はない。第２のサンプルと第３のサンプルとをセラミック基板１２に実装し、第２のサンプル及び第３のサンプルを長辺側から押した。そして、第２のサンプルがセラミック基板１２から外れる際の力の大きさ（せん断破壊強度）及び第３のサンプルがセラミック基板１２から外れる際の力の大きさ（せん断破壊強度）をそれぞれ、第２のサンプルとセラミック基板１２との接合強度及び第３のサンプルとセラミック基板１２との接合強度とした。接合強度の測定には、ボンドテスタ（Ｄａｇｅ製Ｓｅｒｉｅｓ４０００）を用いた。テストスピードを５００μｍ／ｓとした。

図１３は、実験結果を示したグラフである。第２のサンプルでは、せん断破壊強度が４０Ｎ〜５５Ｎに分布し、せん断破壊強度の平均値が約５０Ｎであった。一方、第３のサンプルでは、せん断破壊強度が７０Ｎ〜１００Ｎに分布し、せん断破壊強度の平均値が約８０Ｎであった。よって、本実験によれば、チップ部品１８とセラミック基板１２との接合強度が向上することが分かる。

（第１の変形例）
以下に、第１の変形例に係るチップ部品１８ａについて図面を参照しながら説明する。図１４は、チップ部品１８ａを上側から平面視した図である。

チップ部品１８ａは、ソルダレジスト６４，６６の有無、及び、ソルダレジスト６０，６２が位置においてチップ部品１８と相違する。具体的には、チップ部品１８ａは、ソルダレジスト６４，６６を備えていない。また、ソルダレジスト６０は、外部電極５２の左後ろの角に設けられており、ソルダレジスト６２は、外部電極５２の右後ろの角に設けられている。

以上のように構成されたチップ部品１８ａによれば、チップ部品１８ａが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第２の変形例）
以下に、第２の変形例に係るチップ部品１８ｂについて図面を参照しながら説明する。図１５は、チップ部品１８ｂを上側から平面視した図である。

チップ部品１８ｂは、ソルダレジスト６０，６２，６４，６６の形状においてチップ部品１８と相違する。具体的には、ソルダレジスト６０，６２，６４，６６は、上側から平面視したときに、正方形状をなしている。更に、ソルダレジスト６０，６２は、外部電極５２からはみ出しておらず、ソルダレジスト６４，６６は、外部電極５４からはみ出していない。

以上のように構成されたチップ部品１８ｂによれば、チップ部品１８ｂが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

なお、ソルダレジスト６０，６２，６４，６６の形状は、円形であってもよいし、楕円形状であってもよい。

（第３の変形例）
以下に、第３の変形例に係るチップ部品１８ｃについて図面を参照しながら説明する。図１６は、チップ部品１８ｃを上側から平面視した図である。

チップ部品１８ｃは、ソルダレジスト６０，６２，６４，６６の位置においてチップ部品１８と相違する。ソルダレジスト６０は、外部電極５２の左後ろの角に設けられており、ソルダレジスト６２は、外部電極５２の右後ろの角に設けられている。ソルダレジスト６４は、外部電極５４の左前の角に設けられており、ソルダレジスト６６は、外部電極５４の右前の角に設けられている。

以上のように構成されたチップ部品１８ｃによれば、チップ部品１８ｃが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第４の変形例）
以下に、第４の変形例に係るチップ部品１８ｄについて図面を参照しながら説明する。図１７は、チップ部品１８ｄを上側から平面視した図である。

チップ部品１８ｄは、ソルダレジスト１６０，１６２，１６４，１６６を更に備えている点においてチップ部品１８ｃと相違する。ソルダレジスト１６０は、外部電極５２の左前の角に設けられており、ソルダレジスト１６２は、外部電極５２の右前の角に設けられている。ソルダレジスト１６４は、外部電極５４の左後ろの角に設けられており、ソルダレジスト１６６は、外部電極５４の右後ろの角に設けられている。

以上のように構成されたチップ部品１８ｄによれば、チップ部品１８ｄが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第５の変形例）
以下に、第５の変形例に係るチップ部品１８ｅについて図面を参照しながら説明する。図１８は、チップ部品１８ｅを上側から平面視した図である。

チップ部品１８ｅは、ソルダレジスト６０，６２，６４，６６の形状においてチップ部品１８と相違する。ソルダレジスト６０は、外部電極５２の左側の辺に沿って延在しており、ソルダレジスト６２は、外部電極５２の右側の辺に沿って延在している。ソルダレジスト６４は、外部電極５４の左側の辺に沿って延在しており、ソルダレジスト６６は、外部電極５４の右側の辺に沿って延在している。

以上のように構成されたチップ部品１８ｅによれば、チップ部品１８ｅが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第６の変形例）
以下に、第６の変形例に係るチップ部品１８ｆについて図面を参照しながら説明する。図１９は、チップ部品１８ｆを上側から平面視した図である。

チップ部品１８ｆは、ソルダレジスト６０，６２，６４，６６の位置においてチップ部品１８と相違する。ソルダレジスト６０は、外部電極５２の左前の角に設けられており、ソルダレジスト６２は、外部電極５２の右後ろの角に設けられている。ソルダレジスト６４は、外部電極５４の左前の角に設けられており、ソルダレジスト６６は、外部電極５４の右後ろの角に設けられている。

以上のように構成されたチップ部品１８ｆによれば、チップ部品１８ｆが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第７の変形例）
以下に、第７の変形例に係るチップ部品１８ｇについて図面を参照しながら説明する。図２０は、チップ部品１８ｇを上側から平面視した図である。

チップ部品１８ｇは、ソルダレジスト６０，６６の有無においてチップ部品１８ｆと相違する。チップ部品１８ｇは、ソルダレジスト６０，６６を備えていない。

以上のように構成されたチップ部品１８ｇでは、直線Ｌ１，Ｌ２の両方がソルダレジスト６２とソルダレジスト６４との間を通過している。そのため、チップ部品１８ｇによれば、チップ部品１８ｇが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第８の変形例）
以下に、第８の変形例に係るチップ部品１８ｈについて図面を参照しながら説明する。図２１は、チップ部品１８ｈの外観斜視図である。図２２は、チップ部品１８ｈを上側から平面視した図である。

チップ部品１８，１８ａ〜１８ｇは、４つの外部電極５２，５４，５６，５８を備えていた。一方、チップ部品１８ｈは、２つの外部電極５２，５６を備えている。すなわち、チップ部品１８ｈの実装面Ｓには、１つの外部電極５２のみが設けられている。また、チップ部品１８ｈは、ソルダレジスト６０，６２，２６０，２６２を備えている。

ソルダレジスト６０は、長方形状をなしており、外部電極５２の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト６２は、長方形状をなしており、外部電極５２の右側の辺の中点において該辺と交差するように左右方向に延在している。

ソルダレジスト２６０は、長方形状をなしており、外部電極５２の後ろ側の辺の中点において該辺と交差するように前後方向に延在している。ソルダレジスト２６２は、長方形状をなしており、外部電極５２の前側の辺の中点において該辺と交差するように前後方向に延在している。

以上のように構成されたチップ部品１８ｈでは、直線Ｌ１がソルダレジスト６０とソルダレジスト６２との間を通過している。直線Ｌ２がソルダレジスト２６０とソルダレジスト２６２との間を通過している。そのため、チップ部品１８ｈによれば、チップ部品１８ｈが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第９の変形例）
以下に、第９の変形例に係るチップ部品１８ｉについて図面を参照しながら説明する。図２３は、チップ部品１８ｉを上側から平面視した図である。

チップ部品１８ｉは、ソルダレジスト２６０,２６２の有無においてチップ部品１８ｈと相違する。チップ部品１８ｈは、ソルダレジスト２６０，２６２を備えていない。

以上のように構成されたチップ部品１８ｉでは、直線Ｌ１がソルダレジスト６０とソルダレジスト６２との間を通過している。一方、直線Ｌ２がソルダレジスト６０とソルダレジスト６２との間を通過していない。そのため、チップ部品１８ｉによれば、チップ部品１８ｉが軸Ａｘ１を中心として回転した状態（すなわち、傾いた状態）でセラミック基板１２に実装されることが抑制される。

（第１０の変形例）
以下に、第１０の変形例に係るセラミック基板１２ａについて図面を参照しながら説明する。図２４は、セラミック基板１２ａを上側から平面視した図である。

セラミック基板１２ａは、ソルダレジスト６０，６２，６４，６６を備えている点において、セラミック基板１２と相違する。なお、セラミック基板１２ａに実装されるチップ部品１８は、ソルダレジスト６０，６２，６４，６６を備えていない。

セラミック基板１２ａの基板本体１２は、チップ部品１８，１９のそれぞれが実装される長方形状の実装エリアＥ１，Ｅ２を含む上面を有している。実装エリアＥ１，Ｅ２の形状はそれぞれ、チップ部品１８，１９の実装面Ｓの形状と一致している。本実施形態では、実装エリアＥ１，Ｅ２の長手方向は、前後方向に延在している。

ここで、図２４に示すように、実装エリアＥ１の対角線の交点を交点Ｐ１とする。そして、交点Ｐ１を通過し、実装エリアＥ１の長辺に平行な直線を直線Ｌ３と定義する。また、交点Ｐ１を通過し、実装エリアＥ１の短辺に平行な直線を直線Ｌ４と定義する。

外部電極３４は、実装エリアＥ１の後ろ半分に設けられている正方形状の導体層である。外部電極４４は、実装エリアＥ２の表面の前半分に設けられている正方形状の導体層である。これにより、直線Ｌ４は、外部電極３４と外部電極４４との間を通過している。また、外部電極３４と外部電極４４とは、直線Ｌ４に関して線対称な関係にある。

ソルダレジスト６０（第５の部材の一例）及びソルダレジスト６２（第６の部材の一例）は、外部電極３４及び実装エリアＥ１上に設けられている絶縁膜である。ソルダレジスト６０，６２のはんだに対する濡れ性は、外部電極３４のはんだに対する濡れ性よりも低い。ソルダレジスト６０は、長方形状をなしており、外部電極３４の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト６２は、長方形状をなしており、外部電極４４の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線Ｌ３が、ソルダレジスト６０とソルダレジスト６２との間を通過している。また、ソルダレジスト６０とソルダレジスト６２とが、直線Ｌ３に関して線対称な関係にある。

ソルダレジスト６４及びソルダレジスト６６は、外部電極４４及び実装エリアＥ１上に設けられている絶縁膜である。ソルダレジスト６４，６６のはんだに対する濡れ性は、外部電極４４のはんだに対する濡れ性よりも低い。ソルダレジスト６４は、長方形状をなしており、外部電極４４の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト６６は、長方形状をなしており、外部電極４４の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線Ｌ３が、ソルダレジスト６４とソルダレジスト６６との間を通過している。また、ソルダレジスト６４とソルダレジスト６６とが、直線Ｌ３に関して線対称な関係にある。

また、直線Ｌ４は、ソルダレジスト６０，６２とソルダレジスト６４，６６との間を通過している。更に、ソルダレジスト６０とソルダレジスト６４とは、直線Ｌ４に関して線対称な関係にある。ソルダレジスト６２とソルダレジスト６６とは、直線Ｌ４に関して線対称な関係にある。

なお、実装エリアＥ２については、実装エリアＥ１と同じであるので説明を省略する。

以上のように、ソルダレジスト６０，６２，６４，６６は、チップ部品１８に設けられる代わりに、セラミック基板１２ａに設けられていてもよい。このようなセラミック基板１２ａにおいても、チップ部品１８が傾いた状態でセラミック基板１２ａに実装されることが抑制される。

（その他の実施形態）
本発明に係るチップ部品及び回路モジュールは、前記チップ部品１８，１８ａ〜１８ｉ，１９及び振動デバイス１０に限らずその要旨の範囲内において変更可能である。

なお、チップ部品１８，１８ａ〜１８ｉ，１９の構成を任意に組み合わせてもよい。

また、チップ部品１８，１８ａ〜１８ｉにおいて、部品本体５０にインダクタやコンデンサ等の回路素子が設けられていてもよい。更に、チップ部品１８，１８ａ〜１８ｉは、インダクタやコンデンサ等を内蔵するチップ型電子部品であってもよい。

また、チップ部品１８，１８ａ〜１８ｉと同様の構造をセラミック基板１２ｂが備えていてもよい。図２５は、その他の実施形態に係るセラミック基板１２ｂの外観斜視図である。具体的には、セラミック基板１２ｂは、マザー基板上に実装され、基板本体２１、外部電極１００，１０２及びソルダレジスト２６０，２６２，２６４，２６６を備えている。

基板本体１２は、マザー基板に対向する実装面Ｓ１を有している。実装面Ｓ１の長手方向は、左右方向に延在している。

ここで、図２５に示すように、実装面Ｓ１の対角線の交点を交点Ｐ２とする。そして、交点Ｐ２を通過し、実装面Ｓ１の長辺に平行な直線を直線Ｌ５と定義する。また、交点Ｐ２を通過し、実装面Ｓ１の短辺に平行な直線を直線Ｌ６と定義する。

外部電極１００は、実装面Ｓ１の右半分に設けられている長方形状の導体層である。外部電極１０２は、実装面Ｓ１の左半分に設けられている長方形状の導体層である。これにより、直線Ｌ６は、外部電極１００と外部電極１０２との間を通過している。また、外部電極１００と外部電極１０２とは、直線Ｌ６に関して線対称な関係にある。

ソルダレジスト２６０（第７の部材の一例）及びソルダレジスト２６２（第８の部材の一例）は、外部電極１００及び実装面Ｓ１上に設けられている絶縁膜である。ソルダレジスト２６０，２６２のはんだに対する濡れ性は、外部電極１００のはんだに対する濡れ性よりも低い。ソルダレジスト２６０は、長方形状をなしており、外部電極１００の後ろ側の辺の中点において該辺と交差するように前後方向に延在している。ソルダレジスト２６２は、長方形状をなしており、外部電極１００の前側の辺の中点において該辺と交差するように前後方向に延在している。これにより、直線Ｌ５が、ソルダレジスト２６０とソルダレジスト２６２との間を通過している。また、ソルダレジスト２６０とソルダレジスト２６２とが、直線Ｌ５に関して線対称な関係にある。

ソルダレジスト２６４及びソルダレジスト２６６は、外部電極１０２及び実装面Ｓ１上に設けられている絶縁膜である。ソルダレジスト２６４，２６６のはんだに対する濡れ性は、外部電極１０２のはんだに対する濡れ性よりも低い。ソルダレジスト２６４は、長方形状をなしており、外部電極１０２の後ろ側の辺の中点において該辺と交差するように前後方向に延在している。ソルダレジスト２６６は、長方形状をなしており、外部電極１０２の前側の辺の中点において該辺と交差するように前後方向に延在している。これにより、直線Ｌ５が、ソルダレジスト２６４とソルダレジスト２６６との間を通過している。また、ソルダレジスト２６４とソルダレジスト２６６とが、直線Ｌ５に関して線対称な関係にある。

また、直線Ｌ６は、ソルダレジスト２６０，２６２とソルダレジスト２６４，２６６との間を通過している。更に、ソルダレジスト２６０とソルダレジスト２６４とは、直線Ｌ６に関して線対称な関係にある。ソルダレジスト２６２とソルダレジスト２６６とは、直線Ｌ６に関して線対称な関係にある。

このようなセラミック基板１２ｂによれば、セラミック基板１２ｂが傾いた状態でマザー基板に実装されることが抑制される。

なお、部品本体５０は、直方体状に限らない。部品本体５０は、長方形状の実装面Ｓを有していればよい。

チップ部品１８，１８ａ〜１８ｉ，１９の実装面Ｓに設けられる外部電極の数は、１つ又は２つに限らない。

なお、感温部品２０は、サーミスタではなくＩＣであってもよい。

以上のように、本発明は、電子部品、回路基板及び回路モジュールに有用であり、特に、電子部品と回路基板との接合強度の低下を抑制しつつ、電子部品が傾いた状態で回路基板に実装されることを抑制できる点で優れている。

１０：振動デバイス
１２：セラミック基板
１４：金属キャップ
１６：水晶片
１７：水晶本体
１８，１８ａ〜１８ｉ，１９：チップ部品
２０：感温部品
２１：基板本体
２２，２６，３０，３４，３６，４０，４２，４４，５２，５４，５６，５８：外部電極
５０：部品本体
６０，６２，６４，６６，１６０，１６２，１６４，１６６，２６０，２６２：ソルダレジスト
Ｐ：交点
Ｓ：実装面
Ｌ１〜Ｌ６：直線

Claims (7)

1. 長方形状の実装面を有する部品本体と、
   前記実装面に設けられている第１の外部電極及び第２の外部電極と、
   前記第１の外部電極上に設けられている第１の部材及び第２の部材と、
   を備えており、
   前記第１の部材及び前記第２の部材のはんだに対する濡れ性は、前記第１の外部電極及び前記第２の外部電極のはんだに対する濡れ性よりも低く、
   前記実装面の対角線の交点を通過し、かつ、該実装面の長辺に平行な直線が第１の直線であり、
   前記実装面の対角線の交点を通過し、かつ、該実装面の短辺に平行な直線が第２の直線であり、
   前記第１の直線は、前記第１の部材と前記第２の部材との間を通過しており、
   前記第２の直線は、前記第１の外部電極と前記第２の外部電極との間を通過していること、
   を特徴とする電子部品。
2. 前記第１の部材と前記第２の部材とは、前記第１の直線に関して線対称な関係にあること、
   を特徴とする請求項１に記載の電子部品。
3. 前記第２の外部電極上に設けられている第３の部材及び第４の部材を、
   更に備えており、
   前記第１の直線は、前記第３の部材と前記第４の部材との間を通過していること、
   を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
4. 前記第１の部材及び前記第２の部材と前記第３の部材及び前記第４の部材とは、前記第２の直線に関して線対称な関係にあること、
   を特徴とする請求項３に記載の電子部品。
5. 請求項１ないし請求項４のいずれかに記載の電子部品と、
   回路基板と、
   を備えており、
   前記回路基板は、
   第１の主面を有する基板本体と、
   前記第１の主面に設けられている第３の外部電極及び第４の外部電極と、
   を備えており、
   前記第１の外部電極と前記第３の外部電極とがはんだにより接続され、
   前記第２の外部電極と前記第４の外部電極とがはんだにより接続されていること、
   を特徴とする回路モジュール。
6. 電子部品が実装される長方形状の実装エリアを含む主面を有する基板本体と、
   前記実装エリアに設けられている第１の外部電極及び第２の外部電極と、
   前記第１の外部電極上に設けられている第５の部材及び第６の部材と、
   を備えており、
   前記第５の部材及び前記第６の部材のはんだに対する濡れ性は、前記第１の外部電極及び前記第２の外部電極のはんだに対する濡れ性よりも低く、
   前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの長辺に平行な直線が第３の直線であり、
   前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの短辺に平行な直線が第４の直線であり、
   前記第３の直線は、前記第５の部材と前記第６の部材との間を通過しており、
   前記第４の直線は、前記第１の外部電極と前記第２の外部電極との間を通過していること、
   を特徴とする回路基板。
7. 長方形状をなす主面を有する基板本体と、
   前記主面に設けられている第１の外部電極及び第２の外部電極と、
   前記第１の外部電極上に設けられている第７の部材及び第８の部材と、
   を備えており、
   前記第７の部材及び前記第８の部材のはんだに対する濡れ性は、前記第１の外部電極及び前記第２の外部電極のはんだに対する濡れ性よりも低く、
   前記主面の対角線の交点を通過し、かつ、該主面の長辺に平行な直線が第５の直線であり、
   前記主面の対角線の交点を通過し、かつ、該主面の短辺に平行な直線が第６の直線であり、
   前記第５の直線は、前記第７の部材と前記第８の部材との間を通過しており、
   前記第６の直線は、前記第１の外部電極と前記第２の外部電極との間を通過していること、
   を特徴とする回路基板。

Images