JP2013161914A - 電子部品 - Google Patents

Abstract

【課題】傾いた状態で回路基板に実装されることを抑制できる電子部品を提供することである。
【解決手段】第１のランド及び第２のランドを有する回路基板上に実装される電子部品１０ａ。積層体１２は、実装面Ｓ１０を有している。外部電極１４ａは、第１のランドと接合される複数の接合部１５ａ，１５ｂと導通部１３ａを有しており、実装面Ｓ１０に設けられている。外部電極１４ｂは、第２のランドと接合され、かつ、外部電極１４ａとｙ軸方向に並んでおり、さらに、実装面Ｓ１０に設けられている。接合部１５ａ，１５ｂは、ｘ軸方向に並んでいる。導通部１３ａの線幅ｗ２は、ｙ軸方向における各接合部１５ａ，１５ｂの幅ｗ１，ｗ３よりも小さい。
【選択図】図２

Description

本発明は、回路基板に実装される電子部品に関する。

従来の電子部品としては、例えば、特許文献１に記載の積層コイル部品が知られている。該積層コイル部品では、セラミック積層体の同一の面（以下、実装面と称す）に二つの外部電極が設けられている。外部電極は、セラミック積層体の実装面以外の面には折り返して形成されていない。以上のような電子部品によれば、外部電極が実装面にのみ設けられているので、電子部品が回路基板上にはんだ付けにより実装される際に、はんだがセラミック積層体の実装面以外の面に付着しない。そのため、はんだは、セラミック積層体からはみ出して側方に広がることがない。その結果、電子部品を狭い領域に実装することが可能となる。

しかしながら、特許文献１に記載の電子部品は、以下に説明するように、傾いた状態で回路基板に実装されるおそれがある。より詳細には、特許文献１に記載の電子部品は、はんだが塗布された回路基板上に配置される。はんだが加熱により液状化され、液状化したはんだの表面張力により、電子部品は回路基板に吸着される。その後に、はんだが硬化することよって、電子部品が回路基板上に実装される。電子部品の実装過程において、液状化したはんだは、実装面の外部電極上を容易に移動することできる。これにより、外部電極上においてはんだの厚みが不均一となり、結果として、電子部品が、回路基板上において傾いてしまうおそれがある。すなわち、電子部品が傾いた状態で回路基板に実装されるおそれがある。

特開２００５−３２２７４３号公報

そこで、本発明の目的は、傾いた状態で回路基板に実装されることを抑制できる電子部品を提供することである。

本発明の一実施形態に係る電子部品は、第１のランド及び第２のランドを有する回路基板上に実装される電子部品であって、実装面を有する本体と、前記第１のランドと接合される複数の第１の接合部、及び、該複数の第１の接合部を接続する第１の導通部を有する第１の外部電極であって、前記実装面に設けられている第１の外部電極と、前記第２のランドと接合され、かつ、前記第１の外部電極と所定方向に並んでおり、前記実装面に設けられている第２の外部電極と、を備えており、前記複数の第１の接合部は、前記所定方向に直交する方向に並んでおり、前記第１の導通部の線幅は、前記所定方向における前記各第１の接合部の幅の最大値よりも小さいこと、を特徴とする。

本発明によれば、傾いた状態で回路基板に実装されることを抑制できる。

本発明の一実施形態に係る電子部品の外観斜視図である。 本発明の一実施形態に係る電子部品をｚ軸方向から平面視した図である。 本発明の一実施形態に係る電子部品の積層体の分解斜視図である。 電子部品及び回路基板をｚ軸方向から透視した図である。 第１の変形例に係る電子部品をｚ軸方向から平面視した図である。 第２の変形例に係る電子部品をｚ軸方向から平面視した図である。 第３の変形例に係る電子部品をｚ軸方向から平面視した図である。 第４の変形例に係る電子部品をｚ軸方向から平面視した図である。 第５の変形例に係る電子部品をｚ軸方向から平面視した図である。

以下に、本発明の実施形態に係る電子部品について説明する。

（電子部品の構成）
以下に、本発明の一実施形態に係る電子部品について図面を参照しながら説明する。図１は、本発明の一実施形態に係る電子部品１０ａの外観斜視図である。図２は、本発明の一実施形態に係る電子部品１０ａをｚ軸方向から平面視した図である。図３は、本発明の一実施形態に係る電子部品１０ａの積層体１２の分解斜視図である。以下、電子部品１０ａの積層方向をz軸方向と定義し、z軸方向から平面視したときに、電子部品１０ａの短辺に沿った方向をx軸方向と定義し、電子部品１０の長辺に沿った方向をy軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。

電子部品１０ａは、図１ないし図３に示すように、積層体（本体）１２、外部電極１４（１４ａ，１４ｂ）、コイルＬ、接続導体２０（２０ａ〜２０ｋ）及びビアホール導体ｖ１〜ｖ１３を備えている。

積層体１２は、直方体状をなしており、コイルＬを内蔵している。以下では、積層体１２のｚ軸方向の正方向側の面を実装面Ｓ１０と定義する。

積層体１２は、図３に示すように、絶縁体層１６（１６ａ〜１６ｌ）がz軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層１６はそれぞれ、長方形状をなしており、磁性体材料により作製されている。以下では、絶縁体層１６のz軸方向の正方向側の面を表面と称し、絶縁体層１６のz軸方向の負方向側の面を裏面と称す。

コイルＬは、図３に示すように、コイル導体１８（１８ａ〜１８ｄ）及びビアホール導体ｖ１４〜ｖ１６により構成されている。コイルＬは、ｚ軸方向に延在する軸を有しており、時計回り方向に旋廻しながらｚ軸方向の正方向側から負方向側に向かって進行する螺旋状をなしている。

コイル導体１８ａ〜１８ｄはそれぞれ、図３に示すように、絶縁体層１６ｆ〜１６ｉの表面上に設けられている。コイル導体１８ａ〜１８ｄはそれぞれ、導電性材料からなり、要所で折曲がった形状に形成されている。また、コイル導体１８ａ〜１８ｃは一周分の長さを有しており、コイル導体１８ｄは半周分の長さを有している。以下では，コイル導体１８ａ〜１８ｄにおいて、時計回り方向の上流側の端部を上流端と呼び、時計回り方向の下流側の端部を下流端と呼ぶ。

ビアホール導体ｖ１４〜ｖ１６は、絶縁体層１６ｆ〜１６ｈをｚ軸方向に貫通している。ビアホール導体ｖ１４は、コイル導体１８ａの下流端とコイル導体１８ｂの上流端とを接続している。ビアホール導体ｖ１５は、コイル導体１８ｂの下流端とコイル導体１８ｃの上流端とを接続している。ビアホール導体ｖ１６は、コイル導体１８ｃの下流端とコイル導体１８ｄの上流端とを接続している。

外部電極１４ａ，１４ｂは、図１及び図２に示すように、積層体１２の実装面Ｓ１０においてｙ軸方向に並ぶように設けられている。なお、外部電極１４ａ，１４ｂは、積層体１２の実装面Ｓ１０にのみ設けられており、ｘ軸方向の両側の側面及びｙ軸方向の両端の端面には設けられていない。

外部電極１４ａは、接合部１５ａ，１５ｂ及び導通部１３ａを有している。接合部１５ａ，１５ｂは、長方形状の導体であり、実装面Ｓ１０のｙ軸方向の正方向側の短辺に沿ってｘ軸方向の負方向側から正方向側へとこの順に並んでいる。さらに、接合部１５ａ，１５ｂは等しい面積を有している。また、接合部１５ａと接合部１５ｂとは、ｙ軸方向に延在するスリットＧ１を挟んで対向している。スリットＧ１は、外部電極１４ａにおいてｘ軸方向の中央に位置している。これにより、接合部１５ａ，１５ｂは、図２に示すように、ｙ軸方向に平行な直線であって、実装面Ｓ１０の対角線の交点を通過する直線Ａに関して、線対称な構造をなしている。

導通部１３ａは、接合部１５ａと接合部１５ｂとを接続している。導通部１３ａは、線状の導体であって、スリットＧ１のｙ軸方向の負方向側に設けられている。図２に示すように、導通部１３ａのｙ軸方向の幅（線幅）ｗ２は、接合部１５ａのｙ軸方向の幅ｗ１及び接合部１５ｂのｙ軸方向の幅ｗ３よりも小さい。

外部電極１４ｂは、外部電極１４ａよりもｙ軸方向の負方向側に設けられている。外部電極１４ｂは、接合部１５ｃ，１５ｄ及び導通部１３ｂを有している。接合部１５ｃ，１５ｄは、長方形状の導体であり、実装面Ｓ１０のｙ軸方向の負方向側の短辺に沿ってｘ軸方向の負方向から正方向へとこの順に並んでいる。さらに、接合部１５ｃ，１５ｄは等しい面積を有している。また、接合部１５ｃと接合部１５ｄとは、ｙ軸方向に延在するスリットＧ２を挟んで対向している。スリットＧ２は、外部電極１４ｂにおいてｘ軸方向の中央に位置している。これにより、接合部１５ｃ，１５ｄは、図２に示すように、ｙ軸方向に平行な直線であって、直線Ａに関して、線対称な構造をなしている。

導通部１３ｂは、接合部１５ｃと接合部１５ｄとを接続している。導通部１３ｂは、線状の導体であって、スリットＧ２のｙ軸方向の正方向側に設けられている。図２に示すように、導通部１３ｂのｙ軸方向の幅（線幅）ｗ５は、接合部１５ｃのｙ軸方向の幅ｗ４及び接合部１５ｄのｙ軸方向の幅ｗ６よりも小さい。

ビアホール導体ｖ１〜ｖ８はそれぞれ、図３に示すように、絶縁体層１６ａ〜１６ｈをｚ軸方向に貫通しており、互いに接続されることにより一本のビアホール導体を構成している。また、ビアホール導体ｖ１〜ｖ８は、外部電極１４ａの接合部１５ａとコイル導体１８ｄの下流端とを、接続導体２０ａ〜２０ｇを介して接続している。

ビアホール導体ｖ９〜ｖ１３はそれぞれ、図３に示すように、絶縁体層１６ａ〜１６ｅをｚ軸方向に貫通しており、互いに接続されることにより一本のビアホール導体を構成している。また、ビアホール導体ｖ９〜ｖ１３は、外部電極１４ｂの接合部１５ｄとコイル導体１８ａの上流端とを、接続導体２０ｈ〜２０ｋを介して接続している。

以上のように構成された電子部品１０ａは、回路基板上に実装される。以下に、電子部品１０ａの回路基板への実装について図面を参照しながら説明する。図４は、電子部品１０ａ及び回路基板１００をｚ軸方向から透視した図である。

図４に示すように、回路基板１００は、基板本体１０１及びランド１０２（１０２ａ，１０２ｂ）を有している。基板本体１０１は、例えば、多層配線基板である。ランド１０２は、基板本体１０１の主面上に設けられている外部接続用の電極である。

電子部品１０ａが回路基板１００に実装される際には、実装面Ｓ１０と回路基板１００とが対向する。そして、外部電極１４ａ（接合部１５ａ，１５ｂ）は、ランド１０２ａにはんだにより接合される。外部電極１４ｂ（接合部１５ｃ，１５ｄ）は、ランド１０２ｂにはんだにより接合される。

（電子部品の製造方法）
以下に、電子部品１０ａの製造方法について図面を参照しながら説明する。なお、以下では、複数の電子部品１０ａを同時に作成する際の電子部品１０ａの製造方法について説明する。

まず、図３の絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化銅（ＣｕＯ）及び酸化ニッケル（ＮｉＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤剤、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。

次に、図３に示すように、絶縁体層１６ａ〜１６ｈとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｖ１〜ｖ１６を形成する。具体的には、絶縁体層１６ａ〜１６ｈとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

次に、図３に示すように、絶縁体層１６ａ〜１６ｉとなるべきセラミックグリーンシートの表面上に、外部電極１４ａ，１４ｂとなるべき下地電極、コイル導体１８ａ〜１８ｄ及び接続導体２０ａ〜２０ｋを形成する。具体的には、絶縁体層１６ｆ〜１６ｉとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、外部電極１４ａ，１４ｂとなるべき下地電極、コイル導体１８ａ〜１８ｄ及び接続導体２０ａ〜２０ｋを形成する。なお、外部電極１４ａ，１４ｂとなるべき下地電極、コイル導体１８ａ〜１８ｄ及び接続導体２０ａ〜２０ｋを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。

次に、図３に示すように、絶縁体層１６ａ〜１６ｌとなるべきセラミックグリーンシートをこの順に並ぶように積層・圧着して、未焼成のマザー積層体を得る。その後、未焼成のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。

次に、マザー積層体をカット刃により所定寸法の積層体１２にカットする。その後、未焼成の積層体１２に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８００℃〜９００℃で２．５時間の条件で行う。

次に、実装面Ｓ１０の下地電極に対してめっき工法により、Ｎｉ／Ｓｎめっきを施して、外部電極１４を形成する。以上の工程により、図１に示すような電子部品１０ａが完成する。

（効果）
以上のような電子部品１０ａによれば、電子部品１０ａが傾いた状態で回路基板１００に実装されることを抑制できる。より詳細には、外部電極１４ａは、接合部１５ａ，１５ｂ及び導通部１３ａを有している。導通部１３ａの線幅ｗ２は、接合部１５ａ，１５ｂのｙ軸方向の幅ｗ１，ｗ３より小さい。そのため、電子部品１０ａが実装される際、接合部１５ａ，１５ｂ間において、液状化したはんだの移動が妨げられる。これにより、接合部１５ａ，１５ｂ間で、はんだが移動して、はんだの厚みが不均一になることが抑制される。その結果、電子部品１０ａが傾いた状態で回路基板１００に実装されることが抑制される。

また、接合部１５ａ，１５ｂの面積が略等しいことにより、電子部品１０ａが傾いた状態で回路基板１００に実装されることが、さらに抑制される。より詳細には、例えば、接合部１５ａの面積が，接合部１５ｂの面積よりも著しく大きい場合を想定する。この場合、接合部１５ａにおいて、液状化したはんだの厚みが不均一になるおそれがある。結果として、電子部品１０ａが傾いた状態で回路基板１００に実装される。しかしながら、電子部品１０ａにおいては、接合部１５ａ，１５ｂの面積は略等しいため、電子部品１０ａが傾いた状態で回路基板１００に実装されることが抑制される。

更に、接合部１５ａ，１５ｂは、ｙ軸方向に平行な直線であって、実装面Ｓ１０の対角線の交点を通過する直線Ａに関して線対称な構造をなしている。これにより、接合部１５ａをランド１０２ａに吸着するはんだの表面張力と、接合部１５ｂをランド１０２ａに吸着するはんだの表面張力とが略等しくなる。その結果、電子部品１０ａにおいて、直線Ａを中心として回転するモーメントが打ち消されて０に近づく。よって、電子部品１０ａが傾いた状態で回路基板１００に実装されることが、より一層抑制される。

外部電極１４ｂは、接合部１５ｃ，１５ｄ及び導通部１３ｂを有している。接合部１５ｃ、１５ｄ及び１３ｂの位置関係、形状及び面積は、外部電極１４ａの接合部１５ａ，１５ｂ及び導通部１３ａにおける位置関係、形状及び面積と同様である。よって、外部電極１４ｂも、外部電極１４ａと同様に、電子部品１０ａが傾いた状態で回路基板１００に実装されることを抑制できる。

電子部品１０ａによれば、その製造工程を簡略化できる。より詳細には、電子部品１０ａでは、電子部品１０ａが傾いた状態で回路基板１００に実装されることを抑制するために、外部電極１４ａが接合部１５ａ，１５ｂを有している。外部電極１４ａにおいて、コイルＬは接合部１５ａのみと接続されているので、コイルＬと接合部１５ｂとを電気的に接続するために、接合部１５ａと接合部１５ｂとを互いに接続する必要がある。接合部１５ａと接合部１５ｂとを接続する方法としては、例えば、積層体１２内に接合部１５ａと接合部１５ｂとを接続するための導体層及びビアホール導体を設けることが挙げられる。ただし、この場合には、導体層及びビアホール導体を形成する必要があり、製造工程が複雑になる。

そこで、電子部品１０ａでは、接合部１５ａと接合部１５ｂとは、実装面Ｓ１０に設けられている導通部１３ａにより接続されている。導通部１３ａは、接合部１５ａ，１５ｂと同じ工程により形成される。そのため、導体層及びビアホール導体を形成するよりも、導通部１３ａを形成する方が容易である。以上より、電子部品１０ａの製造工程を簡略化できる。

また、電子部品１０ａでは、導通部１３ａが設けられているので、接合部１５ａと接合部１５ｂとを接続するための導体層及びビアホール導体が積層体１２内に設けられなくてもよい。これにより、電子部品１０ａでは、積層体１２内のスペースを有効利用することが可能となる。

本願発明者は、電子部品１０ａが奏する効果をより明確にするために、以下に示す実験を行った。より詳細には、第１のサンプルとして、電子部品１０ａを作製した。第２のサンプルとして、２つの接合部１５ａ，１５ｂ及び導通部１３ａを有さない電子部品であって、１つの接合部からなる長方形状の外部電極を有する電子部品を作製した。そして、１０００個の第１のサンプル及び第２のサンプルにおいて、実装時の傾きが発生したサンプルの個数を調べた。以下に、実験結果を示す。

第１のサンプル：０個／１０００個
第２のサンプル：４００個／１０００個

以上のように、電子部品１０ａによれば、実装時の傾きの発生を抑制できることが分かる。

（第１の変形例）
以下に、第１の変形例に係る電子部品１０ｂについて図面を参照しながら説明する。図５は、第１の変形例に係る電子部品１０ｂをｚ軸方向から平面視した図である。

電子部品１０ａと電子部品１０ｂとの相違点は、導通部１３ａ，１３ｂの位置である。その他の点については、電子部品１０ａと電子部品１０ｂとでは相違しないので、説明を省略する。なお、電子部品１０ｂにおける導通部を導通部１３ａ’，１３ｂ’とする。また、電子部品１０ｂをあらわす図５において、電子部品１０ａと同様の構成については、電子部品１０ａと同じ符号を付した。

図５に示すように、導通部１３ａ’は、接合部１５ａにおけるｘ軸方向の正方向側の辺の中央と、接合部１５ｂにおけるｘ軸方向の負方向側の辺の中央とを接続している。また、導通部１３ｂ’は、接合部１５ｃにおけるｘ軸方向の正方向側の辺の中央と、接合部１５ｄにおけるｘ軸方向の負方向側の辺の中央とを接続している。

以上のように構成された電子部品１０ｂによっても、電子部品１０ａと同じように、電子部品１０ｂが傾いた状態で回路基板１００に実装されることを抑制できる。

（第２の変形例）
以下に、第２の変形例に係る電子部品１０ｃについて図面を参照しながら説明する。図６は、第２の変形例に係る電子部品１０ｃをｚ軸方向から平面視した図である。

電子部品１０ａと電子部品１０ｃとの相違点は、導通部１３ａ，１３ｂの位置である。その他の点については、電子部品１０ａと電子部品１０ｃとでは相違しないので、説明を省略する。なお、電子部品１０ｃにおける導通部を導通部１３ａ’’，１３ｂ’’とする。また、電子部品１０ｃをあらわす図６において、電子部品１０ａと同様の構成については、電子部品１０ａと同じ符号を付した。

導通部１３ａ’’は、スリットＧ１のｙ軸方向の負方向側に設けられている。さらに、導通部１３ａ’’は、接合部１５ａにおけるｙ軸方向の負方向側であってｘ軸方向の正方向側の角と、接合部１５ｂにおけるｙ軸方向の負方向側であってｘ軸方向の負方向の角とを接続している。更に、導通部１３ａ’’は、接合部１５ａ，１５ｂよりもｙ軸方向の負方向側に突出している。これにより、実装面Ｓ１０をｚ軸方向から平面視したときに、導通部１３ａ’’の一部はランド１０２ａと重ならない領域に設けられている。導通部１３ｂ’’は、スリットＧ２のｙ軸方向の正方向側に設けられている。さらに、導通部１３ｂ’’は、接合部１５ｃのｙ軸方向の正方向側であってｘ軸方向の正方向側の角と、１５ｄのｙ軸方向の正方向側であってｘ軸方向の負方向側の角とを接続している。更に、導通部１３ｂ’’は、接合部１５ｃ，１５ｄよりもｙ軸方向の正方向側に突出している。これにより、実装面Ｓ１０をｚ軸方向から平面視したときに、導通部１３ｂ’’の一部はランド１０２ｂと重ならない領域に設けられている。

以上のように構成された電子部品１０ｃでは、該電子部品１０ｃが回路基板１００に実装される際、電子部品１０ｃが傾いた状態で回路基板１００に実装されることをより効果的に抑制できる。より詳細には、実装面Ｓ１０をｚ軸方向から平面視したときに、導通部１３ａ’’の一部は、ランド１０２ａと重ならない領域に設けられている。よって、電子部品１０ｃを実装する際に、導通部１３ａ’’の一部は、はんだと接触しづらくなる。結果として、電子部品１０ｃを実装する際に、接合部１５ａ，１５ｂ間において、液状化したはんだの移動がより効果的に妨げられる。これにより、接合部１５ａ，１５ｂ間で、はんだが移動して、はんだの厚みが不均一になることが抑制される。その結果、電子部品１０ｃが傾いた状態で回路基板１００に実装されることがさらに抑制される。

（第３の変形例）
以下に、第３の変形例に係る電子部品１０ｄについて図面を参照しながら説明する。図７は、第３の変形例に係る電子部品１０ｄをｚ軸方向から平面視した図である。

電子部品１０ａと電子部品１０ｄとの相違点は、外部電極１４ａ，１４ｂの構成である。その他の点については、電子部品１０ａと電子部品１０ｄとでは相違しないので、説明を省略する。また、電子部品１０ｄをあらわす図７において、電子部品１０ａと同様の構成については、電子部品１０ａと同じ符号を付した。

電子部品１０ｄでは、外部電極１４ａは、接合部１５ｅ，１５ｆ，１５ｇ及び導通部１３ｃ，１３ｄを有している。接合部１５ｅ，１５ｆ，１５ｇは、長方形状の導体であり、実装面Ｓ１０のｙ軸方向の正方向側の短辺に沿ってｘ軸方向の負方向側から正方向側へとこの順に並んでいる。また、さらに、接合部１５ｅ，１５ｆ，１５ｇは、それぞれ等しい面積を有している。ここで、接合部１５ｅと１５ｆとは、ｙ軸方向に延在するスリットＧ３を挟んで対向している。スリットＧ３は、外部電極１４ａにおいてｙ軸に平行である。さらに、スリットＧ３は、実装面Ｓ１０のｘ軸に平行な短辺を３等分する２つの直線Ｂ，Ｃのうち、ｘ軸方向の負方向側の直線Ｂ上に位置している。また、接合部１５ｆと１５ｇとは、ｙ軸方向に延在するスリットＧ４を挟んで対向している。スリットＧ４は、外部電極１４ａにおいてｙ軸に平行である。さらに、スリットＧ４は、実装面Ｓ１０のｙ軸方向の正方向側の短辺を３等分する２つの直線Ｂ，Ｃのうち、ｘ軸方向の正方向側域の直線Ｃ上に位置している。

導通部１３ｃ，１３ｄは、線状の導体である。導通部１３ｃは、接合部１５ｅと接合部１５ｆとを接続しており、スリットＧ３のｙ軸方向の負方向側に設けられている。図７に示すように、導通部１３ｃのｙ軸方向の幅（線幅）ｗ８は、接合部１５ｅのｙ軸方向の幅ｗ７及び接合部１５ｆのｙ軸方向の幅ｗ９よりも小さい。また、導通部１３ｄは、接合部１５ｆと接合部１５ｇとを接続しており、スリットＧ４のｙ軸方向の負方向側に設けられている。図７に示すように、導通部１３ｄのｙ軸方向の幅（線幅）ｗ１０は、接合部１５ｆのｙ軸方向の幅ｗ９及び接合部１５ｇのｙ軸方向の幅ｗ１１よりも小さい。

なお、外部電極１４ｂは、外部電極１４ａと同様の構造であるため、説明を省略する。

以上のように構成された電子部品１０ｄも、電子部品１０ａと同じように、傾いた状態で回路基板１００に実装されることを抑制できる。

（第４の変形例）
以下に、第４の変形例に係る電子部品１０ｅについて図面を参照しながら説明する。図８は、第４の変形例に係る電子部品１０ｅをｚ軸方向から平面視した図である。

電子部品１０ｄと電子部品１０ｅとの相違点は、電子部品１０ｄの導通部１３ｄ，１３ｅの位置を変更したものである。その他の点については、電子部品１０ｄと電子部品１０ｅとでは相違しないので、説明を省略する。なお、電子部品１０ｅにおいて、電子部品１０ｄの導通部１３ｄ，１３ｅに相当する導通部を導通部１３ｄ’，１３ｅ’とする。また電子部品１０ｅをあらわす図８において、電子部品１０ｄと同様の構成については、電子部品１０ｄと同じ符号を付した。

導通部１３ｄ’は、接合部１５ｆと接合部１５ｇとを接続しており、スリットＧ４のｙ軸方向の正方向側に設けられている。また、導通部１３ｅ’は、接合部１５ｈと接合部１５ｉとを接続しており、スリットＧ５のｙ軸方向の負方向側に設けられている。

以上のように構成された電子部品１０ｅも、電子部品１０ｄと同じように、傾いた状態で回路基板１００に実装されることを抑制できる。

（第５の変形例）
以下に、第５の変形例に係る電子部品１０ｆについて図面を参照しながら説明する。図９は、第５の変形例に係る電子部品１０ｆをｚ軸方向から平面視した図である。

電子部品１０ａと電子部品１０ｆとの相違点は、外部電極１４ａ，１４ｂの構成である。その他の点については、電子部品１０ａと電子部品１０ｆとでは相違しないので、説明を省略する。また、電子部品１０ｆをあらわす図９において、電子部品１０ａと同様の構成については、電子部品１０ａと同じ符号を付した。

電子部品１０ｆにおける外部電極１４ａは、４つの接合部１５ｋ，１５ｌ，１５ｍ，１５ｎ及び３つの導通部１３ｇ，１３ｈ，１３ｉを有している。すなわち、電子部品１０ａから電子部品１０ｆへの変更点は、電子部品１０ｄの場合と略同様に、接合部及び導通部の数が電子部品１０ａに対して増加したことである。

外部電極１４ｂは、外部電極１４ａと同様の構造であるため、説明を省略する。

以上のように構成された電子部品１０ｆも、電子部品１０ａと同じように、傾いた状態で回路基板１００に実装されることを抑制できる。

（その他の実施形態）
なお、本発明に係る電子部品は、前記実施形態に係る電子部品１０ａ〜１０ｆに限らずその要旨の範囲内において変更可能である。

なお、電子部品１０ａ〜１０ｆは、コイルＬを内蔵するとしたが、コイルＬ以外の回路素子を内蔵していてもよい。コイルＬ以外の回路素子としては、例えば、コンデンサが挙げられる。

また、接合部１５の形状は長方形状に限らない。ただし、接合部１５の形状が長方形以外の形状である場合には、導通部１３の線幅（ｙ軸方向の幅）は、該導通部１３が接続している２つの接合部１５のｙ軸方向の幅の最大値のそれぞれよりも小さい。

以上のように、本発明は、電子部品に有用であり、特に、電子部品が傾いた状態で回路基板に実装されることを抑制できる点において優れている。

Ｇ１〜Ｇ１２ スリット
Ｌ コイル
Ｓ１０ 実装面
１０ａ〜１０ｆ 電子部品
１２ 積層体
１３ａ〜１３ｌ 導通部
１４ａ，１４ｂ 外部電極
１５ａ〜１５ｒ 接合部
１６ａ〜１６ｌ 絶縁体層
１８ａ〜１８ｄ コイル導体

Claims (6)

1. 第１のランド及び第２のランドを有する回路基板上に実装される電子部品であって、
   実装面を有する本体と、
   前記第１のランドと接合される複数の第１の接合部、及び、該複数の第１の接合部を接続する第１の導通部を有する第１の外部電極であって、前記実装面に設けられている第１の外部電極と、
   前記第２のランドと接合され、かつ、前記第１の外部電極と所定方向に並んでおり、前記実装面に設けられている第２の外部電極と、
   を備えており、
   前記複数の第１の接合部は、前記所定方向に直交する方向に並んでおり、
   前記第１の導通部の線幅は、前記所定方向における前記各第１の接合部の幅の最大値よりも小さいこと、
   を特徴とする電子部品。
2. 前記複数の第１の接合部の面積はそれぞれ、略等しいこと、
   を特徴とする請求項１に記載の電子部品。
3. 前記複数の第１の接合部はそれぞれ、前記所定方向に平行な直線に関して線対称な構造をなしていること、
   を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
4. 前記第１の導通部の少なくとも一部は、前記実装面の法線方向から平面視したときに第１のランドと重ならない領域に設けられていること、
   を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
5. 前記第１の接合部は、前記所定方向に延在するスリットを挟んで対向していること、
   を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
6. 前記第２の外部電極は、前記第２のランドと接合される複数の第２の接合部、及び、該複数の第２の接合部を接続する第２の導通部を有しており、
   前記複数の第２の接合部は、前記所定方向に直交する方向に並んでおり、
   前記第２の導通部の線幅は、前記所定方向における前記各第２の接合部の幅の最大値よりも小さいこと、
   を特徴とする請求項１ないし請求項５のいずれかに記載の電子部品。

Images