JP5454684B2 - 電子部品及びその製造方法 - Google Patents

Description

本発明は、電子部品及びその製造方法に関し、より特定的には、回路基板に実装される電子部品及びその製造方法に関する。

従来の電子部品としては、例えば、特許文献１に記載の積層コイル部品が知られている。該積層コイル部品では、セラミック積層体の同一の面（以下、実装面と称す）に二つの外部電極が設けられている。外部電極は、セラミック積層体の実装面以外の面には折り返して形成されていない。以上のような電子部品によれば、外部電極が実装面にのみ設けられているので、電子部品が回路基板上にはんだ付けにより実装される際に、はんだがセラミック積層体の実装面以外の面に付着しない。そのため、はんだは、セラミック積層体からはみ出して側方に広がることがない。その結果、電子部品を狭い領域に実装することが可能となる。

しかしながら、特許文献１に記載の電子部品は、以下に説明するように、傾いた状態で回路基板に実装されるおそれがある。より詳細には、該電子部品では、電子部品を回路基板上に搭載し、加熱によりはんだを液状化させた後に、はんだを硬化させることにより、電子部品を回路基板上に実装する。この際、外部電極が実装面にのみ設けられているので、はんだは、実装面にのみ付着し、実装面以外の面には付着しない。そのため、はんだの表面積は、比較的に小さくなってしまう。よって、はんだが液状化した際に、はんだに発生する表面張力も小さくなってしまい、はんだが電子部品を回路基板に引きつける力の大きさが小さくなる。その結果、はんだが液状化した際に、僅かな衝撃によっても、電子部品が回路基板上において傾いてしまうおそれがある。すなわち、電子部品が傾いた状態で回路基板に実装されるおそれがある。

特開２００５−３２２７４３号公報

そこで、本発明の目的は、傾いた状態で回路基板に実装されることを抑制できる電子部品及びその製造方法を提供することである。

本発明の第１の形態に係る電子部品は、第１のランド及び第２のランドを有する回路基板上に実装される電子部品であって、複数の絶縁体層が積層されてなる本体と、前記本体の実装面において所定方向に並ぶように設けられ、かつ、前記第１のランド及び前記第２のランドにそれぞれ接続される第１の外部電極及び第２の外部電極と、前記絶縁体層と共に積層され、前記実装面から露出している内部導体と、を備えており、前記第１の外部電極及び前記第２の外部電極の前記第１のランド及び前記第２のランドに対する第１の接触面及び第２の接触面はそれぞれ、前記所定方向に平行な直線に関して線対称な構造をなしていると共に、複数に分割されており、前記第１の外部電極及び前記第２の外部電極は、前記実装面から露出している前記内部導体を覆うようにめっき工法により形成され、複数に分割された前記第１の接触面及び前記第２の接触面のそれぞれに挟まれている部分において前記内部導体が占める面積の割合は、該第１の接触面及び該第２の接触面において該内部導体が占める面積の割合よりも小さいこと、を特徴とする。

電子部品の第１の形態にかかる製造方法は、第１のランド及び第２のランドを有する回路基板上に実装される電子部品であって、本体と、前記本体の実装面において所定方向に並ぶように設けられ、かつ、前記第１のランド及び前記第２のランドにそれぞれ接続される第１の外部電極及び第２の外部電極と、を備えており、前記第１の外部電極及び前記第２の外部電極の前記第１のランド及び前記第２のランドに対する第１の接触面及び第２の接触面はそれぞれ、前記所定方向に平行な直線に関して線対称な構造をなしていると共に、複数に分割されていること、を特徴とする電子部品の製造方法であって、内部導体が設けられた複数の絶縁体層を積層して、該内部導体が前記実装面から露出している前記本体を得る第１の工程と、前記実装面から露出している前記内部導体を覆うように、めっき工法により前記第１の外部電極及び前記第２の外部電極を形成する第２の工程と、を備えており、前記第１の工程において、複数に分割された前記第１の接触面及び前記第２の接触面のそれぞれに挟まれている部分において前記内部導体が占める面積の割合は、該第１の接触面及び該第２の接触面において該内部導体が占める面積の割合よりも小さいこと、を特徴とする。

本発明によれば、傾いた状態で回路基板に実装されることを抑制できる。

第１の実施形態に係る電子部品の外観斜視図である。 第１の実施形態に係る電子部品を積層方向から平面視した図である。 第１の実施形態に係る電子部品の積層体の分解斜視図である。 電子部品及び回路基板をｚ軸方向から透視した図である。 第１の変形例に係る電子部品の外観斜視図である。 第１の変形例に係る電子部品をｚ軸方向から平面視した図である。 第１の変形例に係る電子部品の積層体の分解斜視図である。 電子部品及び回路基板をｚ軸方向から透視した図である。 第２の変形例に係る電子部品の外観斜視図である。 第２の変形例に係る電子部品をｚ軸方向から平面視した図である。 第２の変形例に係る電子部品の積層体の分解斜視図である。 第２の実施形態に係る電子部品の外観斜視図である。 第２の実施形態に係る電子部品の積層体の分解斜視図である。

以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。

（第１の実施形態）
（電子部品の構成）
以下に、本発明の第１の実施形態に係る電子部品について図面を参照しながら説明する。図１は、第１の実施形態に係る電子部品１０ａの外観斜視図である。図２は、第１の実施形態に係る電子部品１０ａを積層方向から平面視した図である。図３は、第１の実施形態に係る電子部品１０ａの積層体１２の分解斜視図である。以下、電子部品１０ａの積層方向をｘ軸方向と定義し、ｘ軸方向から平面視したときに、電子部品１０ａの短辺に沿った方向をｚ軸方向と定義し、電子部品１０ａの長辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。

電子部品１０ａは、図１ないし図３に示すように、積層体（本体）１２、外部電極１４（１４ａ，１４ｂ）、接続導体（内部導体）２０（２０ａ〜２０ｇ，２０ｍ〜２０ｓ），２２（２２ａ〜２２ｇ，２２ｍ〜２２ｓ）及びコイルＬを備えている。

積層体１２は、直方体状をなしており、接続導体２０，２２及びコイルＬを内蔵している。以下では、積層体１２のｚ軸方向の負方向側の面を下面Ｓ１０と定義する。

積層体１２は、図３に示すように、絶縁体層１６（１６ａ〜１６ｔ）がｘ軸方向の負方向側から正方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層１６はそれぞれ、長方形状をなしており、磁性体材料により作製されている。以下では、絶縁体層１６のｘ軸方向の正方向側の面を表面と称し、絶縁体層１６のｘ軸方向の負方向側の面を裏面と称す。

コイルＬは、図３に示すように、コイル導体（内部導体）１８（１８ａ〜１８ｓ）及びビアホール導体ｖ１〜ｖ１８により構成されている。すなわち、コイルＬは、コイル導体１８ａ〜１８ｓがビアホール導体ｖ１〜ｖ１８により接続されることにより構成されている。コイルＬは、ｘ軸方向に延在するコイル軸を有しており、時計回り方向に旋廻しながらｘ軸方向の負方向側から正方向側に向かって進行する螺旋状をなしている。

コイル導体１８ａ〜１８ｓはそれぞれ、図３に示すように、絶縁体層１６ａ〜１６ｓの表面上に設けられている。コイル導体１８ａ〜１８ｓはそれぞれ、導電性材料からなり、３／４ターンのターン数を有しており、線状導体が折り曲げて形成されている。すなわち、コイル導体１８ａ〜１８ｓは、環状の軌道の一部（１／４）が切り欠かれた形状をなしている。以下では，コイル導体１８ａ〜１８ｓにおいて、時計回り方向の上流側の端部を上流端と呼び、時計回り方向の下流側の端部を下流端と呼ぶ。

ビアホール導体ｖ１〜ｖ１８はそれぞれ、絶縁体層１６ｂ〜１６ｓをｘ軸方向に貫通しており、コイル導体１８ａ〜１８ｓを接続している。より詳細には、ビアホール導体ｖ１は、コイル導体１８ａの下流端とコイル導体１８ｂの上流端とを接続している。ビアホール導体ｖ２は、コイル導体１８ｂの下流端とコイル導体１８ｃの上流端とを接続している。ビアホール導体ｖ３は、コイル導体１８ｃの下流端とコイル導体１８ｄの上流端とを接続している。ビアホール導体ｖ４は、コイル導体１８ｄの下流端とコイル導体１８ｅの上流端とを接続している。ビアホール導体ｖ５は、コイル導体１８ｅの下流端とコイル導体１８ｆの上流端とを接続している。ビアホール導体ｖ６は、コイル導体１８ｆの下流端とコイル導体１８ｇの上流端とを接続している。ビアホール導体ｖ７は、コイル導体１８ｇの下流端とコイル導体１８ｈの上流端とを接続している。ビアホール導体ｖ８は、コイル導体１８ｈの下流端とコイル導体１８ｉの上流端とを接続している。ビアホール導体ｖ９は、コイル導体１８ｉの下流端とコイル導体１８ｊの上流端とを接続している。ビアホール導体ｖ１０は、コイル導体１８ｊの下流端とコイル導体１８ｋの上流端とを接続している。ビアホール導体ｖ１１は、コイル導体１８ｋの下流端とコイル導体１８ｌの上流端とを接続している。ビアホール導体ｖ１２は、コイル導体１８ｌの下流端とコイル導体１８ｍの上流端とを接続している。ビアホール導体ｖ１３は、コイル導体１８ｍの下流端とコイル導体１８ｎの上流端とを接続している。ビアホール導体ｖ１４は、コイル導体１８ｎの下流端とコイル導体１８ｏの上流端とを接続している。ビアホール導体ｖ１５は、コイル導体１８ｏの下流端とコイル導体１８ｐの上流端とを接続している。ビアホール導体ｖ１６は、コイル導体１８ｐの下流端とコイル導体１８ｑの上流端とを接続している。ビアホール導体ｖ１７は、コイル導体１８ｑの下流端とコイル導体１８ｒの上流端とを接続している。ビアホール導体ｖ１８は、コイル導体１８ｒの下流端とコイル導体１８ｓの上流端とを接続している。

接続導体２０ａ〜２０ｇはそれぞれ、絶縁体層１６ａ〜１６ｇの表面において、ｚ軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体２０ａ〜２０ｇは、ｘ軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層１６が積層された際に、接続導体２０ａ〜２０ｇは、下面Ｓ１０から長方形状の領域内に露出するようになる。更に、接続導体２０ａは、図３に示すように、コイル導体１８ａの上流端と接続されている。

接続導体２０ｍ〜２０ｓはそれぞれ、絶縁体層１６ｍ〜１６ｓの表面において、ｚ軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体２０ｍ〜２０ｓは、ｚ軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層１６が積層された際に、接続導体２０ｍ〜２０ｓは、下面Ｓ１０から長方形状の領域内に露出するようになる。

ここで、接続導体２０ａ〜２０ｇと接続導体２０ｍ〜２０ｓとは、ｚ軸方向から平面視したときに、一致した状態で重なっている。また、接続導体２０ａ〜２０ｇは７層設けられており、接続導体２０ｍ〜２０ｓも７層設けられている。よって、接続導体２０ａ〜２０ｇと接続導体２０ｍ〜２０ｓとは、絶縁体層１６ｊに関して面対称な構造をなしている。

接続導体２２ａ〜２２ｇはそれぞれ、絶縁体層１６ａ〜１６ｇの表面において、ｚ軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体２２ａ〜２２ｇはそれぞれ、接続導体２０ａ〜２０ｇよりもｙ軸方向の負方向側に位置している。更に、接続導体２２ａ〜２２ｇは、ｚ軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層１６が積層された際に、接続導体２２ａ〜２２ｇは、下面Ｓ１０から長方形状の領域内に露出するようになる。

接続導体２２ｍ〜２２ｓはそれぞれ、絶縁体層１６ｍ〜１６ｓの表面において、ｚ軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体２２ｍ〜２２ｓはそれぞれ、接続導体２０ｍ〜２０ｓよりもｙ軸方向の負方向側に位置している。更に、接続導体２２ｍ〜２２ｓは、ｚ軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層１６が積層された際に、接続導体２２ｍ〜２２ｓは、下面Ｓ１０から長方形状の領域内に露出するようになる。更に、接続導体２２ｓは、図３に示すように、コイル導体１８ｓの下流端と接続されている。

ここで、接続導体２２ａ〜２２ｇと接続導体２２ｍ〜２２ｓとは、ｚ軸方向から平面視したときに、一致した状態で重なっている。また、接続導体２２ａ〜２２ｇは７層設けられており、接続導体２２ｍ〜２２ｓも７層設けられている。よって、接続導体２２ａ〜２２ｇと接続導体２２ｍ〜２２ｓとは、絶縁体層１６ｊに関して面対称な構造をなしている。

なお、絶縁体層１６ｈ〜１６ｌには、接続導体２０，２２は設けられていない。

外部電極１４ａ，１４ｂは、図１及び図２に示すように、積層体１２の下面Ｓ１０においてｙ軸方向に並ぶように設けられている。外部電極１４ａは、ｙ軸方向に平行な溝Ｇ１により外部電極部１５ａ，１５ｂに分割されている。外部電極部１５ａは、図３の接続導体２０ａ〜２０ｇが下面Ｓ１０から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。外部電極部１５ｂは、図３の接続導体２０ｍ〜２０ｓが下面Ｓ１０から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。前記の通り、接続導体２０ａ〜２０ｇと接続導体２０ｍ〜２０ｓとは、絶縁体層１６ｊに関して面対称な構造をなしている。よって、外部電極部１５ａ，１５ｂは、ｚ軸方向に平行な直線Ａに関して線対称な構造をなしている。直線Ａは、ｚ軸方向から平面視したときに、絶縁体層１６ｊと一致している。

外部電極１４ｂは、外部電極１４ａよりもｙ軸方向の負方向側に設けられている。外部電極１４ｂは、ｙ軸方向に平行な溝Ｇ２により外部電極部１５ｃ，１５ｄに分割されている。外部電極部１５ｃは、図３の接続導体２２ａ〜２２ｇが下面Ｓ１０から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。外部電極部１５ｄは、図３の接続導体２２ｍ〜２２ｓが下面Ｓ１０から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。前記の通り、接続導体２２ａ〜２２ｇと接続導体２２ｍ〜２２ｓとは、絶縁体層１６ｊに関して面対称な構造をなしている。よって、外部電極部１５ｃ，１５ｄは、ｚ軸方向に平行な直線Ａに関して線対称な構造をなしている。

以上のように構成された電子部品１０ａは、回路基板上に実装される。以下に、電子部品１０ａの回路基板への実装について図面を参照しながら説明する。図４は、電子部品１０ａ及び回路基板１００をｚ軸方向から透視した図である。

図４に示すように、回路基板１００は、基板本体１０１及びランド１０２（１０２ａ，１０２ｂ）を有している。基板本体１０１は、例えば、多層配線基板である。ランド１０２は、基板本体１０１の主面上に設けられている外部接続用の電極である。

電子部品１０ａが回路基板１００に実装される際には、下面Ｓ１０は、実装面となる。すなわち、下面Ｓ１０と回路基板１００とが対向する。そして、外部電極１４ａ（外部電極部１５ａ，１５ｂ）は、ランド１０２ａに接続される。外部電極１４ｂ（外部電極部１５ｃ，１５ｄ）は、ランド１０２ｂに接続される。外部電極１４ａ，１４ｂとランド１０２ａ，１０２ｂとははんだ付けにより固定される。このとき、外部電極１４ａのランド１０２ａに対する接触面を接触面Ｓ１，Ｓ２とする。また、外部電極１４ｂのランド１０２ｂに対する接触面を接触面Ｓ３，Ｓ４とする。

ここで、外部電極１４ａは、溝Ｇ１により外部電極部１５ａ，１５ｂに分割されているので、外部電極１４ａのランド１０２ａに対する接触面も、溝Ｇ１により接触面Ｓ１，Ｓ２に分割されている。更に、外部電極部１５ａ，１５ｂは、直線Ａに関して線対称な構造を有しているので、接触面Ｓ１，Ｓ２も、直線Ａに関して線対称な構造をなす。

また、外部電極１４ｂは、溝Ｇ２により外部電極部１５ｃ，１５ｄに分割されているので、外部電極１４ｂのランド１０２ｂに対する接触面も、溝Ｇ２により接触面Ｓ３，Ｓ４に分割されている。更に、外部電極部１５ｃ，１５ｄは、直線Ａに関して線対称な構造を有しているので、接触面Ｓ３，Ｓ４も、直線Ａに関して線対称な構造をなす。

（電子部品の製造方法）
以下に、電子部品１０ａの製造方法について図面を参照しながら説明する。なお、以下では、複数の電子部品１０ａを同時に作成する際の電子部品１０ａの製造方法について説明する。

まず、図３の絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化銅（ＣｕＯ）及び酸化ニッケル（ＮｉＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。

次に、図３に示すように、絶縁体層１６ｂ〜１６ｓとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｖ１〜ｖ１８を形成する。具体的には、絶縁体層１６ｂ〜１６ｓとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

次に、図３に示すように、絶縁体層１６ａ〜１６ｓとなるべきセラミックグリーンシートの表面上にコイル導体１８ａ〜１８ｓ及び接続導体２０ａ〜２０ｇ，２０ｍ〜２０ｓ，２２ａ〜２２ｇ，２２ｍ〜２２ｓを形成する。具体的には、絶縁体層１６ａ〜１６ｓとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体１８ａ〜１８ｓ及び接続導体２０ａ〜２０ｇ，２０ｍ〜２０ｓ，２２ａ〜２２ｇ，２２ｍ〜２２ｓを形成する。なお、コイル導体１８ａ〜１８ｓ及び接続導体２０ａ〜２０ｇ，２０ｍ〜２０ｓ，２２ａ〜２２ｇ，２２ｍ〜２２ｓを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。

次に、図３に示すように、絶縁体層１６ａ〜１６ｔとなるべきセラミックグリーンシートをこの順に並ぶように積層・圧着して、未焼成のマザー積層体を得る。絶縁体層１６ａ〜１６ｔとなるべきセラミックグリーンシートの積層・圧着は、１枚ずつ積層して仮圧着してマザー積層体を得た後、未焼成のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。

次に、マザー積層体をカット刃により所定寸法の積層体１２にカットする。これにより、下面Ｓ１０から接続導体２０，２２が露出している積層体１２を得る。このとき、外部電極部１５ａが形成される部分（すなわち、接触面Ｓ１に相当する部分）と外部電極部１５ｂが形成される部分（すなわち、接触面Ｓ２に相当する部分）とに挟まれている部分において接続導体２０は露出していない。外部電極部１５ｃが形成される部分（すなわち、接触面Ｓ３に相当する部分）と外部電極部１５ｄが形成される部分（すなわち、接触面Ｓ４に相当する部分）とに挟まれている部分において接続導体２２は露出していない。

次に、未焼成の積層体１２に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８００℃〜９００℃で２．５時間の条件で行う。

次に、下面Ｓ１０から露出している接続導体２０，２２を覆うように、めっき工法により、Ｎｉ／Ｓｎめっきを施して、外部電極１４を形成する。前記の通り、外部電極部１５ａが形成される部分と外部電極部１５ｂが形成される部分とに挟まれている部分において接続導体２０は露出していない。外部電極部１５ｃが形成される部分と外部電極部１５ｄが形成される部分とに挟まれている部分において接続導体２２は露出していない。よって、外部電極部１５ａ，１５ｂ間及び外部電極部１５ｃ，１５ｄ間には、溝Ｇ１，Ｇ２が形成される。以上の工程により、図１に示すような電子部品１０ａが完成する。

（効果）
以上のような電子部品１０ａによれば、傾いた状態で回路基板１００に実装されることを抑制できる。より詳細には、外部電極１４ａのランド１０２ａに対する接触面は、溝Ｇ１により接触面Ｓ１，Ｓ２に分割されている。これにより、溝Ｇ１において、はんだの表面が形成される。そのため、電子部品１０ａでは、接触面が接触面Ｓ１，Ｓ２に分割されていない電子部品に比べて、はんだの表面積が大きくなる。その結果、はんだに発生する表面張力が大きくなり、はんだが液状化した際に、外部電極１４ａ，１４ｂとランド１０２ａ，１０２ｂとを引きつける力が大きくなる。

更に、外部電極１４ａ，１４ｂは、ｙ軸方向に並んでおり、接触面Ｓ１，Ｓ２は、ｙ軸方向に平行な直線Ａに関して線対称な構造をなしていると共に、接触面Ｓ３，Ｓ４は、ｙ軸方向に平行な直線Ａに関して線対称な構造をなしている。これにより、接触面Ｓ１において外部電極部１５ａとランド１０２ａとの間に働く力の大きさと、接触面Ｓ２において外部電極部１５ｂとランド１０２ａとの間に働く力の大きさとを近づけることが可能となる。同様に、接触面Ｓ３において外部電極部１５ｃとランド１０２ｂとの間に働く力の大きさと、接触面Ｓ４において外部電極部１５ｄとランド１０２ｂとの間に働く力の大きさとを近づけることが可能となる。よって、電子部品１０ａが直線Ａを中心として回転するモーメントが打ち消されて０に近づく。以上のように、電子部品１０ａによれば、電子部品１０を回路基板１００に対して引きつける力が大きくなると共に、電子部品１０ａが直線Ａを中心として回転することが抑制されるので、傾いた状態で回路基板１００に実装されることが抑制されるようになる。

（変形例）
以下に、第１の変形例に係る電子部品１０ｂについて図面を参照しながら説明する。図５は、第１の変形例に係る電子部品１０ｂの外観斜視図である。図６は、第１の変形例に係る電子部品１０ｂをｚ軸方向から平面視した図である。図７は、第１の変形例に係る電子部品１０ｂの積層体１２の分解斜視図である。

電子部品１０ａと電子部品１０ｂとの相違点は、外部電極１４ａ，１４ｂの構成である。その他の点については、電子部品１０ａと電子部品１０ｂとでは相違しないので、説明を省略する。

電子部品１０ｂでは、外部電極１４ａ，１４ｂは、図５及び図６に示すように、分割されていない。外部電極１４ａ，１４ｂの一部分の厚みが外部電極１４ａ，１４ｂのその他の部分の厚みよりも薄くなっている。外部電極１４ａは、外部電極部１７ａ〜１７ｃにより構成されている。外部電極部１７ａ，１７ｃ，１７ｂは、長方形状をなしており、図６に示すように、ｘ軸方向の負方向側から正方向側へとこの順に一列に並ぶように設けられている。外部電極部１７ｃの厚みＤ２は、外部電極部１７ａの厚みＤ１及び外部電極部１７ｂの厚みＤ１よりも薄い。そして，外部電極部１７ａ〜１７ｃは、直線Ａに関して線対称な構造を有している。

外部電極１４ｂは、外部電極部１７ｄ〜１７ｆにより構成されている。外部電極部１７ｄ，１７ｆ，１７ｅは、長方形状をなしており、図６に示すように、ｘ軸方向の負方向側から正方向側へとこの順に一列に並ぶように設けられている。外部電極部１７ｆの厚みＤ２は、外部電極部１７ｄの厚みＤ１及び外部電極部１７ｅの厚みＤ１よりも薄い。そして，外部電極部１７ｄ〜１７ｆは、直線Ａに関して線対称な構造を有している。

電子部品１０ａでは、前記のような外部電極１４ａ，１４ｂが形成されるように、図７に示すように、接続導体２０ｉ，２２ｉ，２０ｋ，２２ｋが絶縁体層１６ｉ，１６ｋの表面に設けられている。より詳細には、電子部品１０ａでは、外部電極部１５ａ，１５ｂ間及び外部電極部１５ｃ，１５ｄ間には外部電極部が形成されないように、絶縁体層１６ｉ〜１６ｌには接続導体２０，２２が設けられていない。

一方、電子部品１０ｂでは、外部電極部１７ａ，１７ｂ間及び外部電極部１７ｄ，１７ｅ間には、外部電極部１７ａ，１７ｂ，１７ｄ，１７ｅよりも薄い外部電極部１７ｃ，１７ｆが設けられる。そこで、外部電極部１７ａ，１７ｂ間及び外部電極部１７ｄ，１７ｅ間に位置する絶縁体層１６ｉ〜１６ｌの一部に、接続導体２０ｉ，２０ｋ，２２ｉ，２２ｋが設けられている。これにより、外部電極部１７ａが形成される部分（すなわち、接触面Ｓ１）と外部電極部１７ｂが形成される部分（すなわち、接触面Ｓ２）とに挟まれている外部電極部１７ｃが形成される部分において、接続導体２０が占める面積の割合は、外部電極部１７ａ，１７ｂが形成される部分において接続導体２０が占める割合よりも小さくなっている。外部電極部１７ｄが形成される部分（すなわち、接触面Ｓ３）と外部電極部１７ｅが形成される部分（すなわち、接触面Ｓ４）とに挟まれている外部電極部１７ｆが形成される部分において接続導体２２が占める面積の割合は、外部電極部１７ｄ，１７ｅが形成される部分において接続導体２２が占める割合よりも小さくなっている。そして、外部電極１４ａ，１４ｂがめっき工法により形成されると、外部電極部１７ａ，１７ｂ間及び外部電極部１７ｄ，１７ｅ間に、外部電極部１７ａ，１７ｂ，１７ｄ，１７ｅよりも薄い外部電極部１７ｃ，１７ｆが形成されるようになる。

以上のように構成された電子部品１０ｂは、回路基板上に実装される。以下に、電子部品１０ｂの回路基板への実装について図面を参照しながら説明する。図８は、電子部品１０ｂ及び回路基板１００をｚ軸方向から透視した図である。

電子部品１０ｂが回路基板１００に実装される際には、下面Ｓ１０は、実装面となる。すなわち、下面Ｓ１０と回路基板１００とが対向する。そして、外部電極１４ａ（外部電極部１７ａ，１７ｂ）は、ランド１０２ａに接続される。外部電極１４ｂ（外部電極部１７ｄ，１７ｅ）は、ランド１０２ｂに接続される。外部電極１４ａ，１４ｂとランド１０２ａ，１０２ｂとははんだ付けにより固定される。このとき、外部電極１４ａのランド１０２ａに対する接触面を接触面Ｓ１，Ｓ２とする。また、外部電極１４ｂのランド１０２ｂに対する接触面を接触面Ｓ３，Ｓ４とする。

ここで、外部電極１４ａは、相対的に薄い外部電極部１７ｃが相対的に厚い外部電極部１７ａ，１７ｂにより挟まれて構成されている。外部電極部１７ｃは、ランド１０２ａに接触しないので、外部電極１４ａのランド１０２ａに対する接触面は、外部電極部１７ｃにより形成された溝Ｇ１により接触面Ｓ１，Ｓ２に分割されている。更に、外部電極部１７ａ，１７ｂは、直線Ａに関して線対称な構造を有しているので、接触面Ｓ１，Ｓ２も、直線Ａに関して線対称な構造をなす。

また、外部電極１４ｂは、相対的に薄い外部電極部１７ｆが相対的に厚い外部電極部１７ｄ，１７ｅにより挟まれて構成されている。外部電極部１７ｆは、ランド１０２ｂに接触しないので、外部電極１４ｂのランド１０２ｂに対する接触面は、外部電極部１７ｆにより形成された溝Ｇ２により接触面Ｓ３，Ｓ４に分割されている。更に、外部電極部１７ｄ，１７ｅは、直線Ａに関して線対称な構造を有しているので、接触面Ｓ３，Ｓ４も、直線Ａに関して線対称な構造をなす。

以上のように構成された電子部品１０ｂも、電子部品１０ａと同じように、傾いた状態で回路基板１００に実装されることを抑制できる。

以下に、第２の変形例に係る電子部品１０ｃについて図面を参照しながら説明する。図９は、第２の変形例に係る電子部品１０ｃの外観斜視図である。図１０は、第２の変形例に係る電子部品１０ｃをｚ軸方向から平面視した図である。図１１は、第２の変形例に係る電子部品１０ｃの積層体１２の分解斜視図である。

電子部品１０ａと電子部品１０ｃとの相違点は、外部電極１４ａ，１４ｂの構成である。その他の点については、電子部品１０ａと電子部品１０ｃとでは相違しないので、説明を省略する。

電子部品１０ｃでは、外部電極１４ａは、下面Ｓ１０に加えて、積層体１２のｙ軸方向の正方向側の端面にも設けられている。同様に、外部電極１４ｂは、下面Ｓ１０に加えて、積層体１２のｙ軸方向の負方向側の端面にも設けられている。すなわち、外部電極１４ａ，１４ｂを構成している外部電極部１５ａ〜１５ｄは、Ｌ字型をなしている。

電子部品１０ｃでは、前記のような外部電極１４ａ，１４ｂが形成されるように、接続導体２０ａ〜２０ｇ，２０ｍ〜２０ｓはそれぞれ、絶縁体層１６ａ〜１６ｇ，１６ｍ〜１６ｓのｙ軸方向の正方向側の短辺に接している。また、接続導体２２ａ〜２２ｇ，２２ｍ〜２２ｓはそれぞれ、絶縁体層１６ａ〜１６ｇ，１６ｍ〜１６ｓのｙ軸方向の負方向側の短辺に接している。これにより、接続導体２０ａ〜２０ｇ，２０ｍ〜２０ｓ，２２ａ〜２２ｇ，２２ｍ〜２２ｓは、積層体１２のｙ軸方向の正方向側及び負方向側の端面から露出するようになる。そのため、外部電極１４ａ，１４ｂは、めっき工法によってＬ字型をなすように形成される。

以上のように構成された電子部品１０ｃも、電子部品１０ａと同じように、傾いた状態で回路基板１００に実装されることを抑制できる。

（第２の実施形態）
（電子部品の構成）
以下に、本発明の第２の実施形態に係る電子部品について図面を参照しながら説明する。図１２は、第２の実施形態に係る電子部品１０ｄの外観斜視図である。図１３は、第２の実施形態に係る電子部品１０ｄの積層体１２の分解斜視図である。以下、電子部品１０ｄの積層方向をｚ軸方向と定義し、ｚ軸方向から平面視したときに、電子部品１０ｄの短辺に沿った方向をｘ軸方向と定義し、電子部品１０ｄの長辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。

電子部品１０ｄは、図１２及び図１３に示すように、積層体（本体）１２、外部電極１４（１４ａ，１４ｂ）、コイルＬ及び接続部Ｖ１，Ｖ２を備えている。

積層体１２は、直方体状をなしており、コイルＬ及び接続部Ｖ１，Ｖ２を内蔵している。以下では、積層体１２のｚ軸方向の負方向側の面を下面Ｓ１０と定義する。

外部電極１４ａ，１４ｂはそれぞれ、積層体１２の下面Ｓ１０に設けられている。電子部品１０ｄにおける外部電極１４ａ，１４ｂの構成は、電子部品１０ａにおける外部電極１４ａ，１４ｂの構成と同じであるので説明を省略する。

積層体１２は、図１３に示すように、絶縁体層１６（１６ａ〜１６ｌ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層１６はそれぞれ、長方形状をなしており、磁性体材料により作製されている。以下では、絶縁体層１６のｚ軸方向の正方向側の面を表面と称し、絶縁体層１６のｚ軸方向の負方向側の面を裏面と称す。

コイル導体１８（１８ａ〜１８ｊ）及びビアホール導体ｖ１２〜ｖ２０により構成されている。すなわち、コイルＬは、コイル導体１８ａ〜１８ｊがビアホール導体ｖ１２〜ｖ２０により接続されることにより構成されている。コイルＬは、ｚ軸方向に延在するコイル軸を有しており、反時計回り方向に旋廻しながらｚ軸方向の正方向側から負方向側に向かって進行する螺旋状をなしている。

コイル導体１８ａ〜１８ｊはそれぞれ、図１３に示すように、絶縁体層１６ｂ〜１６ｋの表面上に設けられている。コイル導体１８ａ〜１８ｊはそれぞれ、導電性材料からなり、７／８ターンのターン数を有しており、線状導体が折り曲げて形成されている。ただし、コイル導体１８ａは、５／８ターンのターン数を有している。すなわち、コイル導体１８ａ〜１８ｊは、環状の軌道の一部（コイル導体１８ａでは３／８、コイル導体１８ｂ〜１８ｊでは１／８）が切り欠かれた形状をなしている。以下では，コイル導体１８ａ〜１８ｊにおいて、反時計回り方向の上流側の端部を上流端と呼び、反時計回り方向の下流側の端部を下流端と呼ぶ。

ビアホール導体ｖ１２〜ｖ２０はそれぞれ、絶縁体層１６ｂ〜１６ｊをｚ軸方向に貫通しており、コイル導体１８ａ〜１８ｊを接続している。より詳細には、ビアホール導体ｖ１２は、コイル導体１８ａの下流端とコイル導体１８ｂの上流端とを接続している。ビアホール導体ｖ１３は、コイル導体１８ｂの下流端とコイル導体１８ｃの上流端とを接続している。ビアホール導体ｖ１４は、コイル導体１８ｃの下流端とコイル導体１８ｄの上流端とを接続している。ビアホール導体ｖ１５は、コイル導体１８ｄの下流端とコイル導体１８ｅの上流端とを接続している。ビアホール導体ｖ１６は、コイル導体１８ｅの下流端とコイル導体１８ｆの上流端とを接続している。ビアホール導体ｖ１７は、コイル導体１８ｆの下流端とコイル導体１８ｇの上流端とを接続している。ビアホール導体ｖ１８は、コイル導体１８ｇの下流端とコイル導体１８ｈの上流端とを接続している。ビアホール導体ｖ１９は、コイル導体１８ｈの下流端とコイル導体１８ｉの上流端とを接続している。ビアホール導体ｖ２０は、コイル導体１８ｉの下流端とコイル導体１８ｊの上流端とを接続している。

接続部Ｖ１は、ビアホール導体ｖ１〜ｖ１１はそれぞれ、図１３に示すように、絶縁体層１６ｂ〜１６ｌをｚ軸方向に貫通しており、一直線に繋がることにより１本の接続部Ｖ１を構成している。接続部Ｖ１は、積層体１２内に設けられ、かつ、コイルＬのｚ軸方向の正方向側の端部（コイル導体１８ａの上流端）と外部電極１４ａの外部電極部１５ａとを接続している。

ビアホール導体ｖ２１，ｖ２２はそれぞれ、図１３に示すように、絶縁体層１６ｋ，１６ｌをｚ軸方向に貫通しており、接続部Ｖ２を構成している。接続部Ｖ２は、積層体１２内に設けられ、かつ、コイルＬのｚ軸方向の負方向側の端部（コイル導体１８ｊの下流端）と外部電極１４ｂの外部電極部１５ｄとを接続している。

（電子部品の製造方法）
以下に、電子部品１０ｄの製造方法について図面を参照しながら説明する。なお、以下では、複数の電子部品１０ｄを同時に作成する際の電子部品１０ｄの製造方法について説明する。

まず、図１３の絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化銅（ＣｕＯ）及び酸化ニッケル（ＮｉＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。

次に、図１３に示すように、絶縁体層１６ｂ〜１６ｌとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｖ１〜ｖ２２を形成する。具体的には、絶縁体層１６ｂ〜１６ｌとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

次に、図１３に示すように、絶縁体層１６ｂ〜１６ｋとなるべきセラミックグリーンシートの表面上にコイル導体１８ａ〜１８ｊを形成する。具体的には、絶縁体層１６ｂ〜１６ｋとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体１８ａ〜１８ｊを形成する。なお、コイル導体１８ａ〜１８ｊを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。

次に、図１３に示すように、絶縁体層１６ｌとなるべきセラミックグリーンシートの裏面上に外部電極１４ａ，１４ｂとなるべき銀電極を形成する。具体的には、絶縁体層１６ｌとなるべきセラミックグリーンシートの裏面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、複数の外部電極部１５ａ〜１５ｄに分割された外部電極１４ａ，１４ｂを形成する。なお、外部電極１４ａ，１４ｂとなるべき銀電極を形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。

次に、図１３に示すように、絶縁体層１６ａ〜１６ｌとなるべきセラミックグリーンシートをこの順に並ぶように積層・圧着して、未焼成のマザー積層体を得る。絶縁体層１６ａ〜１６ｌとなるべきセラミックグリーンシートの積層・圧着は、１枚ずつ積層して仮圧着してマザー積層体を得た後、未焼成のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。

次に、マザー積層体をカット刃により所定寸法の積層体１２にカットする。これにより未焼成の積層体１２が得られる。

次に、未焼成の積層体１２に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８００℃〜９００℃で２．５時間の条件で行う。

次に、外部電極１４ａ，１４ｂとなるべき銀電極に対して、Ｎｉ／Ｓｎめっきを施して、外部電極１４ａ，１４ｂを形成する。以上の工程により、図１２に示すような電子部品１０ｄが完成する。

以上のように構成された電子部品１０ｄも、電子部品１０ａと同じように、傾いた状態で回路基板１００に実装されることを抑制できる。

なお、電子部品１０ｄにおいて、電子部品１０ｂのように、外部電極１４ａ，１４ｂの一部分の厚みが外部電極１４ａ，１４ｂのその他の部分の厚みよりも薄くなっていてもよい。この場合には、外部電極１４ａ，１４ｂとなるべき銀電極の一部分の厚みが外部電極１４ａ，１４ｂとなるべき銀電極のその他の部分の厚みよりも薄くなるように外部電極１４ａ，１４ｂとなるべき銀電極をスクリーン印刷法等により形成する。

なお、電子部品１０，１０ａ〜１０ｄは、コイルＬを回路素子として内蔵している。しかしながら、回路素子は、コイルＬに限らず、コンデンサや抵抗等その他の素子であってもよい。

以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、傾いた状態で回路基板に実装されることを抑制できる点において優れている。

Ｇ１，Ｇ２ 溝
Ｌ コイル
Ｓ１〜Ｓ４ 接触面
Ｓ１０ 下面
１０ａ〜１０ｄ 電子部品
１２ 積層体
１４ａ，１４ｂ 外部電極
１５ａ〜１５ｄ，１７ａ〜１７ｆ 外部電極部
１６ａ〜１６ｔ 絶縁体層
１８ａ〜１８ｓ コイル導体

Claims (7)

1. 第１のランド及び第２のランドを有する回路基板上に実装される電子部品であって、
   複数の絶縁体層が積層されてなる本体と、
   前記本体の実装面において所定方向に並ぶように設けられ、かつ、前記第１のランド及び前記第２のランドにそれぞれ接続される第１の外部電極及び第２の外部電極と、
   前記絶縁体層と共に積層され、前記実装面から露出している内部導体と、
   を備えており、
   前記第１の外部電極及び前記第２の外部電極の前記第１のランド及び前記第２のランドに対する第１の接触面及び第２の接触面はそれぞれ、前記所定方向に平行な直線に関して線対称な構造をなしていると共に、複数に分割されており、
   前記第１の外部電極及び前記第２の外部電極は、前記実装面から露出している前記内部導体を覆うようにめっき工法により形成され、
   複数に分割された前記第１の接触面及び前記第２の接触面のそれぞれに挟まれている部分において前記内部導体が占める面積の割合は、該第１の接触面及び該第２の接触面において該内部導体が占める面積の割合よりも小さいこと、
   を特徴とする電子部品。
2. 前記第１の接触面及び前記第２の接触面はそれぞれ、前記所定方向に平行な溝によって、複数に分割されていること、
   を特徴とする請求項１に記載の電子部品。
3. 前記第１の外部電極及び前記第２の外部電極はそれぞれ、複数に分割されていること、
   を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
4. 前記第１の接触面及び前記第２の接触面はそれぞれ、前記第１の外部電極及び前記第２の外部電極の一部分の厚みが該第１の外部電極及び該第２の外部電極のその他の部分の厚みよりも薄くなっていることにより、複数に分割されていること、
   を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
5. 前記実装面は平面をなしていること、
   を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
6. 第１のランド及び第２のランドを有する回路基板上に実装される電子部品であって、本体と、前記本体の実装面において所定方向に並ぶように設けられ、かつ、前記第１のランド及び前記第２のランドにそれぞれ接続される第１の外部電極及び第２の外部電極と、を備えており、前記第１の外部電極及び前記第２の外部電極の前記第１のランド及び前記第２のランドに対する第１の接触面及び第２の接触面はそれぞれ、前記所定方向に平行な直線に関して線対称な構造をなしていると共に、複数に分割されていること、を特徴とする電子部品の製造方法であって、
   内部導体が設けられた複数の絶縁体層を積層して、該内部導体が前記実装面から露出している前記本体を得る第１の工程と、
   前記実装面から露出している前記内部導体を覆うように、めっき工法により前記第１の外部電極及び前記第２の外部電極を形成する第２の工程と、
   を備えており、
   前記第１の工程において、複数に分割された前記第１の接触面及び前記第２の接触面のそれぞれに挟まれている部分において前記内部導体が占める面積の割合は、該第１の接触面及び該第２の接触面において該内部導体が占める面積の割合よりも小さいこと、
   を特徴とする電子部品の製造方法。
7. 前記第１の工程において、複数に分割された前記第１の接触面及び前記第２の接触面のそれぞれに挟まれている部分において前記内部導体が露出していないこと、
   を特徴とする請求項６に記載の電子部品の製造方法。

Images